طراحی یک حلقه ی قفل فاز تمام دیجیتال کم مصرف با محدوده ی فرکانسی گسترده

پایان نامه
  • وزارت علوم، تحقیقات و فناوری - دانشگاه تربیت مدرس - دانشکده برق و کامپیوتر
  • نویسنده سمیرا جعفرزاده
  • استاد راهنما ابومسلم جان نثاری
  • تعداد صفحات: ۱۵ صفحه ی اول
  • سال انتشار 1391
چکیده

یکی از چالش برانگیزترین و حساس ترین بلوک ها در بین انواع مختلف بلوک های سازنده ی یک فرستنده-گیرنده، بلوک سنتزکننده ی فرکانس می باشد. این بلوک به صورت عمده مبتنی بر ساختار حلقه های قفل فاز پیاده سازی می شوند. از این رو به دلیل داشتن مشخصات بهتر مدارات دیجیتال نسبت به آنالوگ از جمله سرعت بالا، مصرف توان و مساحت کم، پیاده سازی این سیستم ها در حوزه ی دیجیتال از اهمیت زیادی برخوردار است. در این پایان نامه تحقیقات را با هدف طراحی یک حلقه ی قفل فاز تمام دیجیتال (adpll) با نویز فاز پایین و محدوده ی فرکانسی گسترده آغاز نمودیم. در این ساختار برخلاف اکثر ساختارهای متداول برای dco، به دلیل مشکلات مربوط به اندازه ی مورد نیاز برای خازن های متغیر، از یک ساختار جدید که شامل یک مبدل دیجیتال به آنالوگ دلتا سیگما و یک اسیلاتور کنترل شونده با ولتاژ می باشد استفاده شده است. همچنین از یک فیلتر دیجیتال iir سری با فیلتر حلقه در ساختار adpll استفاده شده است، که نویز خارج از باند را به طور قابل توجهی کاهش می دهد. فرکانس کاری مدار برابر با 1710 تا 1880 مگاهرتز برای کاربرد gsm-1800 می باشد. این حلقه ی قفل فاز تمام دیجیتال با نرم افزارهای matlab و ads طراحی و شبیه سازی شده است. شبیه سازی های مربوط به نرم افزار ads، در قسمت ptolemy و به صورت cosimulation سیستم دیجیتال با قسمت analog/rf و تکنولوژی 0.18µm cmos انجام شده است. نویز فاز dco طراحی شده، -115dbc/hz در آفست فرکانسی 500khz و نویز فاز کلی سیستم adpll، -95 dbc تا فرکانس آفست 1mhz و -120 dbc/hz در آفست فرکانسی 2 mhz به دست آمده است. رزولوشن فرکانسی به دست آمده برای dco، بسیار کمتر از 1khz می باشد، که مقدار قابل قبولی برای کاربردهای gsm است

۱۵ صفحه ی اول

برای دانلود 15 صفحه اول باید عضویت طلایی داشته باشید

اگر عضو سایت هستید لطفا وارد حساب کاربری خود شوید

منابع مشابه

• اسیلاتور کنترل شونده ی دیجیتالی با محدوده ی فرکانسی گسترده برای حلقه های قفل فاز تمام دیجیتال

در این مقاله یک اسیلاتور کنترل شوندهی دیجیتال برای حلقه های قفل فاز تمام دیجیتال پیشنهاد شده است. اسیلاتور کنترل شونده ی دیجیتال پیشنهادی براساس استفاده از یک مدولاتور دلتا سیگما به عنوان مبدل دیجیتال به آنالوگ می باشد. با استفاده از مبدل دیجیتال به آنالوگ دلتا سیگما می توان به دقت بالای فرکانسی (18 بیت) برای کنترل اسیلاتور کنترل شونده دیجیتالی دست یافت. خروجی مبدل دیجیتال به آنالوگ دلتا سیگما ...

متن کامل

طراحی حلقه قفل فاز تمام دیجیتال کم مصرف

حلقه های قفل فاز تمام دیجیتال یکی از مباحث جدید در دنیای امروز الکترونیک است. این مدارها که در واقع معادل دیجیتال حلقه های قفل فاز رایج هستند، با استفاده از تفکر منطقی، پالس ساعت مرجع را با پالس ساعت خروجی هم فاز و هم فرکانس می کنند، که این مسئله با توجه به روند روزافزون جایگزینی مدارهای دیجیتال با مدارهای آنالوگ قابل درک است. امروزه با توجه به مزایای بارز و متعدد طراحی دیجیتال نسبت به آنالوگ، ...

15 صفحه اول

بهبود عملکرد حلقه قفل فاز تمام دیجیتال با تاکید بر کاهش مصرف توان

حلقه های قفل شده فاز تمام دیجیتال یکی از مباحث مهم در دنیای امروز الکترونیک هستند. حلقه قفل فازهای (pll ) که به وسیله روشهای آنالوگ طراحی می شدند نسبت به تغییرات دما و ولتاژ و پروسس حساس بودند. این امر موجب سختی طراحی و نیازمندی به طراحی مجدد در تکنولوژی های جدید می شود. این در حالی است که با استفاده از حلقه های قفل فاز تمام دیجیتال این مشکلات برطرف میشوند. حلقه های قفل فاز تمام دیجیتال (adpll...

حلقه های قفل شونده در فاز تمام دیجیتال

مدار های pll با نقش دنبال کننده فرکانس یک بلوک مهم در فرستنده-گیرنده ها هستند و در مدار های مجتمع با نقش تولید کلاک محلی، کلاک مناسب را برای بلوک های ترتیبی ارائه می دهند. یک pll باید توان پایینی مصرف کند، در عین حال نویز فاز بسیار پایینی داشته باشد و در مقابل نویز تغذیه و نویز محیط، پایدار باشد. طراحی pll های آنالوگ در مدار مجتمع cmos مشکل است. از اینرو adpll ها با مزیت های زیادی که نسبت به pl...

طراحی یک مدار حلقه ی قفل شونده در فاز

در این پایان نامه طراحی یک حلقه ی قفل شونده در فاز برای کاربردهای فرکانس بالا در توان مصرفی پایین در نظر گرفته شده است. حلقه های قفل شونده در فاز تقریباً در تمام سیستم های مخابراتی استفاده می شوند. کاربردهای آن ها شامل بازیابی ساعت از سیگنال های دیجیتالی، مدولاسیون و دمدولاسیون، بازیابی سیگنال حامل از سیگنال های ماهواره ای و غیره می باشد. در مدار پیشنهادی با نوآوری در طراحی دو مدار آشکارساز فاز ...

15 صفحه اول

طراحی ضرب کننده فرکانسی بر اساس حلقه قفل شده تاخیر دیجیتالی و با سرعت بالا

Lock and settling times are two parameters which are of high importance in design of DLL-based frequency multipliers. A new architecture for DLL-based frequency multipliers in digital domain is designed in this paper. In the proposed architecture instead of using charge pump, phase frequency detector and loop filter a digital signal processor is used. Gradient algorithm is used in the proposed ...

متن کامل

منابع من

با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید

ذخیره در منابع من قبلا به منابع من ذحیره شده

{@ msg_add @}


نوع سند: پایان نامه

وزارت علوم، تحقیقات و فناوری - دانشگاه تربیت مدرس - دانشکده برق و کامپیوتر

میزبانی شده توسط پلتفرم ابری doprax.com

copyright © 2015-2023