طراحی پردازنده عصبی تکامل پذیر بر روی یک fpga

پایان نامه
چکیده

: با دست‏یابی به تکنولوژی ثبت سیگنال عصبی از مغز انسان تلاش برای پی‏بردن به چگونگی ارتباط مغز با اعضای بدن افزایش پیدا کرده از این رو دانشمندان سعی در برقراری ارتباط مغز با دنیای خارج برای کمک به افراد معلول دارند. در این پایان‏نامه بحث ما معطوف به طراحی پردازنده برای پردازش سیگنال عصبی ثبت شده به وسیله آرایه‏های الکترودی که در زیر پوست سر کاشت شده می‏باشد. به دلیل محدودیت نرخ ارسال داده به‏صورت بی‏سیم باید حجم داده‏های ثبت شده را کاهش داد. همچنین با این کار می‏توان به طور همزمان فعالیت ثبت شده از چندین الکترود را به خارج بدن ارسال کرد. برای رسیدن به این هدف محدودیت‏هایی از قبیل محدود بودن تامین توان سیستم کاشت شده، گرم شدن بیش از حد قطعه، کاهش مساحت سیستم طراحی شده به دلیل محدودیت در مکان و بالا بردن سرعت پردازش برای اجرا کردن بلادرنگ دستورات وجود دارد. از این رو باید الگوریتم بهینه‏ای را متناسب با نیاز خود به کار بگیریم. سیگنال ثبت شده بعد از تقویت و فیلتر شدن به دیجیتال تبدیل شده و آماده پردازش برای کم شدن حجم داده می‏شود. برای کاهش حجم داه باید تنها اطلاعات مهم سیگنال عصبی را به خارج بدن ارسال کنیم که این اطلاعات در اسپایک‏های تولید شده به‏وسیله نورون‏ها نهفته هستند. از میان روش‏های تشخیص اسپایک ما از روش اپراتور غیرخطی انرژی(neo) به دلیل پیچیدگی کم آن استفاده می‏کنیم و با اضافه کردن سخت افزار ناچیزی دقت تشخیص اسپایک را افزایش دهیم و سپس ویژگی‏های اسپایک را استخراج کرده و داده را برای ارسال بی‏سیم به خارج بدن آماده کنیم. یکی از مسائل ضروری سیتم‏های قابل کاشت در بدن افزایش ایمنی این سیستم‏هاست برای افزایش ایمنی سیستم را باید به گونه‏ای طراحی کنیم که در صورت بروز مشکل در داخل بدن یا بوجود آمدن شرایط جدید سیستم بتواند خودش را با شرایط جدید تطبیق دهد و سخت افزار بتواند تکامل یابد. یکی از این مشکلات می‏تواند آسیب دیدن الکترود‏های ثبت سیگنال به هنگام کاشت باشد که برای حل این مشکل ما تعداد الکترودهای بیشتری از ظرفیت پردازش در پروب‏ها جایگذاری می‏کنیم و در صورت بروز مشکل در برخی الکترودها سیستم به صورت خودکار از الکترود‏های سالم استفاده می‏کند. همچنین در استفاده از اپراتور k-teo انتخاب مقدار k نقش ویژه‏ای در دقت تشخیص اسپایک دارد که قبل از ثبت نمی‏توان مقدار آن را بدست آورد از این رو سخت افزار neo را بگونه‏ای تغییر داده‏ایم که مقادیر k از 1 تا 16 را پوشش دهد و بهترین مقدار k را پیدا کند.

منابع مشابه

طراحی و سنتز یک پردازنده جانبی به منظور مرتب سازی اطلاعات با استفاده از حافظه داخلی آرایه‌های برنامه پذیر

 مرتب سازی داده‌ها یکی از مسائل مهم در هنگام پردازش اطلاعات دیجیتال می‌باشد. بسته به نحوه پیاده سازی مرتب کننده، معمولاً سه پارامتر سرعت، سطح اشغالی بر روی تراشه و توان مصرفی از اهمیت ویژه برخوردار هستند. وقتی مرتب کننده بر روی آرایه‌های منظقی برنامه­پذیر (FPGA) پیاده سازی شود، از آنجا که این بلوک به عنوان یک پردازشگر جانبی در کنار سایر بلوک‌های افزاری قرار می‌گیرد، تعداد CLBهای اشغال شده پارامت...

متن کامل

طراحی و پیاده سازی پردازنده ی سیگنال های بیولوژیکی بر روی fpga

سیگنال های دریافتی از بدن انسان را می توان با استفاده از پردازنده ی سیگنال های بیولوژیکی، تجزیه و تحلیل کرد؛ بنابراین طراحی پردازنده ای که با سرعت و دقت بیشتری به پردازش سیگنال بیولوژیکی بپردازد و اطلاعات صحیحی را در اختیار قرار دهد از اهمیت ویژه ای برخوردار است. پردازش سیگنال های بیولوژیکی در تحلیل سیگنال های دریافتی از فرد بیمار مبتلا به بیماری های خطرناک مانند صرع و یا حمله ی قلبی که با تشخی...

طراحی و شبیه سازی یک کمک - پردازنده شبکه عصبی

در این پروژه یک پردازنده عصبی طراحی شده است که می تواند برای شبیه سازی دسته وسیعی از شبکه ها که مقادیر حقیقی دارند به کار رود. هدف اصلی شبیه سازی الگوریتم انتشار معکوس خطا می باشد. واحد پردازش ریاضی به صورت ممیز شناور 24 بیتی طراحی شده است که شامل یک بیت علامت، 6 بیت نما و 17 بیت مانتیس می باشد. واحد ‏‏‎fpu‎‏ شامل چهار واحد ضرب کننده می باشد که به صورت ‏‎simd‎‏ قرار گرفته اند. اگر چه به اندازه ...

15 صفحه اول

طراحی و ارزیابی مکانیزم تشخیص خطا و بازیابی سیستم روی یک پردازنده تحمل پذیر خطای مبتنی بر ip-core

بروز خرابی در پردازنده های نهفته با توجه به کاربرد گسترده آنها در سیستم های بحرانی-امن، مانند تجهیزات پزشکی، الکترونیک خودروها، سیستم های ارتباطی و تجهیزات کنترل صنعتی، می تواند عواقب جبران ناپذیری را به همراه داشته باشد. برای جلوگیری از بروز خرابی در این سیستم ها، روش های تحمل پذیری اشکال مانند کشف و بازگشت از خطا به صورت گسترده ای مورد استفاده قرار می گیرند. شیوه غالب بازگشت از خطا در سیستم ه...

15 صفحه اول

طراحی مدل هوش مصنوعی بر اساس شبکه های عصبی برای پیاده سازی بر روی fpga

در این پایان نامه رهیافتی برای تشخیص خودکار نوع مدولاسیون های دیجیتال بر اساس مفاهیم هوش مصنوعی ارائه شده است. جهت تشخیص نوع مدولاسیون بکار رفته در سیگنال های مخابراتی دو روش وجود دارد: "تئوری آشکار سازی" و "تشخیص الگو یا استخراج ویژگی ها". رهیافت موجود در این پایان نامه بر اساس روش تشخیص الگو با استفاده از شبکه های عصبی مصنوعی ارائه شده است و توانایی تشخیص مدولاسیون های پرکاربرد bask، bfsk، bp...

طراحی مدل تشخیص لبه انطباق پذیر بر پایه fpga

در این پروژه به منظور بهبود عملیات آشکارسازی لبه ها در تصاویر دیجیتال، یک مدل انطباق پذیر پیشنهاد شده است. یکی از بزرگترین معایب مدل های گذشته استفاده از ماسک هایی با اندازه ثابت می باشد که موجب محدود شدن دامنه کاربرد مدل ها در آشکارسازی لبه در تصاویر با درجات متفاوت سطوح خاکستری می گردد. در مدل پیشنهادی از هیستوگرام تصویر به عنوان معیاری برای انتخاب ماسک مناسب با توجه به ویژگی های تصویر استفاد...

منابع من

با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید

ذخیره در منابع من قبلا به منابع من ذحیره شده

{@ msg_add @}


نوع سند: پایان نامه

وزارت علوم، تحقیقات و فناوری - دانشگاه تبریز - دانشکده مهندسی برق و کامپیوتر

میزبانی شده توسط پلتفرم ابری doprax.com

copyright © 2015-2023