طراحی و شبیه سازی تبدیل فوریه سریع دو بعدی برای پردازش تصویر با استفاده از vhdl
پایان نامه
- وزارت علوم، تحقیقات و فناوری - دانشگاه شهید چمران اهواز - دانشکده مهندسی
- نویسنده حمیدرضا عابدی
- استاد راهنما یوسف صیفی کاویان کریم انصاری اصل
- سال انتشار 1391
چکیده
روش های پردازش تصویر در حوزه زمان مبتنی بر دست کاری مستقیم پیکسل ها در تصویر است که هنگام اجرای فیلتر کردن از خواص همبستگی و پیچش استفاده می شود، ولی پردازش تصویر در حوزه فرکانس شامل تبدیل تصویر به حوزه فوریه، فیلتر کردن تبدیل فوریه تصویر و سپس محاسبه تبدیل معکوس برای بدست آوردن نتیجه ی پردازش شده است. در تصاویر کوچک روش پردازش تصویر در حوزه زمان مفید است ولی در تصاویر بزرگ به دلیل پیچیدگی محاسبات از روش پردازش تصویر در حوزه فرکانس استفاده می شود، زیرا تبدیل فوریه پیچش دو تابع در حوزه زمان، برابر با ضرب تبدیلات فوریه دو تابع در حوزه فرکانس است. جهت تبدیل تصویر به حوزه فرکانس از الگوریتم های مختلف تبدیل فوریه استفاده می شود. در این مطالعه از الگوریتم های تبدیل فوریه سریع رادیکس2، تبدیل فوریه سریع رادیکس4 و تبدیل فوریه سریع اسپلیت رادیکس که دارای بیشترین کاربرد هستند، استفاده شده است. با توجه به شمارش تعداد عمل محاسباتی جمع و ضرب در الگوریتم-های این سه روش، انتظار می رود روش اسپلیت رادیکس و روش رادیکس4 از روش رادیکس2 بهتر باشد، به همین منظور با استفاده از زبان توصیف سخت افزاری (vhdl) برنامه تبدیل فوریه دو بعدی هر سه روش برای تعداد نقاط 16، 64و 256 نوشته شد که پس از شبیه سازی با نرم افزار 12.1 ise xilinx روی تراشه 1156 ff2-t240vcx6cx6-vertex، اثر سطح تراشه، توان مصرفی، تعداد عمل محاسباتی و فرکانس کار در نتایج شبیه-سازی هر سه روش با هم مقایسه شده اند. سطح تراشه استفاده شده برای تبدیل فوریه 256 نقطه ای در روش اسپلیت رادیکس %43، در روش رادیکس4 برابر با %41 و در روش رادیکس2 برابر با %71 است تعداد عمل محاسباتی برای تبدیل فوریه 256 نقطه ای در روش اسپلیت رادیکس %31، در روش رادیکس4 برابر با %37 و در روش رادیکس2 برابر با %62 است. فرکانس کار برای تبدیل فوریه 256 نقطه ای در روش اسپلیت رادیکس 330.875 مگا هرتز، در روش رادیکس4 برابر با 330.875 مگا هرتز و در روش رادیکس2 برابر با 325.843 مگا هرتز است. نتایج نشان می دهد که دو روش رادیکس4 و اسپلیت رادیکس از روش رادیکس2 بهتر است.
منابع مشابه
پیاده سازی الگوریتم یافتن دوره تناوب با استفاده از شبیه سازی تبدیل فوریه کوانتومی
در این مقاله، به معرفی تبدیل فوریه کوانتومی به عنوان جزء کلیدی بسیاری از الگوریتمهای پرکاربرد می‌پردازیم. الگوریتمهایی که به حل مسائلی منتهی می‌شوند که حل آنها روی یک کامپیوتر کلاسیک، سخت و گاهی غیرعملی است. تبدیل فوریه کوانتومی به عنوان کلیدی برای تخمین فاز کوانتومی مطرح می‌گردد. هدف ما در این مقاله پیاده سازی الگوریتم یافتن دوره تناوب است. یافتن دوره تناوب از جمله مسائلی است که حل آن روی یک ک...
متن کاملپیاده سازی الگوریتم یافتن دوره تناوب با استفاده از شبیه سازی تبدیل فوریه کوانتومی
در این مقاله، به معرفی تبدیل فوریه کوانتومی به عنوان جزء کلیدی بسیاری از الگوریتمهای پرکاربرد می‌پردازیم. الگوریتمهایی که به حل مسائلی منتهی می‌شوند که حل آنها روی یک کامپیوتر کلاسیک، سخت و گاهی غیرعملی است. تبدیل فوریه کوانتومی به عنوان کلیدی برای تخمین فاز کوانتومی مطرح می‌گردد. هدف ما در این مقاله پیاده سازی الگوریتم یافتن دوره تناوب است. یافتن دوره تناوب از جمله مسائلی است که حل آن روی یک ک...
متن کاملطراحی و شبیه سازی فیلترهای وفقی پاسخ ضربه نامتناهی دو بعدی با استفاده از vhdl
هدف از این پژوهش طراحی، شبیه سازی و سنتز فیلترهای وفقی پاسخ ضربه نامحدود(iir) دو بعدی با استفاده از زبان توصیف سخت افزاری vhdl جهت پیاده سازی روی تراشه fpga می باشد. در این طرح از قابلیت ذاتی فیلتر iir در رسیدن به پاسخی معادل فیلترهای fir با تعداد ضرایب کمتر، و درنتیجه کاهش سطح سخت افزاری ، افزایش فرکانس کاری و کاهش توان مصرفی جهت پیاده سازی و کاربردهای سخت افزاری استفاده می شود. برای این منظور...
پیاده سازی الگوریتم یافتن دوره تناوب با استفاده از شبیه سازی تبدیل فوریه کوانتومی
در این مقاله، به معرفی تبدیل فوریه کوانتومی به عنوان جزء کلیدی بسیاری از الگوریتمهای پرکاربرد می پردازیم. الگوریتمهایی که به حل مسائلی منتهی می شوند که حل آنها روی یک کامپیوتر کلاسیک، سخت و گاهی غیرعملی است. تبدیل فوریه کوانتومی به عنوان کلیدی برای تخمین فاز کوانتومی مطرح می گردد. هدف ما در این مقاله پیاده سازی الگوریتم یافتن دوره تناوب است. یافتن دوره تناوب از جمله مسائلی است که حل آن روی یک ک...
متن کاملطراحی سخت افزار سیستم رمزگذاری و رمزگشائی DES با استفاده از زبان شبیه ساز VHDL
در این مقاله سخت افزار سیستم رمزنگار DES طراحی و عملکرد آن بررسی می شود. این سخت افزار که پالس ساعت 20MHz کار می کند ، قادر است که داده های ورودی را با نرخی برابر Mbps 80 رمز کند که نسبت به سخت افزارهای موجود ،دو برابر سریعتر است. سخت افزار طراحی شده بصورت مدار مجتمع ساخته می شود. کلیه مراحل طراحی و بررسی عملکرد سخت افزار با استفاده از زبان استاندارد VHDL انجام شده است. مزیت استفاده از VHDL ای...
متن کاملمنابع من
با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید
ذخیره در منابع من قبلا به منابع من ذحیره شده{@ msg_add @}
نوع سند: پایان نامه
وزارت علوم، تحقیقات و فناوری - دانشگاه شهید چمران اهواز - دانشکده مهندسی
کلمات کلیدی
میزبانی شده توسط پلتفرم ابری doprax.com
copyright © 2015-2023