طراحی یک تثبیت کننده ولتاژ با افت کم بر پایه تقویت کننده فیدبک جریان در فناوری cmos

تثبیت کننده های ولتاژ با افت کم (ldo) یکی از بلوک های اصلی واحد مدیریت توان به شمار می روند. یک واحد مدیریت توان پیشرفته برای کاربردهای درون-تراشه ای به تعدادی تثبیت کننده ولتاژ به منظور راه اندازی المان ها و بلوک های عملیاتی نیاز دارد. تثبیت کننده های ولتاژ اغلب برای ایجاد یک ولتاژ ثابت و کم نویز به منظور تغذیه مدارهای آنالوگ به کار می روند. این ولتاژ باید در مقابل تغییرات جریان بار و ولتاژ خط پایدار باشد. در مقایسه با تثبیت کننده های خطی متداول، ldoها به سبب بازده بالایشان انتخاب مناسبی هستند. اکثر ساختارهای متداول ldo برای پایداری و کاهش ریپل ولتاژ خروجی از یک خازن بیرونی بزرگ در حدود چند میکرو فاراد استفاده می کنند. خازن های بیرونی تعداد پین های اتصال ic را افزایش می دهند و مانع از پیاده سازی مدار به صورت تمام مجتمع می شوند. بنابراین به منظور مجتمع سازی کامل مدار حذف خازن بیرونی ضروری است. اما این کار سبب افزایش میزان انحراف ولتاژ خروجی (?vout) در پاسخ گذرا، هنگام تغییرات آنی جریان بار می شود. پاسخ گذرای ldo تا حد زیادی متأثر از نرخ چرخش گره گیت ترانزیستور عبوری (srg) است. در صورتی که srg خیلی کندتر از حاصل ضرب بهره-پهنای باند مدار باشد، ضربه های گذرا در ولتاژ خروجی به هنگام تغییرات سریع بار ظاهر می شود. اکثر مدارهای ldo از یک تقویت کننده عملیاتی مد ولتاژ به عنوان تقویت کننده خطا برای کنترل ترانزیستور عبوری استفاده می کنند. در حالی که تقویت کننده های مد ولتاژ اغلب از حاصل ضرب بهره-پهنای باند ثابت و نرخ چرخش محدود رنج می برند. ایده اصلی این پایان نامه به کارگیری تقویت کننده مد جریان به منظور ارتقاء نرخ چرخش گره گیت ترانزیستور عبوری است. به همین منظور در این پایان نامه دو تثبیت کننده ولتاژ پیشنهاد شده است. در ابتدا یک ldo تمام مجتمع cmos معرفی می شود که در آن به منظور ارتقاء عملکرد دینامیکی از یک تقویت کننده جریان جاسازی شده در تقویت کننده خطا برای ایجاد یک مسیر سریع بین گره خروجی و گره گیت ترانزیستور عبوری استفاده شده است. این مسیر با تولید جریان کافی سبب سرعت بخشیدن به کنترل ترانزیستور عبوری می شود. مدار ldo پیشنهادی به کمک hspice در تکنولوژی mµ 35/0 cmos برای ایجاد ولتاژ خروجی v8/1 به ازای ولتاژهای ورودی v2 تا v 5/3 طراحی و شبیه سازی شده است. این ldo قابلیت جریان دهی به محدوده وسیعی از بار بین 0 تا ma100 را به ازای جریان خاموشی µa 22 دارد. در ادامه یک ldo بدون نیاز به خازن بیرونی cmos بر مبنای تقویت کننده ترارسانایی مد جریان (cta) به عنوان تقویت کننده خطا معرفی می شود. به کارگیری تکنیک فیدبک مد مشترک محلی (lcmfb) در cta پیشنهادی سبب افزایش نرخ چرخش گره گیت ترانزیستور عبوری شده است. در نتیجه این ldo پاسخ گذرای مناسبی حتی به ازای جریان خاموشی کم دارد. مدار ldo پیشنهادی به کمک hspice در تکنولوژی mµ 18/0 cmos برای جریان دهی به بارهای 0 تا ma 100 طراحی و شبیه سازی شده در حالی که جریان خاموشی آن فقط µa 7/3 است. بهینه سازی توان مصرفی در کنار ?vout متعادل، سبب دست یابی به عدد شایستگی (fom) با مقدار بسیار مناسب fs 25/9 شده است.