تحلیل حالت گذرای حلقه های قفل فاز باینری
پایان نامه
- وزارت علوم، تحقیقات و فناوری - دانشگاه صنعتی (نوشیروانی) بابل - دانشکده برق و کامپیوتر
- نویسنده فاطمه محسنی کلاگر
- استاد راهنما حسین میارنعیمی
- تعداد صفحات: ۱۵ صفحه ی اول
- سال انتشار 1390
چکیده
امروزه با رشد روزافزون صنعت ارتباطات و تقاضای سیستم های مخابراتی سرعت بالا، کاربرد حلقه های قفل فاز به عنوان یکی از اجزای اساسی و پر کاربرد سیستم های مخابراتی افزایش یافته است. در میان انواع مختلف حلقه های قفل فاز، حلقه های قفل فاز باینری (bang-bang) به دلیل سرعت بالا، کابرد وسیعی در طراحی سنتزکننده های فرکانس، مدولاسیون فرکانس و مدارهای بازیابی اطلاعات و ساعت دارند. از اینرو تحلیل، طراحی و پیاده سازی حلقه های قفل فاز باینری با دقت و سرعت بالا با توجه به حوزه ی کاربرد وسیع آنها در سال های اخیر، همواره مورد توجه بوده است. هدف از انجام این پایان نامه، تحلیل حالت گذرای حلقه قفل فاز باینری در پاسخ به ورودی های پله فاز و فرکانس جهت ارائه روشی جدید برای تحلیل ساختار غیرخطی آن می باشد. از آنجایی که در حلقه قفل فاز، فاز قفل می شود، بنابراین بررسی رفتار سیستم به ورودی پله فاز می تواند معیاری مناسب جهت پیش بینی رفتار پایداری و سرعت در این گونه ساختارها باشد. حلقه قفل فاز باینری به عنوان یک سیستم غیرخطی، پاسخ های متفاوتی در مواجهه با ورودی های پله فاز و فرکانس دارد. از دیگر اهداف این پایان نامه تحلیل رفتار سیستم در پاسخ به ورودی پله فرکانس است. زمان قفل و محدوده گیراندازی در حلقه قفل فاز از اهمیت بالایی برخوردارند که در این پایان نامه به این مقوله ها پرداخته شده است. اساس کار در این پایان نامه در تحلیل رفتار سیستم به ورودی پله فاز، جایگزین کردن مدلی مناسب به جای آشکارساز فاز و استخراج معادلات دیفرانسیلی حاکم بر حلقه می باشد. در ادامه با حل معادله، تمام مشخصه های زمان گذرای سیستم از جمله زمان قفل استخراج می شوند. همچنین برای تحلیل رفتار حلقه در پاسخ به ورودی پله فرکانس، خروجی حلقه قفل فاز با روابط ریاضی مدل می شود و در نهایت مشخصه های زمان قفل، رنج گیراندازی و همچنین رابطه ای جهت پیش بینی وقوع پدیده نامطلوب لغزش سیکل استخراج می شوند. در ادامه نتایج شبیه سازی نشان خواهند داد که روابط به دست آمده با دقت بالایی رفتار حلقه قفل فاز باینری را پیش بینی می کنند.
منابع مشابه
تحلیل، طراحی و بهینه سازی حلقه قفل فاز باینری و استفاده از آن در استاندارد sonet
امروزه از فیبر نوری به دلیل داشتن پهنای باند بسیار بالا، جهت انتقال حجم زیادی از داده استفاده می شود. اما داده پس از عبور از فیبر به دلیل اثرات غیرایده آل آن خراب می شوند. بنابراین نیاز است که داده های انتقالی توسط فیبر در سیستم گیرنده توسط مدار بازیابی کلاک و داده (cdr) بازیابی شوند که حلقه های قفل فاز (pll) نقش اصلی را در این مدارها دارند. از میان حلقه های قفل فاز، حلقه قفل فاز باینری یا بنگ-...
تحلیل و طراحی حلقه قفل شده فاز دیجیتال
در این پایان نامه یک حلقه قفل شده فاز دیجیتال بر اساس کنترل کننده فضای حالت تحلیل و طراحی می شود. پیشرفت هایاخیردرتکنولوژیمدارمجتمع(ic)فرکانس بالابهسمتطراحیمدار هایدیجیتالاست. حلقه قفل شده فاز دیجیتال نسبت به حالت آنالوگ آن مزیت های بسیاری دارد؛ مساحت کم، طراحی ولتاژ پایین، مقیاس پذیری ،توان مصرفی پایین، طراحی دوباره آسان با تغییر فرایند و کوچک شدن تنها بخشی از مزیت های pll دیجیتال می باشد. همچ...
تحلیل و بهینه سازی حلقه قفل فاز در فناوری cmos
در این پایان نامه مسائلی که در مورد تحلیل pll وجود دارند بررسی شده و روش هایی برای تحلیل دقیق تر آن ارائه میشود. در تحلیل رفتار pll مدار آشکارساز فاز نقش بسیار مهمی دارد و برای پیش بینی درست رفتار pll نیاز به یک مدل دقیق برای آشکارساز فاز می باشد. در بسیاری از مراجع، آشکارساز فاز به صورت یک منبع ولتاژ وابسته مدل می شود اما از آنجا که پیاده سازی عملی آشکارساز با ترانزیستور انجام می شود، منبع ولت...
15 صفحه اولطراحی PLL دو حلقه ای مبتنی بر آشکارسازی فاز پنجرهای با سرعت قفل بالا، توان مصرفی و اسپور مرجع پایین
In this paper, a dual loop PLL with short locking time, low power consumption and low reference spur is presented. The output frequency and reference frequency of the designed circuit are 3.2 GHz and 50 MHz, respectively, aimed to WiMAX applications. In the proposed circuit in locked state, some parts of the circuit could be powered off, to reduce overall power consumption. Phase detection in t...
متن کاملحلقه های قفل شونده در فاز تمام دیجیتال
مدار های pll با نقش دنبال کننده فرکانس یک بلوک مهم در فرستنده-گیرنده ها هستند و در مدار های مجتمع با نقش تولید کلاک محلی، کلاک مناسب را برای بلوک های ترتیبی ارائه می دهند. یک pll باید توان پایینی مصرف کند، در عین حال نویز فاز بسیار پایینی داشته باشد و در مقابل نویز تغذیه و نویز محیط، پایدار باشد. طراحی pll های آنالوگ در مدار مجتمع cmos مشکل است. از اینرو adpll ها با مزیت های زیادی که نسبت به pl...
مدلسازی رفتاری و تکنیکهای بهینه سازی حلقه های قفل فاز
در دنیای امروز، مدارات مجتمع به عنوان یک راهبرد، تاثیر بسیار زیادی روی پیشرفت سیستم های الکترونیکی داشته اند و توانسته اند با دستاوردهایی که در قسمت های مختلف، مجتمع سازی و فشرده سازی و بالا بردن دقت و سرعت سیستم ها و اجتماع سیستم های آنالوگ و دیجیتال در کنار هم، تحولی بزرگ در صنعت الکترونیک داشته باشند.از نمونه کارهایی که در روند مجتمع سازی این مدارات مشاهده می شود بحث شبیه سازی مدارات با ایده...
15 صفحه اولمنابع من
با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید
ذخیره در منابع من قبلا به منابع من ذحیره شده{@ msg_add @}
نوع سند: پایان نامه
وزارت علوم، تحقیقات و فناوری - دانشگاه صنعتی (نوشیروانی) بابل - دانشکده برق و کامپیوتر
کلمات کلیدی
میزبانی شده توسط پلتفرم ابری doprax.com
copyright © 2015-2023