طراحی و شبیه سازی یک نوسانساز کنترل شونده با ولتاژ ، با نویز فاز کم و مصرف توان پایین در تکنولوژی cmos برای کاربرد های باند ism
پایان نامه
- وزارت علوم، تحقیقات و فناوری - دانشگاه گیلان - دانشکده فنی و مهندسی
- نویسنده محمد نیابلی گیلانی
- استاد راهنما ماهرخ مقصودی علیرضا صابرکاری
- تعداد صفحات: ۱۵ صفحه ی اول
- سال انتشار 1389
چکیده
نوسان ساز از بخش های مهم مدار های rf بوده که در فرستنده-گیرنده، هم در مسیر ارسال و هم دریافت سیگنال کاربرد زیادی دارد. اگر بتوان فرکانس خروجی نوسان ساز را با ولتاژ تغییر داد به آن نوسان ساز، کنترل شونده با ولتاژ (vco) می گویند. از جمله پارامتر های مهم هر نوسان سازی نویز فاز و توان تلفاتی است. نویز فاز در یک نوسان ساز می تواند روی دقت مدولاسیون تأثیر منفی گذاشته و باعث رشد طیفی و در نتیجه تجاوز طیف توان خروجی از ماسک طیفی تعیین شده توسط استاندارد مورد استفاده در سیستم فرستنده-گیرنده گردد. از طرف دیگر، توان مصرفی در مدارها باید حداقل باشد تا موجب افزایش عمر باتری شود. نوسان سازها نیز مانند سایر مدارهای آنالوگ دارای تضاد بین توان تلفاتی و نویز هستند و بنابراین باید مصالحه ای بین میزان مصرف توان و نویز فاز ایجاد شود. در این پایان نامه یک نوسان ساز کنترل شونده با ولتاژ با ساختار کوپلاژ تقاطعی با هدف دستیابی به نویز فاز پایین و مصرف توان کم با منبع تغذیه ی 5/1 ولت، برای کاربرد های باند ism ارائه شده است. در طراحی نوسان ساز، روش افزایش هدایت منفی تانک lc استفاده شده که باعث بهبود در نویز فاز شده است. همچنین استفاده از تکنیک مقاومت کاذب، توان مصرفی در مدار را کاهش داده است. برای جلوگیری از اثر بارگذاری مدارهای خروجی روی نوسان ساز، مدار بافر مورد استفاده قرار گرفته است. نتایج شبیه سازی در تکنولوژی tsmc cmos 0.18?m ، نشان می دهد که نوسان ساز در فرکانس مرکزی 55/2 گیگا هرتز و در آفست 100 کیلو هرتز، دارای نویز فاز 6/103- و در آفست 1مگاهرتز، دارای نویز فاز 5/125- است. محدوده ی فرکانسی قابل تنظیم از 28/2 تا 59/2 گیگا هرتز بوده که با ولتاژ متغیر از 0 تا 5/1 ولت بدست آمده است. توان مصرفی در هسته ی نوسان ساز نیز برابر 9/1 میلی وات است که از منبع 5/1 ولتی تامین می گردد.
منابع مشابه
طراحی و شبیه‌سازی تقویت‌کننده کم نویز باند باریک با توان مصرفی پایین در فناوری 180 نانومترCMOS
خلاصه: در این مقاله، طراحی تقویت‌کننده کم نویز (LNA) با القاگر در سورس در فرکانس 2.4GHz ارائه شده است. فناوری استفاده شده در طراحی این مقاله TSMC 0.18um CMOS است. ساختار کسکود باعث کاهش توان مصرفی در مدار می‌شود[1]؛ از طرفی مزیت استفاده از ساختار کسکود، افزایش امپدانس خروجی در مدار است که این افزایش امپدانس، افزایش بهره مدار را به دنبال دارد. مدار ارائه‌شده یک تقویت‌کننده کم نویز کسکود شده با ا...
متن کاملطراحی و شبیه سازی تقسیم کننده فرکانسی cmos با ولتاژ تغذیه کم و مصرف توان پایین برای حلقه قفل فاز
در این پایان نامه یک تقسیم کننده فرکانسی قفل شونده با تزریق با مصرف توان پایین و قابلیت کار در ولتاژ تغذیه کم ارائه شده است که در فرایند cmos با تکنولوژی ?m 0.18 tsmc و با استفاده از نرم افزار ads شبیه سازی شده است. تقسیم کننده فرکانسی شامل دو بخش اصلی نوسان ساز کنترل شونده با ولتاژ و منبع تزریق سیگنال خارجی است. اندازه-گیری ها نشان می دهد که مدار در ولتاژ تغذیه v 1.3 توان mw 3.9 را مصرف می کند...
15 صفحه اولطراحی و شبیه سازی یک تقویت کننده توان کلاس e با کنترل توان خروجی در تکنولوژی cmos برای کاربرد های باند ism
تقویت کننده توان فرکانس رادیویی به عنوان یکی از مهم ترین بلوک های سازنده فرستنده-گیرنده فرکانس رادیویی شناخته می شود و در این سیستم به عنوان بزرگترین مصرف کننده توان به حساب می آید. بنابراین تحقیقات نسبتاً جامعی به منظور دست یابی به یک تقویت کننده توان با راندمان بالا صورت پذیرفته تا طول عمر باتری را بهبود بخشد. بدین منظور تقویت کننده توان کلاس e انتخابی مناسب است. این پایان نامه به جزئیات روند ...
15 صفحه اولکاهش نویز فاز در اسیلاتور کنترل شونده با ولتاژ تکنولوژی cmos از طریق تزریق سیگنال کوچک
طراحی اسیلاتور با نویز فاز کمتر، همواره مدنظر طراحان بوده است. در میان اسیلاتورهای مختلف، اسیلاتورهای lc به دلیل عملکرد نویز فاز بهتر، مصرف توان کمتر، ساختار تفاضلی و پیاده¬سازی آسان نسبت به سایر اسیلاتورها نقش مهمی را در طراحی مدارهای فرکانس بالا ایفا می¬کنند. ابتدا مروری بر برخی از روش¬های کاهش نویز فاز انجام شده و یک روش با استفاده از نرم¬افزار ads شبیه¬سازی شده است. در ادامه، آنالیز تفص...
15 صفحه اولطراحی واحد تأخیر CMOS برای افزایش محدوده دینامیکی و خطینگی بالا برای کاربردهای ولتاژ پایین و توان پایین
در طراحی مدارهای مجتمع آنالوگ همواره طراحی و پیاده سازی یک واحد تأخیر مناسب برای کاربردهای دیجیتال و آنالوگ به عنوان یک چالش مطرح بوده است. این مدار کوچک نقش قابل توجهی در کارآیی سیستمهای مختلف و بخصوص سیستمهای دیجیتال ایفا می‌نماید. از آنجا که در تکنولوژی‌های زیر میکرون که توان مصرفی و کاهش ولتاژ به عنوان یک ضرورت احساس می‌شود، دست یابی به یک واحد تأخیر با خطینگی مناسب به عنوان مشکل بزرگی در ...
متن کاملمنابع من
با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید
ذخیره در منابع من قبلا به منابع من ذحیره شده{@ msg_add @}
نوع سند: پایان نامه
وزارت علوم، تحقیقات و فناوری - دانشگاه گیلان - دانشکده فنی و مهندسی
میزبانی شده توسط پلتفرم ابری doprax.com
copyright © 2015-2023