

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشگاه علم و صنعت ایران

دانشکده مهندسی برق

طراحی یک جمع کننده کامل ۸ بیتی با استفاده از
تکنیکهای مختلف به منظور بهینه سازی توان
صرفی و افزایش سرعت

تهییه کننده

افسانه حق نگهدار

پایان نامه برای دریافت درجه کارشناسی ارشد
مهندسی برق-الکترونیک

استاد راهنمای

آقای دکتر میرزا کوچکی

تقدیم به:

پدر و مادر عزیزم

اسوههای فداکاری و عشق

و

همسر مهربانم

بهترین یاور زندگیم

چکیده:

هدف از این پایاننامه بررسی منطق MCML و مقایسه آن از لحاظ توان مصرفی و سرعت با منطقهای دیگر از جمله CMOS,CPL و Domino میباشد. بنابراین در این راستا گیتهای NAND با منطقهای گوناگون طراحی و سپس با نرمافزار SPICE Level 49 و تکنولوژی $0.6\mu m$ شبیه‌سازی شده است. با توجه به نتایج بدست آمده ملاحظه میشود که MCML با تکنولوژی $0.6\mu m$ در مقایسه با منطقهای دیگر توان زیادی را مصرف میکند. در نتیجه جهت کاهش این توان آن را بصورت دینامیکی و به عنوان DYMCMCL تغییر دادهایم و سپس آن را با منطقهای دیگر و منطق DYCMCL که توسط دکتر المصربی برای تکنولوژی $0.6\mu m$ ارائه شده است مقایسه نمودهایم. در آخر با توجه به نتایج بدست آمده از مقایسات انجام شده، جمع‌کنندهای آیتی با تکنیک carry-lock-ahead(CLA) و منطقهای MODL,CPL و DYMCMCL طراحی نمودهایم، و آنها را از لحاظ توان مصرفی و سرعت مقایسه کردهایم.

در ادامه کار اصلاح شده یک جمع‌کننده از نوع CLA با عنوان MOD-DYCMCL ارائه شده است.

در ابتدا جای دارد از زحمات استاد ارجمند آقای دکتر میرزا کوچکی که
در طول دوره تحصیل اینجانب از هرگونه کمک و راهنمائی دریغ نکردند،
کمال تشکر و قدردانی را بنمایم؛ و در ضمن از جناب آقای دکتر نبوی که
پاسخ گوی سوالات اینجانب بودند تقدیر و تشکر می‌کنم.

فهرست

۱	بررسی انواع طرحهای مداری:	
۲	منطق دینامیک در مقابل استاتیک	-۱-۱
۶	سبکهای PASS-TRANSISTOR LOGIC	-۲-۱
۱۱	سطح ولتاژ آستانه	-۳-۱
۱۴	مقياس ولتاژ	-۲
۱۴	بررسی تاخیر و فاکتور تاخیر- توان	-۱-۲
۱۸	انتخاب سایز ترانزیستور مناسب با مقياس ولتاژ	-۲-۲
۲۱	نقش تکنولوژی در مقياس ولتاژ	-۳-۲
۲۳	نقش معماری در مقياس ولتاژ	-۴-۲
۲۷	ولتاژ تغذیه مناسب:	-۵-۲
۳۳	منطق MCML	-۳
۳۵	اساس طراحی یک گیت MCML:	-۱-۳
۳۶	معکوس کننده MCML	-۲-۳
۳۸	بررسی تاخیر و توان مدارات MCML	-۳-۳
۳۹	آنالیز MCML	-۴-۳
۴۰	CMOS	-۱-۴-۳
۴۲	MCML	-۲-۴-۳
۴۵	ساختار DYMCMCL	-۵-۳
۴۶	آنالیز DYMCMCL	-۶-۳
۵۱	ساختار و عملکرد DYCMCL	-۷-۳

۵۴	عملکرد منع جریان دینامیک:	-۸-۳
۵۷	آنایز DYCML	-۹-۳
۶۲	جمع کننده کامل ۸ بیتی	-۴
۶۳	طراحی جمع کننده کامل ۸ بیتی	-۱-۴
۶۵	جمع کننده ۸ بیتی MODL	-۲-۴
۷۰	جمع کننده کامل ۸ بیتی MOD-DYCML	-۳-۴
۷۵	جمع کننده کامل ۸ بیتی CPL	-۴-۴
۸۰	نتیجه گیری	-۵

فهرست اشکال:

..... ۷	شکل ۱-۱ مقایسه جمع کننده CPL و CMOS
..... ۹	شکل ۲-۱ طراحی مالتی پلکسرهای دو ورودی
..... ۱۵	شکل ۱-۲ فاکتور تاخیر - توان بر حسب V_{dd} برای دو مدار مختلف
..... ۱۵	شکل ۲-۲ تاخیر بر حسب V_{dd}
..... ۱۷	شکل ۳-۲ فاکتور تاخیر - آنالیز سایز ترانزیستور
..... ۱۹	شکل ۴-۲ یک مدل مداری برای سایز ترانزیستور، برای عوامل پارازیتی مختلف
..... ۲۰	شکل ۵-۲ بررسی انرژی در مقابل توان بر حسب تاخیر
..... ۲۳	شکل ۶-۲ یک مسیر ساده داده همراه با layout
..... ۲۴	شکل ۷-۲ اجرای موازی مسیر ساده داده
..... ۲۵	شکل ۸-۲ اجرای pipeline مسیر ساده داده
..... ۳۰	شکل ۹-۲ بیان ولتاژ مطلوب در مدارات متفاوت
..... ۳۵	شکل ۱-۳ اساس ساختار گیت MCML
..... ۳۷	شکل ۲-۳ گیت معکوس کننده MCML
..... ۴۰	شکل ۳-۳ ساختار پایه آنالیز گیتهای NAND
..... ۴۱	شکل ۴-۳ ساختار گیت CMOS NAND
..... ۴۱	شکل ۵-۳ نتیجه آنالیز گیت NAND CMOS spice توسط

- شکل ۶-۳ ساختار گیت MCML NAND ۴۳
- شکل ۷-۳ نتیجه آنالیز گیت MCML NAND توسط spice ۴۳
- شکل ۸-۳ نمودار توان - فرکانس معکوس کننده‌های CMOS,MCMCL ۴۴
- شکل ۹-۳ معماری گیت DYMCL ۴۵
- شکل ۱۰-۳ مدار یک گیت NAND با ساختار DYMCL ۴۷
- شکل ۱۱-۳ نتیجه آنالیز مداری گیت SPICE DYMCL NAND توسط ۴۷
- شکل ۱۲-۳ مدار یگ گیت NAND با ساختار CPL ۴۹
- شکل ۱۳-۳ مدار یگ گیت NAND با ساختار Domino ۴۹
- شکل ۱۴-۳ معماری گیت DYCML ۵۱
- شکل ۱۵-۳ ولتاژ نودهای مختلف در گیت DYCML ۵۳
- شکل ۱۶-۳ (آ) ولتاژ ترانزیستور Q1 ۵۶
- شکل ۱۶-۳ (ب) جریان عبوری از ترانزیستور Q1 ۵۶
- شکل ۱۷-۳ مدار گیت NAND با منطق DYCML ۵۸
- شکل ۱۸-۳ نتیجه آنالیز مداری گیت SPICE DYCML توسط ۵۹
- شکل ۱۹-۴ ساختار جمع کننده موازی یکیتی ۶۴
- شکل ۲۰-۴ بلوک CLA ۶۵
- شکل ۲۱-۴ گیتهای NAND,XOR در منطق Dynamic NMOS ۶۶
- شکل ۲۲-۴ منطق Domino دو خروجی ۶۷
- شکل ۲۳-۴ CLA با منطق MODL ۶۹

- شکل ۴-۶ طرح گیت DYCML XOR ۷۱
- شکل ۴-۷ طراحی اولین کری، CLA در MOD-DYMCMCL ۷۲
- شکل ۴-۸ طراحی دومین کری، CLA در MOD-DYMCMCL ۷۲
- شکل ۴-۹ طراحی سومین کری، CLA در MOD-DYMCMCL ۷۳
- شکل ۴-۱۰ طراحی چهارمین کری، CLA در MOD-DYMCMCL ۷۴
- شکل ۴-۱۱ CPL NAND ۷۶
- شکل ۴-۱۲ CPL XOR ۷۶
- شکل ۴-۱۳ اولین و دومین کری CPL ۷۷
- شکل ۴-۱۴ سومین و چهارمین کری CPL ۷۷

فهرست جداول

جدول ۱-۱ مقایسه طرحهای مختلف خانواده PASS-GATE [۱۳]	۱۰
جدول ۱-۲ جزئیات عناصر بکار رفته در شکل ۲-۲ [۱]	۱۶
جدول ۲-۲ مقایسه معماریهای مختلف [۲]	۲۷
جدول ۳-۲ مساحت/توان نرمال شده برای ولتاژهای تغذیه متفاوت برای طرحهای ۲، ۳ و ۴ در شکل ۲-۲ [۲]	۳۱
جدول ۳-۱ مقایسه گیت‌های MCML NAND , CMOS NAND از لحاظ توان مصرفی و تاخیر	۴۲
جدول ۳-۲ مقایسه توان و تاخیر گیت NAND با ساختارهای DYMCMCL,MCMCL,CMOS	۴۸
جدول ۳-۳ مقایسه توان تاخیر گیت NAND با ساختارهای DYMCMCL	۵۰
جدول ۴-۳ مقایسه توان، تاخیر و فاکتور تاخیرسانرژی برای گبت NAND با ساختارهای مختلف	۵۹
جدول ۴-۱ مقایسه جمع کننده‌های ۴ بیتی	۷۸

مقدمه:

بانگاهی به تاریخ الکترونیک، ملاحظه می شود که یکی از دلایل اولیه پیشرفت تکنولوژی، نیاز آیندگان به استفاده موثر از انرژی، همزمان با افزایش سطوح پیچیدگی مدارات بوده است. به همین علت حرکت از لامپهای خلا، به طرف منطق مداری و از MOS به bipolar و در آخر از NMOS به CMOS صورت گرفت.

دوباره تاریخ تکرار شد و همزمان با افزایش پیچیدگی مدارات CMOS، مصرف انرژی و توان به حد بحرانی خود رسید. به همین علت سعی شد، همگام با پیشرفت تکنولوژی، مصرف انرژی نیز در مدارات CMOS، بهبود یابد.

بنابراین نخستین مساله در طراحی یک مدار با توان تلفاتی پائین، شناسائی اجزاء مصرف کننده توان می باشد. در مدارات دیجیتال CMOS، تلفات توان ناشی از ۳ منبع عمدۀ می باشد که بطور مختصر به صورت معادله زیر بیان می شود [2]

$$P_{\text{total}} = P_t(C_L \cdot V_{dd} \cdot f_{clk}) + I_{sc} \cdot V_{dd} + I_{\text{leakage}} \cdot V_{dd}$$

در این معادله جمله اول بیان کننده عناصر سوئیچ قدرت است. که در آن C_L خازن بار، f_{clk} فرکانس اصلی پالسهای ساعت و I_p احتمال مصرف شدن توان در حالت گذر (ضریب فعالیت) می باشد. V_{dd} ولتاژ سوئینگ است که در اکثر موارد مشابه ولتاژ تغذیه V_{dd} می باشد.

جمله دوم ناشی از جریان اتصال کوتاه I_{ss} است. این جریان زمانی ایجاد می‌شود که هر دو ترانزیستور NMOS و PMOS با هم روشن باشند و جریان مستقیماً از منبع تغذیه وارد زمین شود. در نهایت جمله آخر، بیان کننده جریان نشته است که می‌تواند ناشی از تزریقات بدنی و اثرات زیر آستانه باشد. که این جریان با پیشرفت تکنولوژی کاهش یافته است.

همانطور که ملاحظه می‌شود، عناصر سوئیچینگ در یک طراحی خوب مدار، نقش اصلی را ایفا می‌کنند. و در یک طراحی با تلفات توان پائین باید مقادیر $f_{clk}, V_{dd}, C_l, p_l$ ، حداقل باشند. کاهش فرکانس توسط سطح معماری امکان‌پذیر است، اما باید توجه داشت که فرکانس به throughput مورد نیاز که باید ثابت نگه داشته شود، بستگی دارد. C_l ، ناشی از خازنهای ترانزیستور و اتصالات سیمه‌است که با کم کردن ترانزیستورها و سایز آنها و نیز نودهای مدار، کاهش می‌یابد.

همانطور که در معادله توان مشاهده می‌شود، کاهش ولتاژ تغذیه در کاهش تلفات توان بسیار موثر است، اما با توجه به اینکه افزایش پیچیدگی مدارات، کاهش ولتاژ تغذیه را با مشکلات فراوانی مواجه می‌کند، بنابراین در کنار این کاهش باید از روش‌های مختلف مداری و نیز تکنیکها و تکنولوژی‌های خاص نیز استفاده شود.

با توجه به مطالب بیان شده در دو فصل اول این پایان‌نامه به بررسی عوامل موثر در تلفات توان مصرفی پرداخته و بعضی از روش‌هایی که تاکنون جهت بهبود توان مصرفی در مدارات CMOS دیجیتال کاربرد داشته است را بیان می‌کنیم.

در فصل سوم منطق MCML را مورد بررسی قرار می‌دهیم و این منطق را از نظر توان مصرفی و سرعت با روش‌های دیگر در تکنولوژی $0.6\mu m$ مقایسه می‌کنیم.

در فصل چهارم با توجه به نتایجی که بدست آمده و در نظر گرفتن دو پارامتر توان مصرفی و سرعت یک جمع کننده کامل ۸ بیتی را طراحی کرده و ارائه می‌دهیم.

فصل اول