

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ

مرکز اطلاعات و مدارک علمی ایران  
تهیه مدارک

۱۳۸۲ / ۵ / ۲۷



دانشگاه علم و صنعت ایران

دانشکده مهندسی برق

طراحی یک جمع کننده کامل ۸ بیتی با استفاده از  
تکنیکهای مختلف به منظور بهینه سازی توان  
مصرفی و افزایش سرعت

تهیه کننده

افسانه حق نگهدار

پایان نامه برای دریافت درجه کارشناسی ارشد

مهندسی برق-الکترونیک

استاد راهنما

آقای دکتر میرزا کوچکی

بهار

۱۳۸۱

۴۷۷۰۳

تقدیم به:

پدر و مادر عزیزم

اسوه‌های فداکاری و عشق

و

همسر مهربانم

بهترین یاور زندگیم

## چکیده:

هدف از این پایان‌نامه بررسی منطق MCML و مقایسه آن از لحاظ توان مصرفی و سرعت با منطقهای دیگر از جمله CMOS, CPL و Domino می‌باشد. بنابراین در این راستا گیت‌های NAND با منطقهای گوناگون طراحی و سپس با نرم‌افزار SPICE Level 49 و تکنولوژی  $0.6\mu\text{m}$  شبیه‌سازی شده است. با توجه به نتایج بدست آمده ملاحظه می‌شود که MCML با تکنولوژی  $0.6\mu\text{m}$  در مقایسه با منطقهای دیگر توان زیادی را مصرف می‌کند. در نتیجه جهت کاهش این توان آن را بصورت دینامیکی و به عنوان DYMCML تغییر داده‌ایم و سپس آن را با منطقهای دیگر و منطق DYCML که توسط دکتر المصری برای تکنولوژی  $0.6\mu\text{m}$  ارائه شده است مقایسه نموده‌ایم. در آخر با توجه به نتایج بدست آمده از مقایسات انجام شده، جمع‌کننده‌های ۸ بیتی با تکنیک carry-lock-ahead (CLA) و منطقهای MODL, CPL و DYMCML طراحی نموده‌ایم، و آنها را از لحاظ توان مصرفی و سرعت مقایسه کرده‌ایم.

در ادامه کار اصلاح شده یک جمع‌کننده از نوع CLA با عنوان MOD-DYCML ارائه شده

است.

در ابتدا جای دارد از زحمات استاد ارجمند آقای دکتر میرزا کوچکی که در طول دوره تحصیل اینجانب از هرگونه کمک و راهنمایی دریغ نکردند، کمال تشکر و قدردانی را بنمایم؛ و در ضمن از جناب آقای دکتر نبوی که پاسخ گوی سوالات اینجانب بودند تقدیر و تشکر می‌کنم.

# فهرست

۲.....	بررسی انواع طرح‌های مداری:	۱-۱
۲.....	منطق دینامیک در مقابل استاتیک	۱-۱-۱
۶.....	سبک‌های PASS-TRANSISTOR LOGIC	۱-۲-۱
۱۱.....	سطح ولتاژ آستانه	۱-۳-۱
۱۴.....	مقیاس ولتاژ	۲-۱
۱۴.....	بررسی تاخیر و فاکتور تاخیر- توان	۲-۱-۲
۱۸.....	انتخاب ساین ترانزیستور متناسب با مقیاس ولتاژ	۲-۲-۲
۲۱.....	نقش تکنولوژی در مقیاس ولتاژ	۲-۳-۲
۲۳.....	نقش معماری در مقیاس ولتاژ	۲-۴-۲
۲۷.....	ولتاژ تغذیه مناسب:	۲-۵-۲
۳۳.....	منطق MCML	۳-۱
۳۵.....	اساس طراحی یک گیت MCML:	۳-۱-۳
۳۶.....	معکوس کننده MCML:	۳-۲-۳
۳۸.....	بررسی تاخیر و توان مدارات MCML:	۳-۳-۳
۳۹.....	آنالیز MCML	۳-۴-۳
۴۰.....	CMOS	۳-۴-۳-۱
۴۲.....	MCML	۳-۴-۳-۲
۴۵.....	ساختار DYMCML	۳-۵-۳
۴۶.....	آنالیز DYMCML	۳-۶-۳
۵۱.....	ساختار و عملکرد DYCMML	۳-۷-۳

عملکرد منبع جریان دینامیک: ..... ۵۴ ..... ۸-۳

آنالیز DYCMML: ..... ۵۷ ..... ۹-۳

#### ۴- جمع کننده کامل ۸ بیتی ..... ۶۲

طراحی جمع کننده کامل ۸ بیتی ..... ۶۳ ..... ۱-۴

جمع کننده ۸ بیتی MODL ..... ۶۵ ..... ۲-۴

جمع کننده کامل ۸ بیتی MOD-DYCMML ..... ۷۰ ..... ۳-۴

جمع کننده کامل ۸ بیتی CPL ..... ۷۵ ..... ۴-۴

#### ۵- نتیجه گیری ..... ۸۰

## فهرست اشکال:

- شکل ۱-۱ مقایسه جمع کننده CPL و CMOS ..... ۷
- شکل ۲-۱ طراحی مالتی پلکس‌های دو ورودی ..... ۹
- شکل ۱-۲ فاکتور تاخیر - توان بر حسب Vdd برای دو مدار مختلف ..... ۱۵
- شکل ۲-۲ تاخیر بر حسب Vdd ..... ۱۵
- شکل ۳-۲ فاکتور تاخیر - آنالیز سایز ترانزیستور ..... ۱۷
- شکل ۴-۲ یک مدل مداری برای سایز ترانزیستور، برای عوامل پارازیتی مختلف ..... ۱۹
- شکل ۵-۲ بررسی انرژی در مقابل توان بر حسب تاخیر ..... ۲۰
- شکل ۶-۲ یک مسیر ساده داده همراه با layout ..... ۲۳
- شکل ۷-۲ اجرای موازی مسیر ساده داده ..... ۲۴
- شکل ۸-۲ اجرای pipeline مسیر ساده داده ..... ۲۵
- شکل ۹-۲ بیان ولتاژ مطلوب در مدارات متفاوت ..... ۳۰
- شکل ۱-۳ اساس ساختار گیت MCML ..... ۳۵
- شکل ۲-۳ گیت معکوس کننده MCML ..... ۳۷
- شکل ۳-۳ ساختار پایه آنالیز گیت‌های NAND ..... ۴۰
- شکل ۴-۳ ساختار گیت CMOS NAND ..... ۴۱
- شکل ۵-۳ نتیجه آنالیز گیت NAND CMOS توسط spice ..... ۴۱



- شکل ۶-۳ ساختار گیت MCML NAND ..... ۴۳
- شکل ۷-۳ نتیجه آنالیز گیت MCML NAND توسط spice ..... ۴۳
- شکل ۸-۳ نمودار توان - فرکانس معکوس کننده‌های CMOS, MCML ..... ۴۴
- شکل ۹-۳ معماری گیت DYMCML ..... ۴۵
- شکل ۱۰-۳ مدار یک گیت NAND با ساختار DYMCML ..... ۴۷
- شکل ۱۱-۳ نتیجه آنالیز مداری گیت DYMCML NAND توسط SPICE ..... ۴۷
- شکل ۱۲-۳ مدار یک گیت NAND با ساختار CPL ..... ۴۹
- شکل ۱۳-۳ مدار یک گیت NAND با ساختار Domino ..... ۴۹
- شکل ۱۴-۳ معماری گیت DYCML ..... ۵۱
- شکل ۱۵-۳ ولتاژ نودهای مختلف در گیت DYCML ..... ۵۳
- شکل ۱۶-۳ (آ) ولتاژ ترانزیستور Q1 ..... ۵۶
- شکل ۱۶-۳ (ب) جریان عبوری از ترانزیستور Q1 ..... ۵۶
- شکل ۱۷-۳ مدار گیت NAND با منطق DYCML ..... ۵۸
- شکل ۱۸-۳ نتیجه آنالیز مداری گیت DYCML توسط SPICE ..... ۵۹
- شکل ۱-۴ ساختار جمع کننده موازی ۴ بیتی ..... ۶۴
- شکل ۲-۴ بلوک CLA ..... ۶۵
- شکل ۳-۴ گیت‌های NAND, XOR در منطق Dynamic NMOS ..... ۶۶
- شکل ۴-۴ منطق Domino دو خروجی ..... ۶۷
- شکل ۵-۴ CLA با منطق MODL ..... ۶۹

- شکل ۶-۴ طرح گیت DYCMCML XOR ..... ۷۱
- شکل ۷-۴ طراحی اولین کری، CLA در MOD-DYCMCML ..... ۷۲
- شکل ۸-۴ طراحی دومین کری، CLA در MOD-DYCMCML ..... ۷۲
- شکل ۹-۴ طراحی سومین کری، CLA در MOD-DYCMCML ..... ۷۳
- شکل ۱۰-۴ طراحی چهارمین کری، CLA در MOD-DYCMCML ..... ۷۴
- شکل ۱۱-۴ CPL NAND ..... ۷۶
- شکل ۱۲-۴ CPL XOR ..... ۷۶
- شکل ۱۳-۴ اولین و دومین کری CPL ..... ۷۷
- شکل ۱۴-۴ سومین و چهارمین کری CPL ..... ۷۷

## فهرست جداول

- جدول ۱-۱ مقایسه طرحهای مختلف خانواده PASS-GATE [۱۳] ..... ۱۰
- جدول ۱-۲ جزئیات عناصر بکار رفته در شکل ۲-۲ [۱] ..... ۱۶
- جدول ۲-۲ مقایسه معماریهای مختلف [۲] ..... ۲۷
- جدول ۳-۲ مساحت/توان نرمال شده برای ولتاژهای تغذیه متفاوت برای طرحهای ۳، ۲ و ۴ در شکل ۲-۹ [۲] ..... ۳۱
- جدول ۱-۳ مقایسه گیتهای CMOS NAND , MCML NAND از لحاظ توان مصرفی و تاخیر ..... ۴۲
- جدول ۲-۳ مقایسه توان و تاخیر گیت NAND با ساختارهای DVMCML, MCML, CMOS ..... ۴۸
- جدول ۳-۳ مقایسه توان تاخیر گیت NAND با ساختارهای MCML DVMCML , DOMINO , CPL , CMOS ..... ۵۰
- جدول ۴-۳ مقایسه توان، تاخیر و فاکتور تاخیر-انرژی برای گیت NAND با ساختارهای مختلف ..... ۵۹
- جدول ۱-۴ مقایسه جمع کننده‌های ۴ بیتی ..... ۷۸

## مقدمه:

با نگاهی به تاریخ الکترونیک، ملاحظه می شود که یکی از دلایل اولیه پیشرفت تکنولوژی، نیاز آیندگان به استفاده موثر از انرژی، همزمان با افزایش سطوح پیچیدگی مدارات بوده است. به همین علت حرکت از لامپهای خلا، به طرف منطق مداری و از bipolar به MOS و در آخر از NMOS به CMOS صورت گرفت.

دوباره تاریخ تکرار شد و همزمان با افزایش پیچیدگی مدارات CMOS، مصرف انرژی و توان به حد بحرانی خود رسید. به همین علت سعی شد، همگام با پیشرفت تکنولوژی، مصرف انرژی نیز در مدارات CMOS، بهبود یابد.

بنابراین نخستین مساله در طراحی یک مدار با توان تلفاتی پائین، شناسایی اجزاء مصرف کننده توان می باشد. در مدارات دیجیتال CMOS، تلفات توان ناشی از ۳ منبع عمده می باشد که بطور مختصر به صورت معادله زیر بیان می شود [2]

$$P_{total} = P_t (C_L \cdot V_{dd} \cdot f_{clk}) + I_{sc} \cdot V_{dd} + I_{leakage} \cdot V_{dd}$$

در این معادله جمله اول بیان کننده عناصر سوئیچ قدرت است. که در آن  $C_L$  خازن بار،  $f_{clk}$  فرکانس اصلی پالسهای ساعت و  $p_t$  احتمال مصرف شدن توان در حالت گذر (ضریب فعالیت) می باشد.  $v$  ولتاژ سوئیچینگ است که در اکثر موارد مشابه ولتاژ تغذیه  $V_{dd}$  می باشد.

جمله دوم ناشی از جریان اتصال کوتاه  $I_{sc}$  است. این جریان زمانی ایجاد می‌شود که هر دو ترانزیستور NMOS و PMOS با هم روشن باشند و جریان مستقیماً از منبع تغذیه وارد زمین شود. و در نهایت جمله آخر، بیان کننده جریان نشتی است که می‌تواند ناشی از تزریقات بدنه و اثرات زیر آستانه باشد. که این جریان با پیشرفت تکنولوژی کاهش یافته است.

همانطور که ملاحظه می‌شود، عناصر سوئیچینگ در یک طراحی خوب مدار، نقش اصلی را ایفا می‌کنند. و در یک طراحی با تلفات توان پائین باید مقادیر  $f_{clk}$ ,  $V_{dd}$ ,  $C_l$ ,  $P_l$  حداقل باشند. کاهش فرکانس توسط سطح معماری امکان پذیر است، اما باید توجه داشت که فرکانس به throughput مورد نیاز که باید ثابت نگه داشته شود، بستگی دارد.  $C_l$ ، ناشی از خازنهای ترانزیستور و اتصالات سیمهاست که با کم کردن ترانزیستورها و سائز آنها و نیز نودهای مدار، کاهش می‌یابد.

همانطور که در معادله توان مشاهده می‌شود، کاهش ولتاژ تغذیه در کاهش تلفات توان بسیار موثر است، اما با توجه به اینکه افزایش پیچیدگی مدارات، کاهش ولتاژ تغذیه را با مشکلات فراوانی مواجه می‌کند، بنابراین در کنار این کاهش باید از روشهای مختلف مداری و نیز تکنیکها و تکنولوژی‌های خاص نیز استفاده شود.

با توجه به مطالب بیان شده در دو فصل اول این پایان‌نامه به بررسی عوامل موثر در تلفات توان مصرفی پرداخته و بعضی از روشهایی که تاکنون جهت بهبود توان مصرفی در مدارات CMOS دیجیتال کاربرد داشته است را بیان می‌کنیم.

در فصل سوم منطق MCML را مورد بررسی قرار می‌دهیم و این منطق را از نظر توان مصرفی و سرعت با روشهای دیگر در تکنولوژی  $0.6\mu m$  مقایسه می‌کنیم.

در فصل چهارم با توجه به نتایجی که بدست آمده و در نظر گرفتن دو پارامتر توان مصرفی و

سرعت یک جمع کننده کامل ۸ بیتی را طراحی کرده و ارائه می دهیم.

# فصل اول