

VI.....	فهرست شکل ها	۱
XIII.....	فهرست جدول ها	۱
۱.....	مقدمه	۱
۴.....	فصل یک: بررسی منابع	۱
۷.....	مقدمه ای بر سیستم موقعیت یاب جهانی GPS	۱
۱۱.....	انواع گیرنده های GPS	۱ ۱ ۱
۱۲.....	کاربردهای سیستم GPS	۱ ۱ ۲
۱۳.....	مقدمه ی بر سیستم ناوبری اینرسی INS	۱ ۲
۱۳.....	دستگاه‌های مختصات در ناوبری	۱ ۲ ۱
۱۴.....	تقسیم بندی دستگاه های مختصات ناوبری	۱ ۱ ۲ ۱
۱۶.....	ناوبری کم‌هزینه	۱ ۲ ۲
۱۷.....	منابع خطا در سیستم ناوبری	۱ ۲ ۳
۱۸.....	مدل خطای ژيروسکوپ	۱ ۳ ۲ ۱
۱۹.....	تعیین ناوبری با زوایای اویلر	۱ ۲ ۴
۲۳.....	تعیین زاویه ψ (زاویه سمت از شمال)	۱ ۲ ۴ ۱
۲۴.....	سیستم مجتمع GPS/INS	۱ ۳
۲۵.....	انواع معماری ها و شماتیک های مربوط به سیستم مجتمع GPS/INS	۱ ۳ ۱
۲۵.....	حالت Uncoupled	۱ ۱ ۳ ۱
۲۶.....	حالت Loosely Coupled	۱ ۱ ۳ ۱
۲۸.....	حالت Tightly Coupled	۱ ۱ ۳ ۱
۲۸.....	طراحی کالمن فیلتر	۱ ۴

۴۰.....	فصل دوم: مبانی و روش ها	۲
۴۱.....	مروری بر سخت افزار طراحی شده	۲
۴۲.....	طراحی سخت افزار مربوط به قسمت پردازنده ی DSP	۲
۴۴.....	مشخصات عمومی پردازشگرهای DSP	۲
۴۵.....	واحد MAC	۲
۴۵.....	دسترسی موثر به حافظه	۲
۴۶.....	واحدهای اجرایی مستقل از هم	۲
۴۶.....	نمایش داده و دقت نمایش	۲
۴۷.....	حلقه های بدون بالا سری	۲
۴۷.....	اجزا جانبی	۲
۴۷.....	دستورالعمل های خاص	۲
۴۸.....	بهبود کارایی پردازنده های DSP معمولی	۲
۴۹.....	ساختار SIMD	۲
۴۹.....	پردازنده های شرکت TI	۲
۵۰.....	پردازنده های سری C6	۲
۵۰.....	مشخصات کلی پردازنده های سری C6	۲
۵۱.....	معماری پردازنده های C6	۲
۵۳.....	واحد های کاری	۲
۵۳.....	مسیر متقاطع در ستون های رجیسترها	۲
۵۳.....	مسیرهای بارگذاری و ذخیره کردن در حافظه	۲
۵۳.....	مسیرهای آدرس داده	۲
۵۳.....	ساختار حافظه در پردازنده های سری C6	۲
۵۴.....	پردازنده های سری C670 و C620	۲
۵۴.....	پردازنده های سری C64 C671 C621	۲
۵۴.....	اجزای جانبی پردازنده های سری TMS320C6000	۲
۵۶.....	پیکربندی سخت افزاری ارائه شده برای DSP	۲
۵۷.....	پیکربندی سخت افزار بین DSP و حافظه فلش	۲

۵۸.....	SDRAM حافظه و DSP بین سخت افزار	۱۷	۴	۲
۶۰.....	FPGA حافظه و DSP بین سخت افزار	۱۸	۴	۲
۶۲.....	نرم افزار و سخت افزار مربوط به راه اندازی پردازنده ی DSP	۴	۲	
۶۳.....	انواع فرایند های بوت	۱	۴	۲
۶۳.....	فرایند بدون بوت	۱	۱	۴
۶۳.....	فرایند بوت از طریق حافظه خارجی ROM	۴	۱	۴
۶۴.....	فرایند بوت از طریق HOST	۴	۱	۴
۶۵.....	استفاده از روش بوت بر مبنای ROM برای راه اندازی DSP روی برد	۲	۴	۲
۶۶.....	واسط بین ROM و EMIF	۱	۲	۴
۶۶.....	EMIF C621 /C671	۴	۲	۴
۶۸.....	جدول وقفه (جدول سرویس وقفه)	۴	۲	۴
۶۷.....	استفاده از بارکننده ی بوت ثانویه در روش مبتنی بر ROM	۴	۴	۲
۷۰.....	ملاحظات در نظر گرفته شده برای بارکننده بوت ثانویه	۱	۴	۴
۷۲.....	تهیه کردن قسمت COFF	۴	۴	۴
۷۳.....	buildin and lin in the application	۴	۴	۴
۷۴.....	نوشتن کد بوت ثانویه	۴	۴	۴
۷۴.....	ریخت برنامه های کاربردی بر روی حافظه فلش	۵	۴	۴
۷۵.....	bootloadin a DSP/BIOS Application	۴	۴	۲
۷۵.....	پیکربندی حافظه DSP/BIOS برای بوت از طریق ROM	۱	۴	۴
۷۵.....	تعریف قسمت های حافظه	۱	۴	۴
۷۶.....	قرار دادن section حافظه (COFF)	۴	۱	۴
۷۷.....	build کردن برنامه های کاربردی	۴	۴	۴
۷۷.....	Build option	۱	۴	۴
۷۸.....	command لینکر	۴	۴	۴
۷۸.....	نوشتن کد بار کننده ی بوت ثانویه برای کاربرد های DSP/BIOS	۴	۴	۴
۸۱.....	Section مربوط به جدول کپی	۱	۴	۴

۸۱.....	map	فایل بازبینی	۴	۴	۴	۴	۲
۸۲.....	He conversion utility	از استفاده	۴	۴	۴	۴	۲
۸۲.....	DSP/BIOS	در کاربردهای	۴	۴	۴	۲	
۸۳.....	He conversion utility		۴	۴	۴	۲	
۸۳.....	Flash Burn Utility		۴	۴	۴	۲	
۸۵.....		خلاصه بوت از طریق حافظه فلش	۵	۴	۲		
۸۶.....		جدول های کپی لینکر	۶	۴	۲		
۸۷.....	Non-BIOS	بارگذاری بوت برای کاربردهای	۷	۴	۲		
۹۰.....	JTAG	پردازنده ی DSP	۸	۴	۲		
۹۴.....	FPGA	سخت افزار مربوط به قسمت پردازنده ی	۴	۲			
۹۶.....	XCF02S	حافظه ی و پیکربندی FPGA	۱	۴	۲		
۹۷.....	FPGA	انواع حالت های پیکربندی	۲	۴	۲		
۹۸.....	Slave Serial	حالت	۱	۲	۴	۲	
۹۸.....	Master Serial	حالت	۲	۲	۴	۲	
۹۹.....	JTAG	حالت	۴	۲	۴	۲	
۱۰۱.....	FPGA	پورت های سریال و کانکتورهای ۱۰*۲	۴	۴	۲		
۱۰۱.....	RS-232	پورت های سریال	۱	۴	۴	۲	
۱۰۲.....	RS-422	پورت های سریال	۴	۴	۴	۲	
۱۰۳.....	FPGA	کانکتور های ۱۰*۲	۴	۴	۴	۲	
۱۰۳.....	FPGA	دکمه ی ریست DSP، دیپ سوئیچ و LED ها	۴	۴	۴	۲	
۱۰۴.....	FPGA و DSP	ارتباط بین پردازنده های	۵	۲			
	VHDL	برای قسمت دریافت داده از سنسور ها به همراه	۶	۲			
۱۲۵.....	lue lo ic	مربوط به برد.....					
۱۲۶.....	FPGA	بر روی سریال پروتکل	۲	۶	۲		
۱۲۱.....	FPGA	و پیکربندی سخت افزاری آن	۴	۶	۲		
۱۳۲.....	FPGA	کل برد بر روی	۴	۶	۲		
۱۳۴.....		منبع تغذیه مربوط به به برد جدید ارائه شده	۷	۲			

۱۳۶.....	طراحی و تکنیک های بکار برده شده برای طراحی قسمت PCB برد ارائه شده	۸ ۲
۱۳۷.....	ایجاد زمین خوب	۴ ۸ ۲
۱۳۸.....	بای پس خوب	۳ ۸ ۲
۱۳۹.....	تکنیک های طراحی فرکانس بالا	۴ ۸ ۲
۱۳۹.....	بعضی از قوانین سرانگشتی برای طرح های فرکانس بالا.....	۴ ۸ ۲
۱۴۰.....	بار گذاری دو سویه قطعات (Double Sided Loadin)	۵ ۸ ۲
۱۴۰.....	ماسک لحیم (Solder Mas)	۶ ۸ ۲
۱۴۱.....	مسیر ها (Trac s)	۷ ۸ ۲
۱۴۲.....	فاصله گذاری (Clearances)	۸ ۸ ۲
۱۴۲.....	روتینگ (مسیر یابی) اصلی (Basic Routin)	۹ ۸ ۲
۱۴۳.....	تکنیک های ویژه ی بکار برده شده در طراحی مناسب PCB برد ارائه شده	۱۰ ۸ ۲
۱۴۴.....	تکنیک Microcomputer Grounds	۱۰ ۸ ۲
۱۴۵.....	تکنیک Board Zonin	۴ ۱۰ ۸ ۲
۱۵۰.....	فصل سوم: نتایج و بحث	۳
۱۵۱.....	اجزای استفاده شده در پروتکل سریال SPI و نتایج کد VHDL نوشته شده.....	۴ ۳
۱۵۸.....	شکل و شکل موج های معماری داخلی FPGA برای یک کانال دریافت داده	۴ ۳
۱۶۰.....	نتایج آزمایش و تست الگوریتم ها	۴ ۳
۱۶۶.....	نتیجه گیری و پیشنهاد	۴ ۳
۱۶۸.....	منابع	
۱۷۱.....	پیوست ها	
۱۷۲.....	پیوست الف کد های VHDL مربوط به قسمت FPGA	
۱۹۱.....	پیوست ب کد متلب مربوط به الگوریتم های ناوبری GPS/INS	
۱۹۵.....	پیوست ج شماتیک و مدار چاپی اجزای برد ارائه شده	

فهرست شکل ها

- شکل (۱-۱) دستگاه‌های مختصات مرتبط با سیستم ناوبری اینرسی ۱۴
- شکل (۲-۱) دستگاه مختصات اینرسی ۱۵
- شکل (۳-۱) دستگاه مختصات خودرو ۱۶
- شکل (۴-۱) پروسه گوس - مارکوف مرتبه اول ۱۹
- شکل (۵-۱) مؤلفه‌های شتاب گرانش زمین ۲۱
- شکل (۶-۱) مؤلفه‌های میدان مغناطیسی زمین ۲۴
- شکل (۷-۱) حالت مجتمع Uncoupled ۲۶
- شکل (۸-۱) حالت مجتمع Loosely Coupled ۲۷
- شکل (۹-۱) حالت مجتمع Tightly Coupled ۲۸
- شکل (۱-۲) ساختار معماری Harvard ۴۴
- شکل (۲-۲) سیستم پردازش سیگنال‌های دیجیتال ۴۵
- شکل (۳-۲) بلوک‌های اصلی پردازنده بهبود یافته ۴۹
- شکل (۴-۲) مقایسه سرعت پردازنده‌های سری C6 ۵۰
- شکل (۵-۲) بلوک دیاگرام پردازنده‌های C6000 ۵۲
- شکل (۶-۲) ارتباط نهایی بین حافظه‌ی فلش و DSP در برد ارائه شده ۵۷
- شکل (۷-۲) پیکربندی بین حافظه فلش و DSP ۵۸
- شکل (۸-۲) بلوک دیاگرام نهایی بین DSP و SDRAM ۵۹
- شکل (۹-۲) پیکربندی بین حافظه SDRAM و DSP ۶۰
- شکل (۱۰-۲) بلوک دیاگرام کلی از ارتباط DSP و FPGA ۶۱

- شکل (۱۱-۲) پیکربندی بین FPGA و DSP در پروتل ۶۱
- شکل (۱۲-۲) پیکربندی خطوط وقفه خارجی و تایمر ۱ که شامل INT4 INT5 INT6 INT7 IMN ۶۲
- Timer1 بین DSP و FPGA ۶۲
- شکل (۱۳-۲) مدار مربوط به اسیلاتور 50 Mhz و SMT EMI-Filter ۶۲
- شکل (۱۴-۲) فرایند بوت از طریق ROM برای TMS320C6000 ۶۵
- شکل (۱۵-۲) 16-Bit ROM Little-Endian Pac in for 32-Bit EMIF ۶۷
- شکل (۱۶-۲) 8-Bit ROM Little-Endian Pac in for 32-Bit EMIF ۶۷
- شکل (۱۷-۲) 16-Bit ROM Bi -Endian Pac in for 32-Bit EMIF ۶۸
- شکل (۱۸-۲) 8-Bit ROM Bi -Endian Pac in for 32-Bit EMIF ۶۸
- شکل (۱۹-۲) مثالی از یک جدول سرویس وقفه ۷۰
- شکل (۲۰-۲) مراحل را اندازی کد که از بارکننده ثانیه استفاده می کند. ۷۲
- شکل (۲۱-۲) مشخص کردن آدرس های اجرا/بارگذاری با استفاده از واسط گرافیکی DSP/BIOS GCONF ۷۷...
- شکل (۲۲-۲) کد بوت ۸۱
- شکل (۲۳-۲) مراحل لازم برای پروگرام کردن حافظه فلش ۸۳
- شکل (۲۴-۲) فایل He command ۸۴
- شکل (۲۵-۲) نوشتن فایل He Command با استفاده از -boot option ۸۵
- شکل (۲۶-۲) تعریف قسمت بندی حافظه برای کاربردهای Non-BIOS ۸۸
- شکل (۲۷-۲) تعیین کردن section های حافظه Non-BIOS ۸۹
- شکل (۲۸-۲) مدار داخلی برای انتخاب مود عملیاتی JTAG ۹۱

- شکل (۲-۲۹) طرح مدار مربوط به JTAG برای مودهای emulation و boundary scan در JTAG سری
 ۹۲..... C621 /C671 and C64
- شکل (۲-۳۰) مدار مربوط به پیکربندی کانکتور JTAG آی سی DSP ۹۳
- شکل (۲-۳۱) پیکربندی دیپ سوئیچ انتخاب روش بوت ۹۴
- شکل (۲-۳۲) ارتباط PROM و FPGA باضافه سیگنال های کنترل ۹۵
- شکل (۲-۳۳) پیکربندی پایه های M0 M1 M2 در برد ارائه شده ۹۶
- شکل (۲-۳۴) پیکربندی بکار رفته برای کانکتور JTAG در برد ارائه شده ۹۷
- شکل (۲-۳۵) دیاگرام پیکربندی برای حالت های Master Serial و Slave Serial ۹۸
- شکل (۲-۳۶) شماتیک مدار ارتباطی طراحی شده برای PROM و FPGA در برد ارائه شده ۹۹
- شکل (۲-۳۷) شماتیک پورت های سریال J1 و J2 قرار داده شده در برد ارائه شده ۱۰۲
- شکل (۲-۳۸) شماتیک پورت های سریال J3 و P7 قرار داده شده در برد ارائه شده ۱۰۲
- شکل (۲-۳۹) هدر P3 و بانک FPGA متصل به آن در برد ارائه شده ۱۰۳
- شکل (۲-۴۰) هدر P2 و بانک FPGA متصل به آن در برد ارائه شده ۱۰۳
- شکل (۲-۴۱) دکمه ریست DSP و LED های D2 تا D6 و دیپ سوئیچ مربوط به برد ارائه شده ۱۰۴
- شکل (۲-۴۲) PaRAM کنترلر کانال EDMA ۱۰۸
- شکل (۲-۴۳) پارامترهای ورودی کانال EDMA ۱۰۸
- شکل (۲-۴۴) رجیستر انتخاب پارامترهای EDMA ۱۰۹
- شکل (۲-۴۵) فریم داده در انتقال یک بعدی ۱۱۱
- شکل (۲-۴۶) روتین سرویس وقفه EDMA سری C621 /C671 ۱۱۶

- شکل (۴۷-۲) داده های ورودی برای سرویس McBSP ۱۱۷
- شکل (۴۸-۲) پارامترهای رجیستر EDMA برای سرویس دادن به داده ی ورودی به McBSP ۱۱۷
- شکل (۴۹-۲) وسایل جانبی که بصورت پشت سر هم عمل می کنند ۱۱۸
- شکل (۵۰-۲) پارامترهای رجیستر EDMA برای سرویس دادن به وسایل جانبی که بصورت پشت سر هم عمل می کنند ۱۱۹
- شکل (۵۱-۲) شکل معماری ارائه شده برای انتقال داده بین FPGA و DSP ۱۲۰
- شکل (۵۲-۲) پارامترهای ورودی برای کانال ۵ ۱۲۱
- شکل (۵۳-۲) پارامترهای ورودی برای کانال ۸ ۱۲۱
- شکل (۵۴-۲) پارامترهای ورودی برای کانال ۶ ۱۲۲
- شکل (۵۵-۲) پارامترهای ورودی برای کانال ۵ بافر PONG ۱۲۲
- شکل (۵۶-۲) پارامترهای ورودی برای کانال ۸ بافر PONG ۱۲۲
- شکل (۵۷-۲) پارامترهای ورودی برای کانال ۶ بافر PONG ۱۲۲
- شکل (۵۸-۲) معماری داخلی FPGA و پیکربندی ارائه شده برای آن ۱۲۴
- شکل (۵۹-۲) معماری داخلی ارائه شده FPGA برای یک کانال فرضی ۱۲۵
- شکل (۶۰-۲) بلوک دیاگرام واسط سریال SPI ۱۲۷
- شکل (۶۱-۲) پروتکل انتقال یک بایت در RS-232 بدون بیت توازن ۱۳۱
- شکل (۶۲-۲) چارت فرستنده UART ASM ۱۳۱
- شکل (۶۳-۲) چارت گیرنده UART ASM ۱۳۲
- شکل (۶۴-۲) تصاویری از آزمایش عملی برنامه های مربوط به FPGA ۱۳۴

- شکل (۶۵-۲) مدار کاربردی مربوط به تنظیم کننده ی ولتاژ FAN1112..... ۱۳۵
- شکل (۶۶-۲) مدار کاربردی مربوط به تنظیم کننده ی ولتاژ ثابت شده ی LD1117..... ۱۳۵
- شکل (۶۷-۲) کاربردی مربوط به تنظیم کننده ی ولتاژ ثابت شده ی LD1086D2T33..... ۱۳۶
- شکل (۶۸-۲) . پیاده سازی ارائه شده برای تولید ولتاژ های ۳,۳ ولت، ۱,۲ ولت و ۲,۵ ولت برای FPGA و DSP..... ۱۳۶
- شکل (۶۹-۲) مثالی از نک زدن مسیر ۱۴۲
- شکل (۷۰-۲) . نمونه ای از یک پاور روتینگ خوب (چپ) و یک پاور روتینگ بد (راست) ۱۴۳
- شکل (۷۱-۲) نمونه ای از روتینگ خوب (چپ) و روتینگ بد (راست) ۱۴۳
- شکل (۷۲-۲) Microcomputer Ground..... ۱۴۴
- شکل (۷۳-۲) Microcomputer Ground برای FPGA شکل سمت چپ لایه پایینی برد و شکل سمت راست لایه بالای برد را نشان می دهد ۱۴۵
- شکل (۷۴-۲) Microcomputer Ground برای DSP شکل سمت چپ لایه پایینی برد و شکل سمت راست لایه بالای برد را نشان می دهد ۱۴۵
- شکل (۷۵-۲) Board Zonin ۱۴۶
- شکل (۷۶-۲) بلوک دیاگرام کل برد جدید ارائه شده ۱۴۷
- شکل (۷۷-۲) شکل عملی PCB مربوط به برد ارائه شده سمت چپ لایه بالای و سمت راست لایه پایینی را نشان می دهد ۱۴۸
- شکل (۷۸-۲) سطح روین برد طراحی شده بعد از نصب قطعات ۱۴۹
- شکل (۷۹-۲) سطح پشت برد طراحی شده بعد از نصب قطعات ۱۳۶
- شکل (۱-۳) بلوک دیاگرام مربوط به SPI Master ۱۵۲

۱۵۲.....	شکل (۲-۳) XTAL یا Cloc _Div
۱۵۲.....	شکل (۳-۳) شکل موج های Cloc _Div
۱۵۳.....	شکل (۴-۳) ورودی و خروجی های قسمت Cloc _Lo ic
۱۵۳.....	شکل (۵-۳) شکل موج های قسمت Cloc _Lo ic
۱۵۴.....	شکل (۶-۳) ورودی و خروجی های قسمت Receive Shift Re ister (Rcv_Shift_Re ister)
۱۵۴.....	شکل (۷-۳) شکل موج های قسمت Receive Shift Re ister (Rcv_Shift_Re ister)
۱۵۵.....	شکل (۸-۳) ورودی و خروجی های Transmit Shift Re ister (Shift_Re ister)
۱۵۵.....	شکل (۹-۳) شکل موج قسمت Transmit Shift Re ister (Shift_Re ister) زمانی که load 0
۱۵۵.....	شکل (۱۰-۳) موج قسمت Transmit Shift Re ister (Shift_Re ister) زمانی که load 1
۱۵۶.....	شکل (۱۱-۳) ورودی و خروجی های قسمت Pin Control Lo ic
۱۵۶.....	شکل (۱۲-۳) شکل موج قسمت Pin Control Lo ic برای حالت dord 0
۱۵۶.....	شکل (۱۳-۳) شکل موج قسمت Pin Control Lo ic برای حالت dord 1
۱۵۷.....	شکل (۱۴-۳) بلوک دیاگرام SPI
۱۵۷.....	شکل (۱۵-۳) ورودی و خروجی SPI_Master
۱۵۷.....	شکل (۱۶-۳) شکل موج SPI_Master
۱۵۸.....	شکل (۱۷-۳) ورودی و خروجی SPI_Slave
۱۵۸.....	شکل (۱۸-۳) شکل موج SPI_Slave
۱۵۹.....	شکل (۱۹-۳) شماتیکی از معماری پیاده شده ی داخلی FPGA
۱۵۹.....	شکل (۲۰-۳) شکل موج مربوط به معماری داخلی FPGA

- شکل (۳-۲۱) شکل مربوط به ورودی X ۱۶۰
- شکل (۳-۲۲) شکل مربوط به ورودی Y ۱۶۰
- شکل (۳-۲۳) شکل مربوط به ورودی Z ۱۶۱
- شکل (۳-۲۴) شکل مربوط به ورودی a ۱۶۱
- شکل (۳-۲۵) شکل مربوط به ورودی a_y ۱۶۱
- شکل (۳-۲۶) شکل مربوط به ورودی a_z ۱۶۲
- شکل (۳-۲۷) شکل مربوط به ورودی ۱۶۲
- شکل (۳-۲۸) شکل مربوط به ورودی y ۱۶۳
- شکل (۳-۲۹) شکل مربوط به ورودی z ۱۶۳
- شکل (۳-۳۰) سیستم ناوبری بدون در نظر گرفتن سیستم GPS بترتیب 3 2 1 0 ۱۶۴
- شکل (۳-۳۱) نتایج شبیه سازی سیستم GPS/INS در مقایسه با سیستم تعیین موقعیت جهانی بترتیب ۷
 $V_y V_z$ ۱۶۴
- شکل (۳-۳۲) شکل های مربوط به تست برد ۱۶۵

فهرست جدول ها

۵۸	جدول (۱-۲) بعضی از پیکربندی های رایج واسط با پردازنده های C621 /C671
۷۶	جدول (۲-۲) تعریف Section حافظه
۸۱	جدول (۳-۲) فرمت جدول کپی
۸۴	جدول (۴-۲) انتخابهای He Utility Boot
۹۰	جدول (۵-۲) توصیف سیگنال های JTAG پردازنده های سری C6000
۹۱	جدول (۶-۲) جدول پیکربندی مودهای عملیاتی JTAG
۹۶	جدول (۷-۲) تنظیم پایه های حالت پیکربندی برای Spartan-3
۱۰۰	جدول (۸-۲) جدول صحت مربوط به ورودی های کنترل PROM
۱۰۹	جدول (۹-۲) توصیف پارامترهای ورودی کانال EDMA
۱۱۰	جدول (۱۰-۲) رویدادهای سنکرون کردن کانال EDMA
۱۲۷	جدول (۱۱-۲) جهت پایه ها پورت سریال SPI در حالت های مختلف
۱۲۸	جدول (۱۲-۲) رجیستر کنترل SPI
۱۲۸	جدول (۱۳-۲) بیت حالت های Master/Slave پورت SPI
۱۲۹	جدول (۱۴-۲) عملکرد پلاریته کلاک در SPI
۱۲۹	جدول (۱۵-۲) عملکرد فاز کلاک در SPI
۱۲۹	جدول (۱۶-۲) رجیستر وضعیت SPI
۱۳۰	جدول (۱۷-۲) ارتباط بین کلاک و فرکانس اوسیلاتور در SPI
۱۳۰	جدول (۱۸-۲) رجیستر داده در SPI

جدول (۲-۱۹) تعریف بیت های رجیستر FPGA ۱۳۳

جدول (۲-۲۰) توصیف بیت های رجیستر کاربر مربوط به FPGA ۱۳۳

مقدمه:

تاریخ مسیر یابی قدیمی برابر با تاریخ تمدن بشر است. از همان روزهایی که انسانها جهت تهیه غذا از محل زیستگاه خود خارج شدند نیاز بوسیله ای داشتند که مسیر را به آنها نشان دهد. بر عکس پرندگان و حیوانات که بصورت غریزی مسیر خود را پیدا می کنند انسانها دارای چنین غریزه ای نیستند و همیشه نیاز به وسیله و ابزاری دارند که مسیر را برایشان مشخص کند. در آغاز مسافرت با کشتی این مسافرت ها منحصر یا در امتداد رودخانه و یا موازی با ساحل دریا انجام می گرفت و از علائم مشخص جهت راهنمایی استفاده می کردند. با پیشرفت علم و تکنولوژی امروزه از سیستم های پیشرفته ماهواره استفاده می شود. امروزه تعیین موقعیت مکانی (تعیین سمت)، سرعت و جهت یابی یک شیء کاربردهای خیلی مهمی پیدا کرده است. سیستم موقعیت یاب جهانی¹ برای تعیین موقعیت و سرعت با دقت قابل قبولی مورد استفاده قرار می گیرد. با این وجود GPS دارای چندین محدودیت برای استفاده می باشد، که شامل line-of-sight، سرعت اندازه گیری های موقعیت و سرعت جسم، dilution-of-precision و مشکل چند مسیری (Multi path). این سیستم نیاز دارد که گیرنده line-of-sight مستقیمی با ماهواره ها داشته باشد، تا اینکه اندازه گیری دقیق و قابل قبولی را از خود نشان می دهد. کارکرد GPS براساس زمان فرستادن سیگنالها از ماهواره تا گیرنده می باشد. هر ماهواره زمان جاری را که در آن قرار دارد به همراه موقعیت (Ephemeris) در سیگنال ها قرار داده و می فرستد، تا اینکه با دانستن موقعیت ماهواره و زمان انتقال از ماهواره تا گیرنده، گیرنده می تواند فاصله ی خود را از ماهواره محاسبه کند. در واقع فرایند بدست آوردن این فاصله از ماهواره و تبدیل آن به موقعیت مکانی خودش بروی زمین multilateration نام دارد. دیگر محدودیت های GPS از Geometric Dilution-of-Precision (GDOP) ناشی می شود ایده اساسی پشت قضیه dilution موقعیت مکانی در واقع هندسه ی ماهواره می باشد که بر روی دقت نتایج GPS تاثیر می گذارد.

یک dilution بالا در دقت، نشان می دهد که هندسه ی دیدن ماهواره ها یک عدم دقت غیر قابل چشم پوشی در سیستم محاسبات می گذارد. یک مثال ساده از هندسه دیدن ماهواره و dilution بالا در دقت زمانی است که ، ماهواره دیده شده بصورت کلاستور شده در کنار هم قرار گرفته اند. این حالت می تواند به دلایل مختلفی اتفاق بیافتد. با این وجود، یکی از آنها در شهرهای با ساختمان های بلند اتفاق می افتد و باعث بلوکه شدن سیگنال فرستاده شده توسط ماهواره می شود. مشکل چند مسیره در سیستم GPS ارتباط مستقیمی با اثر

¹ Global Positioning System (GPS)

برگشت سیگنال های RF از بیشتر اشیاء دارد. این مشکل زمانی بخصوص مسئله ساز می شود که در محیط های شهری باشیم، جایی که سیگنال های ماهواره از ساختمان های یک شهر برگشت بخورد چندگانه یک سیگنال باعث شده که همان سیگنال به گیرنده در زمان متفاوت برسد که منجر به مسیرهای مختلف سیگنال می شود. این مشکل زمانی حل می شود که ماهواره در line-of-sight مستقیم با گیرنده قرار داشته باشد.

محدودیت های فوق الذکر منجر می شود، که نیاز به تامین یک روش تناوبی برای حل کردن مشکلات برای بعضی کاربردهای باشد. پیدا کنیم یکی از این روش ها که در سال های اخیر استفاده شده است. سیستم ناوبری اینرسی INS می باشد. INS شامل شتاب سنج ها،ژیروسکوپ ها، و الگوریتم های بر روی یک platform محاسبه گر می باشد. INS قوانین دوم نیوتن را با دانستن موقعیت اولیه جسم، برای انتشار دادن این پارامترها در طول زمان بکار می گیرد. پیشرفت های اخیر در زمینه Micro-Electro-Mechanical System (MEMS) برای ایجاد سنسورهای اینرسی کم هزینه و واحدهای اندازه گیری اینرسی¹ که سیستم INS با کمترین هزینه و پیچیدگی را ایجاد می کنند 1 .

ویژگی خاص INS که آن را مکمل GPS کرده، کارکرد مناسب آن در همه محیط هاست، ضعف عمده چنین سیستمی نیز رشد خطا با گذشت زمان و افزایش فواصل است، با این وجود، INS از دقت فوق العاده ای در صورت به کارگیری در زمان های کوتاه برخوردار است. و سرعت به روز رسانی اطلاعات در آن نسبت به GPS بیشتر می باشد. با لحاظ نقاط قوت و ضعف دو سیستم، می توان هر کدام را دارای ویژگی هایی دانست که بر طرف کننده ضعف دیگری است، ترکیب دو سیستم یا به عبارتی GPS/INS، ترکیب ایده الی می باشد. GPS می تواند در ترکیب با INS مانع رشد خطای آن شود، در عین حال INS می تواند ناپیوستگی های عملکرد در GPS را بپوشاند. فیلتر کالمن یک ابزار قوی برای ایجاد همکاری بین INS و GPS تامین می کند. فیلتر کالمن مزیت این را دارد که مشخصات هر دو سیستم را برای یک عملکرد بهتر مشترکاً بکار گیرد. این فیلتر با حداقل کردن میانگین جذر خطا یک تخمین بهینه از موقعیت، سرعت و غیره بدست می دهد. میزان پیچیدگی ترکیب GPS و INS بسته به چیزهای مورد نیاز و انتظاری که ما از میزان کار داریم تعیین می شود. در واقع مکانیسم و استراتژی ترکیب می تواند یا خیلی ساده باشد یا نسبتاً سخت باشد.

¹ Inertial Measurement Units (IMU)

حال برای پیاده سازی این سیستم مشکل کم کردن زمان در پردازش محاسبات ناوبری را داریم و همچنین فیلتر کالمن باید کار محاسبات خود را قبل از اینکه داده های بروز شده ی سنسور های IMU آماده باشد، به اتمام برساند. وجود این دو مورد بر روی Integration software، سرعت پروسسورها و معماری سیستم محدودیت هایی را اعمال می کند. بنابراین تا حد امکان این بلوک ها باید دارای سرعت و دقت بالا و توان مصرفی کم باشند، و هماهنگی مناسب بین آنها برقرار شود. بیشتر سیستم های ترکیبی GPS/INS موجود برای گرفتن داده های INS از واسط سریال و یک مبدل آنالوگ به دیجیتال که ورودی های آن مالتی پلکسر شده می باشد استفاده می کنند. در این مبدل ها همه ی اطلاعات موقعیت محاسبه می شوند ولی این امر بطور همزمان نیست بلکه با نمونه گیری از ورودی های صورت می گیرد. بیشتر پیاده سازی ها بر اساس computer embedded بردهای تجاری موجود و commercial off-the-shelf (COTS) به عنوان مثال PC104 CPU، Processor Power PC می باشند. ولی این سیستم ها ممکن است از لحاظ حجم سخت افزاری و توان مصرفی بهینه نباشند، این امر باعث ایجاد یک مشکل جدی برای استفاده ی آنها در کاربرد های فضایی می شود. سیستم های موجود نیاز به منابع تغذیه در سطوح مختلف دارند. که معمولا از دو یا چند منبع تغذیه استفاده می کنند. که در افزایش وزن و حجم آنها تاثیر زیادی دارد. در بیشتر مقالات پردازش سیگنال های GPS و IMU بصورت Offline انجام می شود. این سیگنال ها بشکل بلادرنگ جمع آوری می شوند. و پردازش محاسبات INS و فیلتر کالمن بصورت Offline صورت می پذیرد. دقت سیستم های بلادرنگ GPS/INS فقط به نتیجه ی منطقی محاسبات بستگی ندارد. بلکه دوره ی زمانی که نتایج بدست می آیند نیز مهم می باشد.

فصل یک

بررسی منابع

- ۱- در این مقاله، بمنظور ایجاد سیستمی با دقت بالا و به صورت بلادرنگ برای مشاهده ی زمین با رزولشن بالا یک سیستم مجتمع ناوبری بر روی FPGA و DSP طراحی شده است. در این طراحی FPGA به طور مستقل کار سنکرون کردن داده ی GPS و سیگنال پالس چندکاناله IMU را انجام می دهد؛ ارتباط دو طرفه بین DSP و FPGA از طریق EMIF براساس وقفه انجام می گیرد؛ الگوریتم های ناوبری بر روی DSP پیاده شده اند و نتایج از طریق پورت سریال FPGA خارج می شوند. این طراحی، حجم، وزن و توان مصرفی برای محاسبات ناوبری را کاهش داده است. نتایج نشان می دهد که کار آنها دقت قابل اطمینانی بالا و عملکرد بلادرنگ خوبی دارد 2 .
- ۲- در این مقاله، یک سیستم PC104 به کمک یک میکروکنترلر یک سیستم مجتمع چند سنسور پیاده شده است. سنکرون کردن زمانی¹ در هر دو حالت آنالوگی و دیجیتالی برای افزایش دقت و انعطاف طراحی شده است. و این سنکرون کردن زمانی برای سیستم مجتمع آنها که بر اساس سنسورهای نوع MEMS می باشد. دارای دقت راضی کننده ای بوده است. با این وجود هنگامی که دقت بالاتری نیاز باشد. باید سنکرون کردن زمانی در حوزه آنالوگ هم مورد استفاده قرار گیرد. سیستم سخت افزاری آنها شامل ماژول پردازنده ی PC104 یک ماژول آنالوگ به دیجیتال (ADC(DM6430 from RTD) و یک ماژول با پورت سریال میکروکنترلی می باشد. و همچنین دارای یک Dual-Port RAM به نام IDT7130 و یک CPLD برای کنترل و فعال کردن باس داده، انکد کردن خطوط آدرس میکروکنترلر و فعال کردن قابلیت خواندن و نوشتن به پورت های I/O و رجیسترهای باس PC104 می باشد 3 .
- ۳- در این طراحی، آنها سیستم مجتمع GPS/INS خود را با تکنیک دسترسی مستقیم به حافظه کنترل شده با میکروپروگرامینگ Micro-Pro rammin Controlled Direct Memory Access (MCDMA) و حالت Decoupled و تخمین بایاس نیز به آن اعمال شده است. در این کار دو مجموعه GPS بکار رفته با محاسبات زاویه Azimuth در طول Alignment اینرسی سیستم انجام گیرد. این سیستم مجتمع دارای مزایای هر دو سیستم Tight و Loose می باشد. برای محاسبات کم، حالت Decoupled و بایاس Estimation به سیستم اعمال شده است. و سیستم بر مبنای یک کامپیوتر جاسازی شده ی PC104 طراحی شده است 4 .

¹ Time Synchronization

۴- در این مقاله، برای کاهش دادن پیچیدگی های سیستم مجتمع ناوبری GPS/INS براساس پردازنده DSP، آنها همه ی مدارهای جانبی را در یک چیپ تنها مانند FPGA پیاده کرده اند. این مدارات شامل، ماژول کنترل منطقی مبدل داده ی سریال / موازی و FIFO و غیره می باشد. علاوه بر این بافر های ذخیره سازی داده Pin -Pon در حافظه داخلی تخصیص داده شده اند تا کنترلر EDMA، DSP بتواند بدون دخالت CPU به انتقال داده بین FIFO ها و بافرهای Pin -Pon بپردازد بدین طریق، بدون عملکرد بلادرنگ و قابلیت سیستم بصورت موثری بالا افزایش می یابد. و CPU می تواند به پردازش الگوریتم های ناوبری و فیلتر کالمن بپردازد 5 .

۵- در این مقاله، برای افزایش کارایی سیستم آنها از ترکیب پردازنده های DSP و FPGA استفاده کرده اند. سیستم IFOG، Stropdown Inertial Navigation System (SINS) را بر اسلس پردازنده ی ممیز شناور DSP، TMS320C6713 با FPGA، EP1K100 ترکیب کرده اند. این سیستم دارای عملکرد خوبی بصورت بلادرنگ می باشد و دقت بالایی دارد. در این سیستم آنها بخش دریافت داده از سنسور ها را که بر مبنای مبدل های آنالوگ به دیجیتال می باشد، واحد کنترل منطقی زمانی، واسط بین سیستم خروجی کامپیوتری کاملاً بر روی FPGA پیاده شده است 6 .

۶- در این پایان نامه، سیستم ناوبری را بر اساس یک سیستم سخت افزاری مبتنی بر FPGA و یک پردازنده Power PC طراحی و پیاده سازی کرده اند. سیستم آنها شامل IMU، واحد GPS، Compass و انحراف سنج می باشد. در آن الگوریتم های INS، سرعت، موقعیت و جهت ها را محاسبه کرده و با یک سیستم ترکیبی بر اساس Loosely به همراه فیلتر کالمن خطاهای موقعیت، سرعت و جهت ها را تخمین می زند. نتایج شبیه سازی نشان داده که خروجی فیلتر کالمن برای کمک به پیکربندی INS استفاده شده و خطای موقعیت به کمتر از ۲ متر رسیده است 1 .

۷- در این مقاله، از پیکربندی Loosely Coupled برای ترکیب کردن GPS و INS استفاده می کند. و هدف عمده در این مقاله رسیدن به یک سیستم بلادرنگ بوده بنابراین در آن بخش حل معادلات ناوبری و فیلتر کالمن توسط یک DSP(TMS320VC33) پیاده سازی شده است. در این طراحی از FPGA برای ارتباط بین GPS و DSP استفاده کرده اند. و به منظور کم کردن حجم سخت افزار و افزایش سرعت کل طرح، مدار واسطی(UART) که داده های آمده از GPS را می گیرد و در یک حافظه Dualport Ram (DPRAM) ذخیره می کند. بر روی یک FPGA پیاده شده است 7 .