

فهرست مطالب

VI.....	فهرست شکل ها
XIII.....	فهرست جدول ها
۱	مقدمه
۴.....	۱ فصل یک: بررسی منابع
۷.....	۱ + مقدمه ای بر سیستم موقعیت یاب جهانی GPS
۱۱.....	۱ ۱ ۱ انواع گیرنده های GPS
۱۲.....	۱ ۱ ۲ کاربردهای سیستم GPS
۱۳.....	۱ ۲ مقدمه ای بر سیستم ناوبری اینرسی INS
۱۳.....	۱ ۲ ۱ دستگاه های مختصات در ناوبری
۱۴.....	۱ ۲ ۲ ۱ تقسیم بندی دستگاه های مختصات ناوبری
۱۶.....	۱ ۲ ۲ ناوبری کم هزینه
۱۷.....	۱ ۲ ۳ منابع خطای در سیستم ناوبری
۱۸.....	۱ ۲ ۳ ۱ مدل خطای ژیروسکوپ
۱۹.....	۱ ۴ ۱ تعیین ناوبری با زوایای اویلر
۲۳.....	۱ ۴ ۲ ۱ تعیین زاویه θ (زاویه سمت از شمال)
۲۴.....	۱ ۳ سیستم مجتمع GPS/INS
۲۵.....	۱ ۳ ۱ انواع معماری ها و شماتیک های مربوط به سیستم مجتمع GPS/INS
۲۵.....	۱ ۳ ۱ ۱ حالت Uncoupled
۲۶.....	۱ ۳ ۱ ۲ حالت Loosely Coupled
۲۸.....	۱ ۳ ۱ ۳ حالت Highly Coupled
۲۸.....	۱ ۴ طراحی کالمن فیلتر

۴۰	فصل دوم: مبانی و روش ها	۲
۴۱	۴۲ مروری بر سخت افزار طراحی شده	۴۲
۴۲	۴۲ طراحی سخت افزار مربوط به قسمت پردازنده‌ی DSP	۴۲
۴۳	۴۲ مشخصات عمومی پردازشگرهای DSP	۴۲
۴۴	۴۲ واحد MAC	۴۲
۴۵	۴۲ دسترسی موثر به حافظه	۴۲
۴۶	۴۲ واحدهای اجرایی مستقل از هم	۴۲
۴۷	۴۲ نمایش داده و دقت نمایش	۴۲
۴۸	۴۲ حلقه‌های بدون بالا سری	۴۲
۴۹	۴۲ اجزا جانبی	۴۲
۵۰	۴۲ دستورالعمل‌های خاص	۴۲
۵۱	۴۲ بهبود کارایی پردازنده‌های DSP معمولی	۴۲
۵۲	۴۲ ساختار SIMD	۴۲
۵۳	۴۲ پردازنده‌های شرکت TI	۴۲
۵۴	۴۲ پردازنده‌های سری C6	۴۲
۵۵	۴۲ مشخصات کلی پردازنده‌های سری C6	۴۲
۵۶	۴۲ معماری پردازنده‌های C6	۴۲
۵۷	۴۲ واحد‌های کاری	۴۲
۵۸	۴۲ مسیر متقطع در ستون‌های رجیسترها	۴۲
۵۹	۴۲ مسیرهای بارگذاری و ذخیره کردن در حافظه	۴۲
۶۰	۴۲ مسیرهای آدرس داده	۴۲
۶۱	۴۲ ساختار حافظه در پردازنده‌های سری C6	۴۲
۶۲	۱۴۲ پردازنده‌های سری C620 و C670	۱۴۲
۶۳	۱۴۲ پردازنده‌های سری C621 C671 C64	۱۴۲
۶۴	۱۴۲ اجزای جانبی پردازنده‌های سری TMS320C6000	۱۴۲
۶۵	۱۴۲ پیکربندی سخت افزاری ارائه شده برای DSP	۱۴۲
۶۶	۱۴۲ پیکربندی سخت افزار بین DSP و حافظه فلاش	۱۴۲

۵۸	۱۷ ۴ ۲	پیکربندی سخت افزار بین DSP و حافظه SDRAM
۶۰	۱۸ ۴ ۲	پیکربندی سخت افزار بین DSP و حافظه FPGA
۶۲	۴ ۲	نرم افزار و سخت افزار مربوط به راه اندازی پردازنده‌ی DSP
۶۳	۱ ۴ ۲	انواع فرایند‌های بوت
۶۳	۴ ۱ ۴ ۲	فرایند بدون بوت
۶۳	۴ ۱ ۴ ۲	فرایند بوت از طریق حافظه خارجی ROM
۶۴	۴ ۱ ۴ ۲	فرایند بوت از طریق HOST
۶۵	۴ ۳ ۲	استفاده از روش بوت بر مبنای ROM برای راه اندازی DSP روی برد
۶۶	۱ ۲ ۴ ۲	واسط بین ROM و EMIF
۶۶	۴ ۲ ۴ ۲	C621 /C671 EMIF
۶۸	۴ ۲ ۴ ۲	جدول وقه (جدول سرویس وقه)
۶۷	۴ ۳ ۲	استفاده از بارگیرنده‌ی بوت ثانویه در روش مبتنی بر ROM
۷۰	۱ ۳ ۴ ۲	ملاحظات در نظر گرفته شده برای بارگیرنده بوت ثانویه
۷۲	۴ ۳ ۴ ۲	تهییه کردن قسمت COFF
۷۲	۴ ۳ ۴ ۲	buildin and lin in the application
۷۴	۴ ۳ ۴ ۲	نوشتن کد بوت ثانویه
۷۴	۵ ۳ ۴ ۲	ریخت برنامه‌های کاربردی بر روی حافظه فلش
۷۵	۴ ۳ ۴ ۲	bootloadin a DSP/BIOS Application
۷۵	۱ ۴ ۴ ۲	پیکربندی حافظه DSP/BIOS برای بوت از طریق ROM
۷۵	۱ ۴ ۴ ۲	تعريف قسمت‌های حافظه
۷۶	۱ ۴ ۴ ۲	قرار دادن section حافظه (COFF)
۷۷	۲ ۴ ۴ ۲	کردن برنامه‌های کاربردی build
۷۷	۱ ۲ ۴ ۴ ۲	Build option
۷۸	۲ ۴ ۴ ۲	فایل لینکر command
۷۸	۳ ۴ ۴ ۲	نوشتن کد بارگیرنده‌ی بوت ثانویه برای کاربرد‌های DSP/BIOS
۸۱	۱ ۴ ۴ ۲	مربوط به جدول کپی Section

۸۱.....	۲	۴ ۴ ۴ ۴ ۴ ساختن جدول کپی بازبینی فایل section map
۸۲.....	۲	۴ ۴ ۴ ۴ ۳ ساختن جدول کپی باستفاده از He conversion utility
۸۲.....	۲	۴ ۴ ۴ ۴ برنامه ریزی حافظه فلش در کاربردهای DSP/BIOS
۸۳.....	۲	۴ ۴ ۴ ۴ ۴ He conversion utility
۸۳.....	۲	۴ ۴ ۴ ۴ Flash Burn Utility
۸۵.....	۲	۴ ۴ ۴ ۵ خلاصه بوت از طیق حافظه فلش
۸۶.....	۲	۴ ۴ ۴ ۶ جدول های کپی لینکر
۸۷.....	۲	۴ ۴ ۴ ۷ بارگذاری بوت برای کاربردهای Non-BIOS
۹۰.....	۲	۴ ۴ ۴ ۸ طراحی برد برای استفاده از JTAG پردازنده‌ی DSP
۹۴.....	۲	۴ ۴ ۴ ۹ طراحی سخت افزار مربوط به قسمت پردازنده‌ی FPGA
۹۶.....	۲	۴ ۴ ۴ ۱۰ پیکربندی FPGA و حافظه‌ی XCF02S
۹۷.....	۲	۴ ۴ ۴ ۱۱ انواع حالت‌های پیکربندی FPGA
۹۸.....	۲	۴ ۴ ۴ ۱۲ حالت Slave Serial
۹۸.....	۲	۴ ۴ ۴ ۱۳ حالت Master Serial
۹۹.....	۲	۴ ۴ ۴ ۱۴ حالت JTAG
۱۰۱.....	۲	۴ ۴ ۴ ۱۵ پیکربندی سخت افزار مربوط به FPGA ، پورت‌های سریال و کانکتورهای RS-232
۱۰۱.....	۲	۴ ۴ ۴ ۱۶ پیکربندی سخت افزار مربوط به FPGA ، پورت‌های سریال RS-422
۱۰۲.....	۲	۴ ۴ ۴ ۱۷ پیکربندی سخت افزار مربوط به FPGA ، پورت‌های سریال RS-485
۱۰۳.....	۲	۴ ۴ ۴ ۱۸ پیکربندی سخت افزار مربوط به FPGA ، کانکتورهای LED
۱۰۴.....	۲	۴ ۴ ۴ ۱۹ پیکربندی سخت افزار مربوط به FPGA ، دکمه‌ی ریست DSP، دیپ سوئیچ و LED ها
۱۰۴.....	۲	۴ ۴ ۴ ۲۰ طراحی سخت افزاری و نرم افزاری ارتباط بین پردازنده‌های DSP و FPGA برای انتقال داد
۱۰۴.....	۲	۴ ۴ ۴ ۲۱ طراحی و نوشتن کد‌های VHDL مربوط به FPGA برای قسمت دریافت داده از سنسور‌ها بهمراه کد lo ic
۱۲۵.....	۲	۴ ۴ ۴ ۲۲ مربوط به برد
۱۲۶.....	۲	۴ ۴ ۴ ۲۳ طراحی و پیاده‌سازی پروتکل سریال SPI بر روی FPGA
۱۲۶.....	۲	۴ ۴ ۴ ۲۴ طراحی و پیاده‌سازی پروتکل UART بر روی FPGA و پیکربندی سخت افزاری آن
۱۲۷.....	۲	۴ ۴ ۴ ۲۵ طراحی و پیاده‌سازی کل برد بر روی FPGA
۱۲۷.....	۲	۴ ۴ ۴ ۲۶ منبع تغذیه مربوط به به برد جدید ارائه شده

۱۳۶	طراحی و تکنیک های بکار برده شده برای طراحی قسمت PCB برد ارائه شده	۸ ۲
۱۳۷	ایجاد زمین خوب	۴ ۸ ۲
۱۳۸	بای پس خوب	۴ ۴ ۲
۱۳۹	تکنیک های طراحی فرکانس بالا	۴ ۸ ۲
۱۴۰	+ بعضی از قوانین سرانگشتی برای طرح های فرکانس بالا	۴ ۸ ۲
۱۴۰	بار گذاری دو سویه قطعات (Double Sided Loadin)	۵ ۸ ۲
۱۴۰	ماسک لحیم (Solder Mask)	۶ ۸ ۲
۱۴۱	مسیر ها (Traces)	۷ ۸ ۲
۱۴۲	فاصله گذاری (Clearances)	۸ ۸ ۲
۱۴۲	روتینگ (مسیر یابی) اصلی (Basic Routine)	۹ ۸ ۲
۱۴۳	+ تکنیک های ویژه‌ی بکار برده شده در طراحی مناسب PCB برد ارائه شده	۱۰ ۸ ۲
۱۴۴	Microcomputer Grounds	۱۰ ۸ ۲
۱۴۵	Board Zoning	۱۰ ۸ ۲
۱۵۰	فصل سوم؛ نتایج و بحث	۳
۱۵۱	+ اجزای استفاده شده در پروتکل سریال SPI و نتایج کد VHDL نوشته شده	۴ ۳
۱۵۸	شکل و شکل موج های معماری داخلی FPGA برای یک کانال داریافت داده	۴ ۳
۱۶۰	نتایج آزمایش و تست الگوریتم ها	۴ ۳
۱۶۶	نتیجه گیری و پیشنهاد	۴ ۳
۱۶۸	منابع	
۱۷۱	پیوست ها	

۱۷۲	پیوست الف کد های VHDL مربوط به قسمت FPGA	
۱۹۱	پیوست ب کد مطلب مربوط به الگوریتم های ناوبری GPS/INS	
۱۹۵	پیوست ج شماتیک و مدار چاپی اجزای برد ارائه شده	

فهرست شکل ها

شکل(۱-۱) دستگاه های مختصات مرتبط با سیستم ناوبری اینرسی	۱۴
شکل(۲-۱) دستگاه مختصات اینرسی	۱۵
شکل(۱-۲) دستگاه مختصات خودرو	۱۶
شکل(۱-۳) پروسه گوس - مارکوف مرتبه اول	۱۹
شکل(۱-۴) مؤلفه های شتاب گرانش زمین	۲۱
شکل(۱-۵) مؤلفه های میدان مغناطیسی زمین	۲۴
شکل(۱-۶) حالت مجتمع Uncoupled	۲۶
شکل(۱-۷) حالت مجتمع Loosely Coupled	۲۷
شکل(۱-۸) حالت مجتمع Highly Coupled	۲۸
شکل(۱-۹) ساختار معماری Harvard	۴۴
شکل(۲-۱) سیستم پردازش سیگنال های دیجیتال	۴۵
شکل(۲-۲) بلوک های اصلی پردازنده بهبود یافته	۴۹
شکل(۲-۳) مقایسه سرعت پردازنده های سری C6	۵۰
شکل(۲-۴) بلوک دیاگرام پردازنده های C6000	۵۲
شکل(۲-۵) ارتباط نهایی بین حافظه های فلش و DSP در برد ارائه شده	۵۷
شکل(۲-۶) پیکربندی بین حافظه فلش و DSP	۵۸
شکل(۲-۷) بلوک دیاگرام نهایی بین SDRAM و DSP	۵۹
شکل(۲-۸) پیکربندی بین حافظه SDRAM و DSP	۶۰
شکل(۲-۹) بلوک دیاگرام کلی از ارتباط DSP و FPGA	۶۱
شکل(۲-۱۰) بلوک دیاگرام کلی از ارتباط DSP و FPGA	۶۱

..... ۶۱ شکل(۱۱-۲) پیکربندی بین FPGA و DSP در پروتول ...
..... ۶۲ شکل(۱۲-۲) پیکربندی خطوط وقفه خارجی و تایمر۱ که شامل INT4 INT5 INT6 INT7 IMN
..... ۶۲ شکل(۱۳-۲) مدار مربوط به اسیلاتور SMT EMI-Filter 50 Mhz و FPGA و DSP بین Timer1
..... ۶۵ شکل(۱۴-۲) فرایند بوت از طریق ROM برای TMS320C6000
..... ۶۷ شکل(۱۵-۲) 16-Bit ROM Little-Endian Pac in for 32-Bit EMIF
..... ۶۷ شکل(۱۶-۲) 8-Bit ROM Little-Endian Pac in for 32-Bit EMIF
..... ۶۸ شکل(۱۷-۲) 16-Bit ROM Bi -Endian Pac in for 32-Bit EMIF
..... ۶۸ شکل(۱۸-۲) 8-Bit ROM Bi -Endian Pac in for 32-Bit EMIF
..... ۷۰ شکل(۱۹-۲) مثالی از یک جدول سرویس وقفه
..... ۷۲ شکل(۲۰-۲) مراحل را اندازی کد که از بارگذاری ثانیه استفاده می کند.
..... ۷۷... شکل(۲۱-۲) مشخص کردن آدرس های اجرا/بارگذاری با استفاده از واسط گرافیکی DSP/BIOS GCONF
..... ۸۱ شکل(۲۲-۲) کد بوت
..... ۸۳ شکل(۲۳-۲) مراحل لازم برای پروگرم کردن حافظه فلش
..... ۸۴ شکل(۲۴-۲) فایل He command
..... ۸۵ شکل(۲۵-۲) نوشتن فایل He Command با استفاده از –boot option
..... ۸۸ شکل(۲۶-۲) تعریف قسمت بندی حافظه برای کاربردهای Non-BIOS
..... ۸۹ شکل(۲۷-۲) تعیین کردن section های حافظه Non-BIOS
..... ۹۱ شکل(۲۸-۲) مدار داخلی برای انتخاب مود عملیاتی JTAG

شکل(۲۹-۲) طرح مدار مربوط به JTAG boundary scan و emulation	سی جی TAG
..... ۹۲	C621 /C671 and C64
شکل(۳۰-۲) مدار مربوط به پیکربندی کانکتور JTAG آی سی DSP ۹۳
شکل(۳۱-۲) پیکربندی دیپ سوئیچ انتخاب روش بوت ۹۴
شکل(۳۲-۲) ارتباط PROM و FPGA باضافه سیگنال های کنترل ۹۵
شکل(۳۳-۲) پیکربندی پایه های M0 M1 M2 در برد ارائه شده ۹۶
شکل(۳۴-۲) پیکربندی بکار رفته برای کانکتر JTAG در برد ارائه شده ۹۷
شکل(۳۵-۲) دیاگرام پیکربندی برای حالت های Master Serial و Slave Serial ۹۸
شکل(۳۶-۲) شماتیک مدار ارتباطی طراحی شده برای PROM و FPGA ۹۹
شکل(۳۷-۲) شماتیک پورت های سریال J1 و J2 قرار داده شده در برد ارائه شده ۱۰۲
شکل(۳۸-۲) شماتیک پورت های سریال J3 و P7 قرار داده شده در برد ارائه شده ۱۰۲
شکل(۳۹-۲) هدر P3 و بانک FPGA متصل به آن در برد ارائه شده ۱۰۳
شکل(۴۰-۲) هدر P2 و بانک FPGA متصل به آن در برد ارائه شده ۱۰۳
شکل(۴۱-۲) دکمه ریست DSP و LED های D2 تا D6 و دیپ سوئیچ مربوط به برد ارائه شده ۱۰۴
شکل(۴۲-۲) کنترلر کانال PaRAM ۱۰۸
شکل(۴۳-۲) پارامترهای ورودی کانال EDMA ۱۰۸
شکل(۴۴-۲) رجیستر انتخاب پارامترهای EDMA ۱۰۹
شکل(۴۵-۲) فریم داده در انتقال یک بعدی ۱۱۱
شکل(۴۶-۲) روتین سرویس وقفه EDMA سری C621 /C671 ۱۱۶

شکل(۴۷-۲) داده های ورودی برای سرویس McBSP ۱۱۷
شکل(۴۸-۲) پارامتر های رجیستر EDMA برای سرویس دادن به داده های ورودی به McBSP ۱۱۷
شکل(۴۹-۲) وسایل جانبی که بصورت پشت سر هم عمل می کنند ۱۱۸
شکل(۵۰-۲) پارامترهای رجیستر EDMA برای سرویس دادن به وسایل جانبی که بصورت پشت سر هم عمل می کنند ۱۱۹
شکل(۵۱-۲) شکل معماري ارائه شده برای انتقال داده بين DSP و FPGA ۱۲۰
شکل(۵۲-۲) پارامترهای ورودی برای کانال ۵ ۱۲۱
شکل(۵۳-۲) پارامترهای ورودی برای کانال ۸ ۱۲۱
شکل(۵۴-۲) پارامترهای ورودی برای کانال ۶ ۱۲۲
شکل(۵۵-۲) پارامترهای ورودی برای کانال ۵ بافر PONG ۱۲۲
شکل(۵۶-۲) پارامترهای ورودی برای کانال ۸ بافر PONG ۱۲۲
شکل(۵۷-۲) پارامترهای ورودی برای کانال ۶ بافر PONG ۱۲۲
شکل(۵۸-۲) معماري داخلی FPGA و پيکربندی ارائه شده برای آن ۱۲۴
شکل(۵۹-۲) معماري داخلی ارائه شده FPGA برای یک کانال فرضی ۱۲۵
شکل(۶۰-۲) بلوک دیاگرام واسط سریال SPI ۱۲۷
شکل(۶۱-۲) پروتکل انتقال یک بایت در RS-232 بدون بیت توازن ۱۳۱
شکل(۶۲-۲) ASM چارت فرستنده UART ۱۳۱
شکل(۶۳-۲) ASM چارت گیرنده UART ۱۳۲
شکل(۶۴-۲) تصاویری از آزمایش عملی برنامه های مربوط به FPGA ۱۳۴

- شکل(۶۵-۲) مدار کاربردی مربوط به تنظیم کننده‌ی ولتاژ FAN1112 ۱۳۵
- شکل(۶۶-۲) مدار کاربردی مربوط به تنظیم کننده‌ی ولتاژ ثابت شده‌ی LD1117 ۱۳۵
- شکل(۶۷-۲) کاربردی مربوط به تنظیم کننده‌ی ولتاژ ثابت شده‌ی LD1086D2T33 ۱۳۶
- شکل(۶۸-۲) . پیاده سازی ارائه شده برای تولید ولتاژ های ۳,۳ ولت، ۱,۲ ولت و ۰,۵ ولت برای FPGA و DSP ۱۳۶
- شکل(۶۹-۲) مثالی از نک زدن مسیر ۱۴۲
- شکل(۷۰-۲) . نمونه‌ای از یک پاور روتینگ خوب(چپ) و یک پاور روتینگ بد(راست) ۱۴۳
- شکل(۷۱-۲) نمونه‌ای از روتینگ خوب (چپ) و روتینگ بد (راست) ۱۴۳
- شکل(۷۲-۲) Microcomputer Ground ۱۴۴
- شکل(۷۳-۲) Microcomputer Ground برای FPGA شکل سمت چپ لایه پایینی برد و شکل سمت راست لایه بالای برد را نشان می دهد ۱۴۵
- شکل(۷۴-۲) Microcomputer Ground برای DSP شکل سمت چپ لایه پایینی برد و شکل سمت راست لایه بالای برد را نشان می دهد ۱۴۵
- شکل(۷۵-۲) Board Zonin ۱۴۶
- شکل(۷۶-۲) بلوک دیاگرام کل برد جدید ارائه شده ۱۴۷
- شکل(۷۷-۲) شکل عملی PCB مربوط به برد ارائه شده سمت چپ لایه بالای و سمت راست لایه پایینی را نشان می دهد ۱۴۸
- شکل(۷۸-۲) سطح رویین برد طراحی شده بعد از نصب قطعات ۱۴۹
- شکل(۷۹-۲) سطح پشت برد طراحی شده بعد از نصب قطعات ۱۳۶
- شکل(۱-۳) بلوک دیاگرام مربوط به SPI Master ۱۵۲

- ۱۵۲ شکل(۲-۳) Cloc _Div یا XTAL
- ۱۵۲ شکل(۳-۳) شکل موج های Cloc _Div
- ۱۵۳ شکل(۴-۳) ورودی و خروجی های قسمت Cloc _Lo ic
- ۱۵۳ شکل(۵-۳) شکل موج های قسمت Cloc _Lo ic
- ۱۵۴ شکل(۶-۳) ورودی و خروجی های قسمت Receive Shift Register (Rcv_Shift_Register)
- ۱۵۴ شکل(۷-۳) شکل موج های قسمت Receive Shift Register (Rcv_Shift_Register)
- ۱۵۵ شکل(۸-۳) ورودی و خروجی های Transmit Shift Register (Shift_Register)
- ۱۵۵ شکل(۹-۳) شکل موج قسمت Transmit Shift Register (Shift_Register) زمانی که ۰ load
- ۱۵۵ شکل(۱۰-۳) موج قسمت Transmit Shift Register (Shift_Register) زمانی که ۱ load
- ۱۵۶ شکل(۱۱-۳) ورودی و خروجی های قسمت Pin Control Lo ic
- ۱۵۶ شکل(۱۲-۳) شکل موج قسمت Pin Control Lo ic برای حالت ۰ dord
- ۱۵۶ شکل(۱۳-۳) شکل موج قسمت Pin Control Lo ic برای حالت ۱ dord
- ۱۵۷ شکل(۱۴-۳) بلوک دیاگرام SPI
- ۱۵۷ شکل(۱۵-۳) ورودی و خروجی SPI_Master
- ۱۵۷ شکل(۱۶-۳) شکل موج SPI_Master
- ۱۵۸ شکل(۱۷-۳) ورودی و خروجی SPI_Slave
- ۱۵۸ شکل(۱۸-۳) شکل موج SPI_Slave
- ۱۵۹ شکل(۱۹-۳) ۱۹. شماتیکی از معماری پیاده شده‌ی داخلی FPGA
- ۱۵۹ شکل(۲۰-۳) شکل موج مربوط به معماری داخلی FPGA

۱۶۰ شکل مربوط به ورودی X
۱۶۰ شکل مربوط به ورودی Y
۱۶۱ شکل مربوط به ورودی Z
۱۶۱ شکل مربوط به ورودی a
۱۶۱ شکل مربوط به ورودی a_y
۱۶۲ شکل مربوط به ورودی a_z
۱۶۲ شکل مربوط به ورودی
۱۶۳ شکل مربوط به ورودی y
۱۶۳ شکل مربوط به ورودی z
۱۶۴ شکل (۳۰-۳) سیستم ناوبری بدون در نظر گرفتن سیستم GPS بترتیب ۰ ۱ ۲ ۳
۱۶۴ شکل (۳۱-۳) نتایج شبیه سازی سیستم GPS/INS در مقایسه با سیستم تعیین موقعیت جهانی بترتیب V_y V_z
۱۶۵ شکل های مربوط به تست برد

فهرست جدول ها

جدول(۲-۱) بعضی از پیکربندی های رایج واسط با پردازنده های C621 /C671	۵۸
جدول(۲-۲) تعریف Section حافظه	۷۶
جدول(۲-۳) فرمت جدول کپی	۸۱
جدول(۲-۴) انتخابهای He Utility Boot	۸۴
جدول(۲-۵) توصیف سیگنال های JTAG پردازنده های سری C6000	۹۰
جدول(۲-۶) جدول پیکربندی مودهای عملیاتی JTAG	۹۱
جدول(۲-۷) تنظیم پایه های حالت پیکربندی برای Spartan-3	۹۶
جدول(۲-۸) جدول صحت مربوط به ورودی های کنترل PROM	۱۰۰
جدول(۲-۹) توصیف پارامترهای ورودی کانال EDMA	۱۰۹
جدول(۲-۱۰) رویدادهای سنتکرون کردن کانال EDMA	۱۱۰
جدول(۲-۱۱) جهت پایه ها پورت سریال SPI در حالت های مختلف	۱۲۷
جدول(۲-۱۲) رجیستر کنترل SPI	۱۲۸
جدول(۲-۱۳) بیت حالت های SPI Master/Slave پورت	۱۲۸
جدول(۲-۱۴) عملکرد پلاریته کلاک در SPI	۱۲۹
جدول(۲-۱۵) عملکرد فاز کلاک در SPI	۱۲۹
جدول(۲-۱۶) رجیستر وضعیت SPI	۱۲۹
جدول(۲-۱۷) ارتباط بین کلاک و فرکانس اوسیلاتور در SPI	۱۳۰
جدول(۲-۱۸) رجیستر داده در SPI	۱۳۰

۱۳۳.....	جدول(۲-۱۹) تعریف بیت های رجیستر FPGA
۱۳۳.....	جدول(۲-۲۰) توصیف بیت های رجیستر کاربر مربوط به FPGA

مقدمه:

تاریخ مسیر یابی قدیمی برابر با تاریخ تمدن بشر است. از همان روزهایی که انساتها جهت تهیه غذا از محل زیستگاه خود خارج شدند نیاز بوسیله ای داشتند که مسیر را به آنها نشان دهد. بر عکس پرندگان و حیوانات که بصورت غریزی مسیر خود را پیدا می کنند انسانها دارای چنین غریزه ای نیستند و همیشه نیاز به وسیله و ابزاری دارند که مسیر را برایشان مشخص کند. در آغاز مسافرت با کشتی این مسافت‌ها منحصرایا در امتداد رودخانه و یا موازی با ساحل دریا انجام می گرفت و از عالم مشخص جهت راهنمایی استفاده می کردند. با پیشرفت علم و تکنولوژی امروزه از سیستم‌های پیشرفته ماهواره استفاده می شود. امروزه تعیین موقعیت مکانی (تعیین سمت)، سرعت و جهت یابی یک شیء کاربردهای خیلی مهمی پیدا کرده است. سیستم موقعیت یاب جهانی^۱ برای تعیین موقعیت و سرعت با دقت قابل قبولی مورد استفاده قرار می گیرد. با این وجود GPS دارای چندین محدودیت برای استفاده می باشد، که شامل ht line-of-si، سرعت اندازه گیری‌های موقعیت و سرعت جسم، dilution-of-precision و مشکل چند مسیری (Multi path) می باشد. این سیستم نیاز دارد که گیرنده ht line-of-si مستقیمی با ماهواره‌ها داشته باشد، تا اینکه اندازه گیری دقیق و قابل قبولی را از خود نشان می دهد. کارکرد GPS براساس زمان فرستادن سیگنال‌ها از ماهواره تا گیرنده می باشد. هر ماهواره زمان جاری را که در آن قرار دارد به همراه موقعیت (Ephemeris) در سیگنال‌ها قرار داده و می فرستد، تا اینکه با دانستن موقعیت ماهواره و زمان انتقال از ماهواره تا گیرنده، گیرنده می تواند فاصله‌ی خود را از ماهواره محاسبه کند. در واقع فرایند بدست آوردن این فاصله از ماهواره و تبدیل آن به موقعیت مکانی خودش بروی زمین multilateration GPS نام دارد. دیگر محدودیت های dilution ناشی می شود ایده اساسی پشت قضیه Geometric Dilution-of-Precision (GDOP) موقعیت مکانی در واقع هندسه‌ی ماهواره می باشد که بر روی دقت نتایج GPS تاثیر می گذارد.

یک dilution بالا در دقت، نشان می دهد که هندسه‌ی دیدن ماهواره‌ها یک عدم دقت غیر قابل چشم پوشی در سیستم محاسبات می گذارد. یک مثال ساده از هندسه دیدن ماهواره و dilution بالا در دقت زمانی است که، ماهواره دیده شده بصورت کلاستور شده در کنار هم قرار گرفته‌اند. این حالت می تواند به دلایل مختلفی اتفاق بیافتد. با این وجود، یکی از آنها در شهرهای با ساختمان‌های بلند اتفاق می افتد و باعث بلوکه شدن سیگنال فرستاده شده توسط ماهواره می شود. مشکل چند مسیره در سیستم GPS ارتباط مستقیمی با اثر

¹ Global Positionin System(GPS)

برگشت سیگنال های RF از بیشتر اشیاء دارد. این مشکل زمانی بخصوص مسئله ساز می شود که در محیط های شهری باشیم، جایی که سیگنال های ماهواره از ساختمان های یک شهر برگشت بخورد برگشت چندگانه یک سیگنال باعث شده که همان سیگنال به گیرنده در زمان متفاوت برسد که منجرب به مسیرهای مختلف سیگنال می شود. این مشکل زمانی حل می شود که ماهواره در ht line-of-si مستقیم با گیرنده قرار داشته باشد.

محدودیت های فوق الذکر منجرب می شود، که نیاز به تامین یک روش تناوبی برای حل کردن مشکلات برای بعضی کاربردهای باشد. پیدا کنیم یکی از این روش ها که در سال های اخیر استفاده شده است. سیستم ناوبری INS اینرسی platform شامل شتاب سنج ها، ژیروسکوپ ها، و الگوریتم های بر روی یک INS می باشد. قوانین دوم نیوتن را با دانستن موقعیت اولیه جسم، برای انتشار دادن این پارامتر ها محاسبه گر می باشد. INS برای ایجاد سنسورهای اینرسی کم هزینه و واحدهای اندازه گیری اینرس¹ که سیستم INS با کمترین هزینه و پیچیدگی را ایجاد می کنند ۱.

ویژگی خاص INS که آن را مکمل GPS کرده، کارکرد مناسب آن در همه محیط هاست، ضعف عمدۀ چنین سیستمی نیز رشد خطابا گذشت زمان و افزایش فواصل است، با این وجود، INS از دقت فوق العاده ای در GPS صورت به کارگیری در زمان های کوتاه بر خوردار است. و سرعت به روز رسانی اطلاعات در آن نسبت به GPS بیشتر می باشد. با لحاظ نقاط قوت و ضعف دو سیستم، می توان هر کدام را دارای ویژگی هایی دانست که بر طرف کننده ضعف دیگری است، ترکیب دو سیستم یا به عبارتی GPS/INS، ترکیب ایده الی می باشد. GPS می تواند در ترکیب با INS مانع رشد خطای آن شود، در عین حال INS می تواند ناپیوستگی های عملکرد در GPS را بپوشاند. فیلتر کالمون یک ابزار قوی برای ایجاد همکاری بین INS و GPS تامین می کند. فیلتر کالمون مزیت این را دارد که مشخصات هر دو سیستم را برای یک عملکرد بهتر مشترکا بکار گیرد این فیلتر با حداقل کردن میانگین جذر خطابا یک تخمین بهینه از موقعیت، سرعت و غیره بدست می دهد. میزان پیچیدگی ترکیب GPS و INS بسته به چیزهای مورد نیاز و انتظاری که ما از میزان کار داریم تعیین می شود. در واقع مکانیسم و استراتژی ترکیب می تواند یا خیلی ساده باشد یا نسبتاً سخت باشد.

¹ Inertial Measurement Units (IMU)

حال برای پیاده سازی این سیستم مشکل کم کردن زمان در پردازش محاسبات ناوبری را داریم و همچنین فیلتر کالمن باید کار محاسبات خود را قبل از اینکه داده های بروز شده ی سنسور های IMU آماده باشد، به اتمام برساند. وجود این دو مورد بر روی *Inte ration software*، سرعت پروسسورها و معماری سیستم محدودیت هایی را اعمال می کند. بنابراین تا حد امکان این بلوک ها باید دارای سرعت و دقت بالا و توان مصرفی کم باشند، و هماهنگی مناسب بین آنها برقرار شود. بیشتر سیستم های ترکیبی GPS/INS موجود برای گرفتن داده های INS از واسط سریال و یک مبدل آنالوگ به دیجیتال که ورودی های آن مالتی پلکسر شده می باشد استفاده می کنند. در این مبدل ها همه ی اطلاعات موقعیت محاسبه می شوند ولی این امر بطور همزمان نیست بلکه با نمونه گیری از ورودی های صورت می گیرد. بیشتر پیاده سازی ها بر اساس *commercial off-the-shelf (COTS)* computer embedded بردهای تجاری موجود و *Processor Power PC*, *PC104 CPU* می باشند. ولی این سیستم ها ممکن است از لحاظ حجم سخت افزاری و توان مصرفی بهینه نباشند، این امر باعث ایجاد یک مشکل جدی برای استفاده می آنها در کاربردهای فضایی می شود. سیستم های موجود نیاز به منابع تغذیه در سطوح مختلف دارند. که معمولاً از دو یا چند منبع تغذیه استفاده می کنند. که در افزایش وزن و حجم آنها تاثیر زیادی دارد. در بیشتر مقالات پردازش سیگنال های GPS و IMU بصورت Offline انجام می شود. این سیگنال ها بشكل بلاذرنگ جمع آوری می شوند. و پردازش محاسبات INS و فیلتر کالمن بصورت Offline صورت می پذیرد. دقت سیستم های بلاذرنگ GPS/INS فقط به نتیجه ی منطقی محاسبات بستگی ندارد. بلکه دوره ی زمانی که نتایج بدست می آیند نیز مهم می باشد.

فصل یک

بررسی منابع

۱- در این مقاله، بمنظور ایجاد سیستمی با دقت بالا و به صورت بلاذرنگ برای مشاهدی زمین با رزولشن بالا یک سیستم مجتمع ناوبری بر روی FPGA و DSP طراحی شده است. در این طراحی FPGA به طور مستقل کار سنکرون کردن داده‌ی GPS و سیگنال پالس چندکاناله IMU را انجام می‌دهد؛ ارتباط دو طرفه بین DSP و FPGA از طریق EMIF براساس وقفه انجام می‌گیرد؛ الگوریتم‌های ناوبری بر روی DSP پیاده شده‌اند و نتایج از طریق پورت سریال FPGA خارج می‌شوند. این طراحی، حجم، وزن و توان مصرفی برای محاسبات ناوبری را کاهش داده است. نتایج نشان می‌دهد که کار آنها دقت قابل اطمینانی بالا و عملکرد بلاذرنگ خوبی دارد . ۲

۲- در این مقاله، یک سیستم PC104 به کمک یک میکروکنترلر یک سیستم مجتمع چند سنسور پیاده شده است. سنکرون کردن زمانی^۱ در هر دو حالت آنالوگی و دیجیتالی برای افزایش دقت و انعطاف طراحی شده است. و این سنکرون کردن زمانی برای سیستم مجتمع آنها که بر اساس سنسورهای نوع MEMS می‌باشد. دارای دقت راضی کننده‌ای بوده است. با این وجود هنگامی که دقت بالاتری نیاز باشد. باید سنکرون کردن زمانی در حوزه آنالوگ هم مورد استفاده قرار گیرد. سیستم سخت افزاری آنها شامل مازول پردازنده‌ی PC104 یک مازول آنالوگ به دیجیتال (ADC(DM6430 from RTD) و یک مازول با پورت سریال میکروکنترلری می‌باشد. و هچنین دارای یک Dual-Port RAM به نام IDT7130 و یک CPLD برای کنترل و فعال کردن بوس داده، انکد کردن خطوط آدرس میکروکنترلر و فعال کردن قابلیت خواندن و نوشتن به پورت‌های I/O و رجیسترهای بوس PC104 می‌باشد . ۳

۳- در این طراحی، آنها سیستم مجتمع GPS/INS خود را با تکنیک دسترسی مستقیم به حافظه کنترل Micro-Pro rammin Controlled Direct Memory Access (MCDMA) و حالت Decoupled و تخمین بایاس نیز به آن اعمال شده است. در این کار دو مجموعه GPS بکار رفته با محاسبات زاویه Azimuth در طول Ali nment GPS اینرسی سیستم انجام گیرد. این سیستم مجتمع دارای مزایای هر دو سیستم Loose Ti ht و می‌باشد. برای محاسبات کم، حالت Decoupled و بایاس Estimation به سیستم اعمال شده است. و سیستم بر مبنای یک کامپیوتر جاسازی شده‌ی PC104 طراحی شده است . ۴

¹ Time Synchronization

۴ - در این مقاله، برای کاهش دادن پیچیدگی های سیستم مجتمع ناوبری GPS/INS براساس پردازنده DSP، آنها همه‌ی مدارهای جانبی را در یک چیپ تنها مانند FPGA پیاده کرده‌اند. این مدارات شامل، مازول کنترل منطقی مبدل داده‌ی سریال / موازی و FIFO و غیره می‌باشد. علاوه بر این بافرهای ذخیره سازی داده Pin-Pon در حافظه داخلی تخصیص داده شده‌اند تا کنترلر EDMA بتواند بدون دخالت CPU به انتقال داده بین FIFO ها و بافرهای Pin-Pon بپردازد بدین طریق، بدون عملکرد بلاذرنگ و قابلیت سیستم بصورت موثری بالا افزایش می‌یابد. و CPU می‌تواند به پردازش الگوریتم‌های ناوبری و فیلتر کالمون بپردازد.

۵ - در این مقاله، برای افزایش کارایی سیستم آنها از ترکیب پردازنده‌ای DSP و FPGA استفاده کرده‌اند. سیستم Stropdown Inertial Navigation System (SINS)، IFOG پردازنده‌ی ممیز شناور DSP، TMS320C6713، FPGA با EP1K100 ترکیب کرده‌اند. این سیستم دارای عملکرد خوبی بصورت بلاذرنگ می‌باشد و دقت بالایی دارد. در این سیستم آنها بخش دریافت داده از سنسور‌ها را که بر مبنای مبدل‌های آنالوگ به دیجیتال می‌باشد، واحد کنترل منطقی زمانی، واسط بین سیستم خروجی کامپیوترا کاملاً بر روی FPGA پیاده شده است.

۶ - در این پایان نامه، سیستم ناوبری را بر اساس یک سیستم سخت افزاری مبتنی بر FPGA و یک Power PC طراحی و پیاده سازی کرده‌اند. سیستم آنها شامل GPS، IMU، واحد Compass و انحراف سنج می‌باشد در آن الگوریتم‌های INS، سرعت، موقعیت و جهت‌ها را محاسبه کرده و با یک سیستم ترکیبی بر اساس Loosely به همراه فیلتر کالمون خطاهای موقعیت، سرعت و جهت‌ها را تخمین می‌زنند. نتایج شبیه سازی نشان داده که خروجی فیلتر کالمون برای کمک به پیکربندی INS استفاده شده و خطای موقعیت به کمتر از ۲ متر رسیده است.

۷ - در این مقاله، از پیکربندی Loosely Coupled برای ترکیب کردن GPS و INS استفاده می‌کند و هدف عمدۀ در این مقاله رسیدن به یک سیستم بلاذرنگ بوده بنابراین در آن بخش حل معادلات ناوبری و فیلتر کالمون توسط یک DSP(TMS320VC33) پیاده سازی شده است. در این طراحی از FPGA برای ارتباط بین GPS و DSP استفاده کرده‌اند. و به منظور کم کردن حجم سخت افزار و افزایش سرعت کل طرح، مدار واسطی(UART) که داده‌های آمده از GPS را می‌گیرد و در یک Dualport Ram (DPRAM) ذخیره می‌کند. بر روی یک FPGA پیاده شده است.