

بسم الله الرحمن الرحيم

١٢٨٦



طراحی و پیاده سازی

# رادیو FM بر روی تراشه واحد

علی برادران رضایی

دانشکده فنی

گروه برق

۱۳۸۷

پایان نامه برای دریافت درجه کارشناسی ارشد

اساتید راهنمای:

۱۳۸۹/۴/۸


پروفسور خبراء... حدیدی

پروفسور عبدالخوبی


دانشگاه تهران  
دانشکده فنی  
دانشکده مهندسی  
دانشکده هنر

۱۳۸۶۸۱

پایان نامه آموزشی بردازفندی به تاریخ ۲۱ مرداد ۱۳۹۷ شماره ۴-۱۷۱ مورد پذیرش هیات محترم  
داوران با رتبه <sup>دکتر</sup> <sub>۱۰</sub> و نمره <sup>۸۵</sup> قرار گرفت.




۱- استاد راهنما و رئیس هیئت داوران :



۲- استاد مشاور :



۳- داور خارجی :



۴- داور داخلی :



۵- نماینده تحصیلات تکمیلی :

حق طبع و نشر مطالعه این پایان نامه  
در انتشار دانشگاه اروپیه می باشد.

تقدیم به

پدر

و

مادر عزیزم

## تشکر و قدردانی

اکنون که به لطف پروردگار منان توفیق تنظیم این پایان نامه را یافتم، ایزد یکتا را سپاس گفته،  
زحمات همه عزیزانی را که مرا در این راه یاری نموده اند ارج می نهم.  
مراتب قدردانی خود را از استاد گرانقدر خویش، آقایان پروفسور حدیدی و پروفسور خویی  
ابراز داشته، از زحمات آقای دکتر عباسپور تشکر می نمایم.  
همواره سپاس گزار پدر، مادر و برادرم هستم که مایه دل گرمی من بوده اند.  
از زحمات و مساعدت های دوستان خود و مجموعه میکروالکترونیک دانشگاه ارومیه مخصوصاً  
آقای مهندس داداشی، آقای غیاثی و خانم مشهدی حیدر که مرا در تنظیم و تایپ این مجلد یاری  
کرده اند سپاس گرام.

## فهرست مطالب

عنوان.....	صفحه.....
فصل اول : مقدمه.....	۱.....
۱-۱ - مقدمه.....	۱.....
۱-۲ - تاریخچه.....	۲.....
فصل دوم : صورت مسأله.....	۳.....
۱-۲ - مقدمه.....	۳.....
۲-۲ - صورت مسأله، سیگنال ها و بلوک ها.....	۴.....
Pre amplifier -۱-۲-۲	۴.....
۰-۲-۲ - ساختار PLL به عنوان دمودلاتور FM	۵.....
ADC -۳-۲-۲	۵.....
فصل سوم : مدار طراحی شده.....	۶.....
۱-۳ - مقدمه.....	۶.....
Pre amplifier -۲-۳	۷.....
۳-۳ - FM به عنوان دمودلاتور PLL	۸.....
VCO -۱-۳-۳	۹.....
۲-۳-۳ - تشخیص اختلاف فاز و فرکانس ورودی با خروجی VCO	۱۰.....
LPF -۳-۳-۳	۱۱.....
۴-۳-۳ - طبقه مبدل و انتخاب کانال	۱۲.....
ADC -۴-۳	۱۳.....
۱-۴-۳ - Sample & Hold	۱۴.....
۲-۴-۳ - مقایسه کننده و DAC	۱۵.....
۳-۴-۳ - Offset cancellation	۱۶.....

۲۹.....	۳-۴-۴- سیگنال های timing و کنترل سویچ ها.
۳۳.....	فصل چهارم : نتایج
۳۳.....	۴-۱- نتایج و layout
۳۷.....	۴-۲- مراجع

## فهرست شکل‌ها

عنوان.....	صفحه.....
شکل ۲-۱ : سیگنالهای ورودی و خروجی.....	۴.....
شکل ۲-۲ : بلوکهای اساسی مورد نیاز.....	۴.....
شکل ۳-۲ : بلوک PLL.....	۰.....
شکل ۳-۱ : یک طبقه از Pre amp.....	۸.....
شکل ۳-۲ : نتیجه آنالیز AC یک طبقه از Pre amp.....	۹.....
شکل ۳-۳ : Cascading :.....	۹.....
شکل ۳-۴ : نتیجه آنالیز AC Pre amp.....	۱۰.....
شکل ۳-۵ : BPF :.....	۱۰.....
شکل ۳-۶ : آنالیز BPF.....	۱۱.....
شکل ۳-۷ : بلوک PLL.....	۱۱.....
شکل ۳-۸ : حلقه ناپایدار.....	۱۲.....
شکل ۳-۹ : مدل سیگنال.....	۱۲.....
شکل ۳-۱۰ : مدل سیگنال هر طبقه.....	۱۳.....
شکل ۳-۱۱ : VCO :.....	۱۵.....
شکل ۳-۱۲: سه موج مربعی با اختلاف فاز $120^\circ$ .....	۱۶.....
شکل ۳-۱۳: سه خروجی به ازای ورودی سینوسی.....	۱۷.....
شکل ۳-۱۴: مدار تشخیص دهنده اختلاف فاز.....	۱۷.....
شکل ۳-۱۵: دیاگرام زمانی برای بررسی کارکرد مدار Detector.....	۱۸.....
شکل ۳-۱۶: مدار مربوط به LPF.....	۲۰.....
شکل ۳-۱۷: آنالیز AC مربوط به LPF.....	۲۱.....
شکل ۳-۱۸: مبدل خروجی LPF به ورودی VCO.....	۲۲.....

۲۳	..... شکل ۱۹-۳ : دامنه تغییرات خروجی LPF و فرکانس VCO
۲۴	..... شکل ۲۰-۳ : ترتیب استخراج ۹ بیت دیجیتال
۲۵	..... شکل ۲۱-۳ : فلوچارت ADC
۲۶	..... شکل ۲۲-۳ : خروجی LPF
۲۷	..... شکل ۲۳-۳ : Over sampling
۲۸	..... شکل ۲۴-۳ : افزایش SNR
۲۹	..... شکل ۲۵-۳ : Sample & Hold
۳۰	..... شکل ۲۶-۳ : Comparator
۳۱	..... شکل ۲۷-۳ : Comparator
۳۲	..... شکل ۲۸-۳ : زمانبندی مرحله‌ها
۳۳	..... شکل ۲۹-۳ : Master-slave D flip flop
۳۴	..... شکل ۳۰-۳ : 4 bit counter
۳۵	..... شکل ۳۱-۳ : Half adder
۳۶	..... جدول ۴-۱ : نتایج بدون احتساب مقاومت مربوط به DAC
۳۷	..... جدول ۴-۲ : توان مصرفی بلوک‌های مختلف مدار
۳۸	..... شکل ۱-۴ : VCO
۳۹	..... شکل ۲-۴ : Current sources
۴۰	..... شکل ۳-۴ : gm scaling
۴۱	..... شکل ۴-۴ : Resistor DAC and tabs
۴۲	..... شکل ۵-۴ : CMOS switches and tabs
۴۳	..... شکل ۶-۴ : تراشه کامل

## چکیده

مودلاسیون FM به عنوان یک روش با کیفیت به صورت وسیعی مورد استفاده قرار می‌گیرد. حضور سیستم‌های پخش صوتی دیجیتال در ادوات قابل حمل مانند گوشیهای موبایل موجب می‌گردد استفاده از ADC در رادیو‌هایی که بر روی این ادوات نصب می‌شوند ضروری باشد. ساخت بلوک‌های مختلف مورد نیاز بر روی یک تراشه واحد علاوه بر توان مصرفي، سطح اشغال شده بر روی تراشه را نیز کاهش می‌دهد. همانطور که از عنوان پروژه بر می‌آید در این پایان‌نامه روش و روند طراحی یک گیرنده FM با تکنولوژی  $0.5\mu\text{m}$  استاندارد CMOS توضیح داده خواهد شد که بصورت مجتمع بر روی یک تراشه پیاده‌سازی می‌شود. از آنجایی که دامنه سیگنال دریافت شده توسط آتن می‌تواند بسیار ضعیف باشد، استفاده از یک Pre amplifier الزامی است. این کار باعث افزایش حساسیت گیرنده و همچنین SNR مدار می‌گردد. یک بلوک PLL به عنوان دمودلاتور به کار گرفته شده و در نهایت از یک ADC برای تبدیل سیگنال آنالوگ به دیتای دیجیتال استفاده می‌گردد. در بلوک استفاده از BPF قابل کنترل اجازه انتخاب کanal مورد نظر را به کاربر میدهد. بلوک PLL شامل pre amplifier در مسیر مستقیم و مدار VCO در مسیر فیدبک می‌شود که با تشخیص گذر از صفر سیگنال ورودی سیگنال پیام را از سیگنال Carrier استخراج می‌کند. برای تبدیل سیگنال آنالوگ به دیجیتال با استفاده از روش successive approximation ۴ بیت اول بدست می‌آید، در ادامه با تکنیک gm scaling در دو مرحله ۳ بیت میانی و ۲ بیت نهایی مشخص می‌شود. با افزایش SNR به روش دلتا-سیگما دیتای دیجیتال در ۱۱ بیت به خروجی انتقال داده می‌شود. از یک resistor string برای بدست آوردن ولتاژهای مبنا استفاده شده است و روش gm scaling باعث کاهش تعداد tab‌ها و همچنین پیچیدگی مدار دیجیتال کنترل‌کننده سویچ‌ها می‌شود تا ساختار DAC مورد نیاز تکمیل گردد. توان مصرفي نهایی برابر  $3\text{mw}$  و سایز کل مدار برابر  $220\mu\text{m} \times 150\mu\text{m}$  بودست آمده و خروجی با سرعت  $100\text{K word/s}$  ارائه می‌شود.

# فصل اول : مقدمه

## ۱-۱ - مقدمه

تلاش انسان برای برقراری ارتباط جهت تبادل اطلاعات از تلگراف گرفته تا اختراع تلفن و ارتباط wireless<sup>۱</sup> بین شهرها، قاره‌ها و حتی سفینه‌های فضایی خارج از جو زمین هر کدام به نوبه خود گامی مؤثر در پیشبرد روند رشد تکنولوژی بوده است. این ارتباط گاهی به صورت ارتباط فردی نظری تلفن و گاه به صورت جمعی مانند رادیو و تلویزیون صورت می‌گیرد ولی در هر حالت از یک قاعده کلی پیروی می‌نماید و آن حضور سه عنصر اساسی فرستنده، کانال ارتباطی و گیرنده می‌باشد. تبادل اطلاعات گاه به صورت مستقیم و گاهی بر اساس مودلاسیون<sup>۲</sup> و کد نمودن آن صورت می‌پذیرد مانند مودلاسیونهای AM<sup>۳</sup> و FM<sup>۴</sup> و کدهایی نظری کد منچستر<sup>۵</sup>. پیاده‌سازی هر کدام از این سه بلوک اساسی بسته به مورد استفاده در ابعاد مختلفی قابل اجرا است از ایستگاههای رادیویی غول‌پیکر گرفته تا تراشه‌های میکرونی استفاده شده در ادوات قابل حمل نظری گوشیهای موبایل.

<sup>۱</sup>- بی‌سیم

<sup>2</sup>- Modulation

<sup>3</sup>- Amplitude modulation

<sup>4</sup>- Frequency modulation

<sup>5</sup>- Manchester code

همانطور که از عنوان پژوهه بر می‌آید در این پایان‌نامه روش و روند طراحی یک گیرنده FM با تکنولوژی  $\mu$ m ۰.۵ استاندارد CMOS<sup>۱</sup> توضیح داده خواهد شد که بصورت مجتمع<sup>۲</sup> بر روی یک تراشه<sup>۳</sup> پیاده‌سازی می‌شود در نتیجه هزینه‌های ساخت و توان مصرفی کاهش چشمگیری خواهد داشت.

## ۱-۲- تاریخچه

در سال ۱۸۸۷ م. برای اولین بار هنریش هرتز<sup>۴</sup> امواج رادیویی را دریافت نمود و این مبنای ساخت رادیوها تا به امروز بوده است. ۸ سال بعد در ۱۸۹۵ م. مارکونی<sup>۵</sup> و اسپارک<sup>۶</sup> اولین رادیو را ساختند. برای افزایش برد ارسال و همچنین کیفیت ارتباط، مودلاسیونهای مختلفی مانند AM در سال ۱۹۲۱ م. و FM در سال ۱۹۳۱ م. ابداع و برای اولین بار به کار گرفته شدند. استفاده از مودلاسیونها با وجود بھبودهای اشاره شده باعث افزایش پیچیدگی و هزینه‌های ساخت می‌شد که با ظهور تکنولوژی میکروالکترونیک و قابلیت ساخت گیرنده‌ها به صورت تراشه‌های مجتمع و قابل حمل، توان مصرفی و هزینه‌های ساخت بسیار کاهش یافت. امروزه دیجیتالی شدن سیستمهای پخش باعث شده نیاز به رادیوهای دیجیتالی بیش از پیش احساس شود.

<sup>۱</sup>- Complementary metal oxide semiconductor

<sup>۲</sup>- Integrated

<sup>۳</sup>- Chip

<sup>۴</sup>- Heinrich Hertz

<sup>۵</sup>- Marconi

<sup>۶</sup>- Spark

# فصل دوم : صورت مسأله

## ۱-۲ - مقدمه

در این فصل صورت مسأله، مشخصات سیگنالهای ورودی و خروجی و سپس بلوک‌های مورد نیاز بررسی خواهد شد در ادامه جزئیات مربوط به هر بلوک و در فصل بعد محاسبات صورت گرفته و نتایج شبیه‌سازی‌های کامپیوتری ارائه می‌گردد.

## ۲-۲ - صورت مسأله، سیگنال‌ها و بلوک‌ها

یک موج FM تجاری<sup>۱</sup> با فرکانس Carrier<sup>۲</sup> بین ۸۸ تا ۱۰۸ مگا هرتز با پهنای باند ۵۰ کیلوهرتز که توسط آنتن دریافت شده است، به عنوان سیگنال ورودی وارد تراشه طراحی شده می‌شود و در انتهای قرار است به صورت داده‌های دیجیتال به عنوان خروجی به سیستم پخش دیجیتال تحويل داده شود (شکل ۲-۱).

از آنجایی که دامنه سیگنال دریافت شده توسط آنتن می‌تواند بسیار ضعیف باشد، استفاده از یک Pre amplifier<sup>۳</sup> الزامی است. این کار باعث افزایش حساسیت گیرنده و همچین SNR<sup>۴</sup> مدار می‌گردد. یک بلوک PLL<sup>۵</sup> به عنوان دمودلاتور

---

۲- فرکانس حامل


<sup>۱</sup>- Commercial FM signal

<sup>۲</sup>- تقویت‌کننده اولیه


<sup>۳</sup>- Signal to noise ratio

<sup>۴</sup>- Phase locked loop

FM به کار گرفته شده و در نهایت از یک ADC<sup>۱</sup> برای تبدیل سیگنال آنالوگ به دیتای دیجیتال استفاده می‌شود (شکل ۲-۲).



شکل ۲-۱ : سیگنالهای ورودی و خروجی



شکل ۲-۲ : بلوکهای اساسی مورد نیاز

## Pre Amplifier - ۱-۲-۲


برای تقویت سیگنال ضعیف دریافت شده توسط آنن، تقویت‌کننده‌ای با بهره بالا در فرکانس‌های برابر با فرکانس سیگنال ورودی مورد نیاز است. با وجود بالا بودن GBW<sup>۲</sup>، دسترسی به چنین مقداری با Cascade<sup>۳</sup> کردن طبقه‌های تقویت‌کننده ممکن خواهد بود و چون به صورت ساختار حلقه باز است پایداری آن اهمیتی ندارد. طبقه اول از این طبقات باید به خوبی طراحی شود زیرا مشخص‌کننده SNR مدار می‌باشد. بهره بالای این طبقه باعث می‌شود نویز طبقات بعدی کم‌تر شود از طرفی هر چه تعداد المانهای یک طبقه کمتر باشد نویز طبقه نیز کمتر خواهد بود لذا در این طبقه باید بیشترین بهره با کمترین تعداد المانها حاصل شود. در انتها سیگنال ورودی به یک موج مربعی با فرکانس متغیر (سیگنال FM) تبدیل می‌گردد که به بلوک بعدی (دمودلاتور) تحویل داده می‌شود. این طبقه وظیفه انتخاب یک کانال و تضعیف کانالهای دیگر را نیز بر عهده دارد (BPF).

<sup>۱</sup>- Analog to digital converter  
<sup>۲</sup>- Gain band width

<sup>۳</sup>- پشت سر هم قراردادن

## ۲-۲-۲- ساختار PLL به عنوان دمودلاتور FM

همانطور که در شکل ۳-۲ دیده می‌شود، بلوک PLL شامل Ph & F detector<sup>۱</sup> و LPF<sup>۲</sup> در مسیر مستقیم و مدار VCO<sup>۳</sup> در مسیر فیدبک می‌شود که با تشخیص گذر از صفر سیگنال ورودی سیگنال پیام را از سیگنال Carrier استخراج می‌کند.



شکل ۳-۲ : بلوک PLL

طبقه بهره استفاده شده در مسیر فیدبک، سیگنال خروجی بلوک PLL که به صورت دیفرانسیلی می‌باشد را به سیگنال کنترل-کننده VCO که به صورت تک سر است تبدیل می‌کند و همچنین سطح DC و دامنه را به مقدار دلخواه می‌رساند.

## ۳-۲-۲ ADC

برای تبدیل سیگنال آنالوگ به دیجیتال با استفاده از روش successive approximation<sup>۴</sup> بیت اول بدست می‌آید، در ادامه با تکنیک gm scaling در دو مرحله ۳ بیت میانی و ۲ بیت نهایی مشخص می‌شود. با افزایش SNR به روش دلتا-سیگما دیتای دیجیتال در ۱۱ بیت به خروجی انتقال داده می‌شود. از یک resistor string<sup>۵</sup> برای بدست آوردن ولتاژهای مبنی استفاده شده است و روش gm scaling باعث کاهش تعداد tabها و همچنین پیچیدگی مدار دیجیتال کنترل کننده

<sup>۱</sup>- تشخیص دهنده فاز و فرکانس

<sup>2</sup>- Low pass filter

<sup>3</sup>- Voltage controlled oscillator

<sup>4</sup>- نوار مقاومتی

سویچ‌ها می‌شود تا ساختار DAC<sup>۱</sup> مورد نیاز تکمیل گردد. یک Register offset به هر Comparator را در خود ذخیره کرده و در حوزه جریان آن را جبران می‌کند. چون نه در بلوک DAC و نه در offset cancellation از خازن استفاده نشده است لذا تبدیل سیگنال آنالوگ به دیتای دیجیتال کاملاً بدون استفاده از خازن صورت گرفته که محسن زیادی دارد. به عنوان مثال اگر از خازن استفاده می‌شد باعث کندی مدار، افزایش توان مصرفی و مساحت اشغال شده بر روی تراشه می‌شد.

---

<sup>۱</sup>- Digital to analog converter

۲- ثبات

# فصل سوم : مدار طراحی شده


## ۱-۳ - مقدمه

در این فصل بلوکهای طراحی شده با جزئیات کامل مورد بحث قرار گرفته و محاسبات و شبیه‌سازی‌های انجام شده ارائه می‌گردد. برای حفظ انسجام، مسیر سیگنال از ورودی تا خروجی را دنبال خواهیم نمود.

## ۲-۳ - Pre amplifier

همانطور که قبلًاً اشاره شد یک تقویت کننده با بهره بالا در فرکانس Carrier مورد نیاز است. در چنین فرکانسی استفاده از تقویت کننده‌های معمول چون Folder Cascade<sup>۱</sup> متنصل به خروجی (در این فرکانس) بیشتر اثر خازنی دارد تا مقاومتی لذا امپدانس خروجی بالای این تقویت کننده کارساز نخواهد بود، علاوه بر آن وجود المانهای متعدد که هر کدام نویز قابل توجهی را به مدار اضافه می‌کنند باعث کاهش SNR خواهد شد. لذا ساده‌ترین مدار با کمترین المان ممکن پیشنهاد می‌شود (شکل ۱-۳).

<sup>۱</sup>- بار




شکل ۱-۳ : یک طبقه از Pre amp.


همانطور که در شکل ۱-۳ دیده می‌شود، ترانزیستور M1 با بایاس ثابت به عنوان منبع جریان برای دو ترانزیستور M2 و M3<sup>۱</sup> عمل کرده و M4 و M5 در نقش Active Load<sup>۲</sup> ترانزیستور M6 بایاس می‌شوند. M7 و M8 نیز وظیفه CMF<sup>۳</sup> مدار را بر عهده دارند. برای شبیه‌سازی Layout مربوط در نرم‌افزار Cadence طراحی و سپس توسط HSpice آنالیز شده یک بلوک همانند این مدار به عنوان Load در خروجی قرار گرفته و نتیجه به قرار زیر می‌باشد. همانگونه که در شکل ۲-۳ دیده می‌شود بهره مدار در بیشترین فرکانس کاری بالای 20dB است و از آنجایی که این تقویت‌کننده در ساختار حلقة باز استفاده می‌شود می‌توان از چند طبقه مشابه به صورت Cascade استفاده کرد (شکل ۳-۳).

<sup>۱</sup>-بار نعال

<sup>2</sup>-common mode feedback



شکل ۲-۳: نتیجه آنالیز AC یک طبقه از Pre amp.




شکل ۳-۳

چنانچه از شکل ۳-۳ برمی‌آید سه تقویت‌کننده دیفرانسیلی کامل و سپس یک طبقه با خروجی تک‌سر و در نهایت یک inverter برای رساندن سوینگ خروجی به مقدار ماکریم (از Vdd تا Gnd) پشت سر هم قرار گرفته‌اند و در نهایت بهره‌ای بالای 70dB بدست می‌آید. بهره بالای 20dB طبقه اول موجب می‌شود نویز مربوط به طبقه‌های بعدی و همچنین ترانزیستورهای M7 و M8 کم اثر شود. اثر نویز ترانزیستورهای M1 و M6 هم به صورت<sup>۱</sup> بوده و به دلیل CMRR<sup>۲</sup> بالای کل مدار تأثیرگذار نخواهد بود در مورد اثر نویز Vdd نیز چنین است. تنها نویز تأثیرگذار مربوط به ترانزیستورهای M2، M3، M4 و M5 خواهد بود. نتیجه آنالیز کلی این طبقات در دیاگرام بد شکل ۴-۳ قابل مشاهده است.


<sup>۱</sup> - مد مشترک

<sup>۲</sup> - Common mode rejection ratio



شکل ۳-۴: نتیجه آنالیز AC Pre amp.

جهت طراحی BPF مورد نیاز از مدار زیر استفاده شده است.



شکل ۳-۵: BPF