

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



طراحی و پیاده سازی

رادیو FM بر روی تراشه واحد

علی برادران رضایی

دانشکده فنی

گروه برق

۱۳۸۷

پایان نامه برای دریافت درجه کارشناسی ارشد

اساتید راهنما:

پرفسور خیرا... حدیدی


پرفسور عبدا... خویی


۱۳۸۹/۲/۸


دانشگاه ارومیه
شهر ارومیه


۱۳۸۶۸۱



پایان نامه آقای ^دبرادر رفیعی به تاریخ ۱۲/۱۲/۷۸ شماره ۱۷۱-۲ مورد پذیرش هیات محترم داوران با رتبه علمی و نمره ۸ قرار گرفت.

1- استاد راهنما و رئیس هیئت داوران :  ضیاء المصطفیٰ

2- استاد مشاور :  عبدالمعز

3- داور خارجی :  ابراهیم محمدی

4- داور داخلی :  امیر اسفندی

5- نماینده تحصیلات تکمیلی :  

حق طبع و نشر مطالب این پایان نامه
در انحصار دانشگاه ارومیه می باشد.

تقدیم به

پدر

و

مادر عزیزم

تشکر و قدردانی

اکنون که به لطف پروردگار منان توفیق تنظیم این پایان‌نامه را یافتم، ایزد یکتا را سپاس گفته، زحمات همه عزیزانی را که مرا در این راه یاری نموده‌اند ارج می‌نهم.

مراتب قدردانی خود را از اساتید گرانقدر خویش، آقایان پروفسور حدیدی و پروفسور خویی ابراز داشته، از زحمات آقای دکتر عباسپور تشکر می‌نمایم.

همواره سپاس‌گزار پدر، مادر و برادرم هستم که مایه دل‌گرمی من بوده‌اند.

از زحمات و مساعدت‌های دوستان خود و مجموعه میکروالکترونیک دانشگاه ارومیه مخصوصاً آقای مهندس داداشی، آقای غیائی و خانم مشهدی حیدر که مرا در تنظیم و تایپ این مجلد یاری کرده‌اند سپاس‌گزارم.

فهرست مطالب

عنوان.....	صفحه.....
فصل اول : مقدمه.....	۱.....
۱-۱- مقدمه.....	۱.....
۲-۱- تاریخچه.....	۲.....
فصل دوم : صورت مسأله.....	۳.....
۱-۲- مقدمه.....	۳.....
۲-۲- صورت مسأله، سیگنال‌ها و بلوک‌ها.....	۳.....
۱-۲-۲- Pre amplifier.....	۴.....
۲-۲-۲- ساختار PLL به عنوان دمو دلاتور FM.....	۵.....
۳-۲-۲- ADC.....	۵.....
فصل سوم : مدار طراحی شده.....	۷.....
۱-۳- مقدمه.....	۷.....
۲-۳- Pre amplifier.....	۷.....
۳-۳- PLL به عنوان دمو دلاتور FM.....	۱۱.....
۱-۳-۳- VCO.....	۱۲.....
۲-۳-۳- تشخیص اختلاف فاز و فرکانس ورودی با خروجی VCO.....	۱۷.....
۳-۳-۳- LPF.....	۱۹.....
۴-۳-۳- طبقه مبدل و انتخاب کانال.....	۲۱.....
۴-۳- ADC.....	۲۳.....
۱-۴-۳- Sample & Hold.....	۲۶.....
۲-۴-۳- مقایسه کننده و DAC.....	۲۷.....
۳-۴-۳- Offset cancellation.....	۲۹.....

۲۹..... ۳-۴-۴- سیگنال‌های timing و کنترل سویچ ها.

۳۳..... فصل چهارم : نتایج

۳۳..... ۴-۱- نتایج و layout

۳۷..... ۴-۲- مراجع

فهرست شکل‌ها

عنوان.....	صفحه.....
شکل ۱-۲: سیگنال‌های ورودی و خروجی.....	۴.....
شکل ۲-۲: بلوک‌های اساسی مورد نیاز.....	۴.....
شکل ۳-۲: بلوک PLL.....	۵.....
شکل ۱-۳: یک طبقه از Pre amp.....	۸.....
شکل ۲-۳: نتیجه آنالیز AC یک طبقه از Pre amp.....	۹.....
شکل ۳-۳: Cascading.....	۹.....
شکل ۴-۳: نتیجه آنالیز AC Pre amp.....	۱۰.....
شکل ۵-۳: BPF.....	۱۰.....
شکل ۶-۳: آنالیز BPF.....	۱۱.....
شکل ۷-۳: بلوک PLL.....	۱۱.....
شکل ۸-۳: حلقه ناپایدار.....	۱۲.....
شکل ۹-۳: مدل سیگنال.....	۱۲.....
شکل ۱۰-۳: مدل سیگنال هر طبقه.....	۱۳.....
شکل ۱۱-۳: VCO.....	۱۵.....
شکل ۱۲-۳: سه موج مربعی با اختلاف فاز 120°	۱۶.....
شکل ۱۳-۳: سه خروجی به ازای ورودی سینوسی.....	۱۷.....
شکل ۱۴-۳: مدار تشخیص دهنده اختلاف فاز.....	۱۷.....
شکل ۱۵-۳: دیاگرام زمانی برای بررسی کارکرد مدار Detector.....	۱۸.....
شکل ۱۶-۳: مدار مربوط به LPF.....	۲۰.....
شکل ۱۷-۳: آنالیز AC مربوط به LPF.....	۲۱.....
شکل ۱۸-۳: مبدل خروجی LPF به ورودی VCO.....	۲۲.....

۲۳ شکل ۱۹-۳ : دامنه تغییرات خروجی LPF و فرکانس VCO
۲۳ شکل ۲۰-۳ : ترتیب استخراج ۹ بیت دیجیتال
۲۴ شکل ۲۱-۳ : فلوجارت ADC
۲۵ شکل ۲۲-۳ : خروجی LPF
۲۵ شکل ۲۳-۳ : Over sampling
۲۶ شکل ۲۴-۳ : افزایش SNR
۲۶ شکل ۲۵-۳ : Sample & Hold
۲۷ شکل ۲۶-۳ : Comparator
۲۷ شکل ۲۷-۳ : Comparator
۲۹ شکل ۲۸-۳ : زمان بندی مرحله ها
۳۰ شکل ۲۹-۳ : Master- slave D flip flop
۳۰ شکل ۳۰-۳ : 4 bit counter
۳۱ شکل ۳۱-۳ : Half adder
۳۳ جدول ۱-۴ : نتایج بدون احتساب مقاومت مربوط به DAC
۳۴ جدول ۲-۴ : توان مصرفی بلوک های مختلف مدار
۳۴ شکل ۱-۴ : VCO
۳۵ شکل ۲-۴ : Current sources
۳۵ شکل ۳-۴ : gm scaling
۳۶ شکل ۴-۴ : Resistor DAC and tabs
۳۶ شکل ۵-۴ : CMOS switches and tabs
۳۷ شکل ۶-۴ : تراشه کامل

چکیده

مودلاسیون FM به عنوان یک روش با کیفیت به صورت وسیعی مورد استفاده قرار می‌گیرد. حضور سیستم‌های پخش صوتی دیجیتال در ادوات قابل حمل مانند گوشیهای موبایل موجب می‌گردد استفاده از ADC در رادیو هایی که بر روی این ادوات نصب می‌شوند ضروری باشد. ساخت بلوک‌های مختلف مورد نیاز بر روی یک تراشه واحد علاوه بر توان مصرفی، سطح اشغال شده بر روی تراشه را نیز کاهش می‌دهد. همانطور که از عنوان پروژه بر می‌آید در این پایان‌نامه روش و روند طراحی یک گیرنده FM با تکنولوژی $0.5\mu\text{m}$ استاندارد CMOS توضیح داده خواهد شد که بصورت مجتمع بر روی یک تراشه پیاده‌سازی می‌شود. از آنجایی که دامنه سیگنال دریافت شده توسط آنتن می‌تواند بسیار ضعیف باشد، استفاده از یک Pre amplifier الزامی است. این کار باعث افزایش حساسیت گیرنده و همچنین SNR مدار می‌گردد. یک بلوک PLL به عنوان دمودلاتور FM به کار گرفته شده و در نهایت از یک ADC برای تبدیل سیگنال آنالوگ به دیتای دیجیتال استفاده می‌گردد. در بلوک pre amplifier استفاده از BPF قابل کنترل اجازه انتخاب کانال مورد نظر را به کاربر می‌دهد. بلوک PLL شامل Ph & F detector و LPF در مسیر مستقیم و مدار VCO در مسیر فیدبک می‌شود که با تشخیص گذر از صفر سیگنال ورودی سیگنال پیام را از سیگنال Carrier استخراج می‌کند. برای تبدیل سیگنال آنالوگ به دیجیتال با استفاده از روش successive approximation 4 بیت اول بدست می‌آید، در ادامه با تکنیک gm scaling در دو مرحله 3 بیت میانی و 2 بیت نهایی مشخص می‌شود. با افزایش SNR به روش دلتا-سیگما دیتای دیجیتال در 11 بیت به خروجی انتقال داده می‌شود. از یک resistor string برای بدست آوردن ولتاژهای مبنا استفاده شده است و روش gm scaling باعث کاهش تعداد tabها و همچنین پیچیدگی مدار دیجیتال کنترل‌کننده سویچ‌ها می‌شود تا ساختار DAC مورد نیاز تکمیل گردد. توان مصرفی نهایی برابر 3mw و سایز کل مدار برابر $220\mu\text{m} \times 150\mu\text{m}$ بدست آمده و خروجی با سرعت 100K word/s ارائه می‌شود.

فصل اول : مقدمه

۱-۱- مقدمه

تلاش انسان برای برقراری ارتباط جهت تبادل اطلاعات از تلگراف گرفته تا اختراع تلفن و ارتباط ^۱wireless بین شهرها، کشورها، قاره‌ها و حتی سفینه‌های فضایی خارج از جو زمین هرکدام به نوبه خود گامی مؤثر در پیشبرد روند رشد تکنولوژی بوده‌است. این ارتباط گاهی به صورت ارتباط فردی نظیر تلفن و گاه به صورت جمعی مانند رادیو و تلویزیون صورت می‌گیرد ولی در هر حالت از یک قاعده کلی پیروی می‌نماید و آن حضور سه عنصر اساسی فرستنده، کانال ارتباطی و گیرنده می‌باشد. تبادل اطلاعات گاه به صورت مستقیم و گاهی بر اساس مودلاسیون^۲ و کد نمودن آن صورت می‌پذیرد مانند مودلاسیونهای^۳ AM و^۴ FM و کدهایی نظیر کد منچستر^۵، پیاده‌سازی هر کدام از این سه بلوک اساسی بسته به مورد استفاده در ابعاد مختلفی قابل اجرا است از ایستگاههای رادیویی غول‌پیکر گرفته تا تراشه‌های میکرونی استفاده شده در ادوات قابل حمل نظیر گوشیهای موبایل.

^۱- بی‌سیم

^۲- Modulation

^۳- Amplitude modulation

^۴- Frequency modulation

^۵-Manchester code

همانطور که از عنوان پروژه بر می‌آید در این پایان‌نامه روش و روند طراحی یک گیرنده FM با تکنولوژی $0.5 \mu m$ استاندارد CMOS^۱ توضیح داده خواهد شد که بصورت مجتمع^۲ بر روی یک تراشه^۳ پیاده‌سازی می‌شود در نتیجه هزینه‌های ساخت و توان مصرفی کاهش چشمگیری خواهد داشت.

۱-۲- تاریخچه

در سال ۱۸۸۷ م. برای اولین بار هنریش هرتز^۴ امواج رادیویی را دریافت نمود و این مبنای ساخت رادیوها تا به امروز بوده‌است. ۸ سال بعد در ۱۸۹۵ م. مارکونی^۵ و اسپارک^۶ اولین رادیو را ساختند. برای افزایش برد ارسال و همچنین کیفیت ارتباط، مودلایونهای مختلفی مانند AM در سال ۱۹۲۱ م. و FM در سال ۱۹۳۱ م ابداع و برای اولین بار به کار گرفته شدند. استفاده از مودلایونها با وجود بهبودهای اشاره شده باعث افزایش پیچیدگی و هزینه‌های ساخت می‌شد که با ظهور تکنولوژی میکروالکترونیک و قابلیت ساخت گیرنده‌ها به صورت تراشه‌های مجتمع و قابل حمل، توان مصرفی و هزینه‌های ساخت بسیار کاهش یافت. امروزه دیجیتالی شدن سیستمهای پخش باعث شده نیاز به رادیوهای دیجیتالی بیش از پیش احساس شود.

^۱ - Complementary metal oxide semiconductor

^۲ - Integrated

^۳ - Chip

^۴ - Heinrich Hertz

^۵ - Marconi

^۶ - Spark

فصل دوم : صورت مسأله

۲-۱- مقدمه

در این فصل صورت مسأله، مشخصات سیگنالهای ورودی و خروجی و سپس بلوکهای مورد نیاز بررسی خواهد شد در ادامه جزئیات مربوط به هر بلوک و در فصل بعد محاسبات صورت گرفته و نتایج شبیه سازیهای کامپیوتری ارائه می گردد.

۲-۲- صورت مسأله، سیگنالها و بلوکها

یک موج FM تجاری^۱ با فرکانس Carrier^۲ بین ۸۸ تا ۱۰۸ مگا هرتز با پهنای باند ۵۰ کیلوهرتز که توسط آنتن دریافت شده است، به عنوان سیگنال ورودی وارد تراشه طراحی شده می شود و در انتها قرار است به صورت داده های دیجیتال به عنوان خروجی به سیستم پخش دیجیتال تحویل داده شود (شکل ۲-۱).

از آنجایی که دامنه سیگنال دریافت شده توسط آنتن می تواند بسیار ضعیف باشد، استفاده از یک Pre amplifier^۳ الزامی است. این کار باعث افزایش حساسیت گیرنده و همچنین SNR^۴ مدار می گردد. یک بلوک PLL^۵ به عنوان دمولاتور

۲- فرکانس حامل


۱ - Commercial FM signal

۳- تقویت کننده اولیه


۴- Signal to noise ratio

۵- Phase locked loop

FM به کار گرفته شده و در نهایت از یک ADC^۱ برای تبدیل سیگنال آنالوگ به دیتای دیجیتال استفاده می‌شود (شکل ۲-۲).



شکل ۲-۱: سیگنالهای ورودی و خروجی



شکل ۲-۲: بلوکهای اساسی مورد نیاز

۲-۲-۱- Pre Amplifier

برای تقویت سیگنال ضعیف دریافت شده توسط آنتن، تقویت‌کننده‌ای با بهره بالا در فرکانسهای برابر با فرکانس Carrier سیگنال ورودی مورد نیاز است. با وجود بالا بودن GBW^۲، دسترسی به چنین مقداری با Cascade^۳ کردن طبقه‌های تقویت‌کننده ممکن خواهد بود و چون به صورت ساختار حلقه باز است پایداری آن اهمیتی ندارد. طبقه اول از این طبقات باید به خوبی طراحی شود زیرا مشخص‌کننده SNR مدار می‌باشد. بهره بالای این طبقه باعث می‌شود نویز طبقات بعدی کم‌اثر شود از طرفی هر چه تعداد المانهای یک طبقه کمتر باشد نویز طبقه نیز کمتر خواهد بود لذا در این طبقه باید بیشترین بهره با کمترین تعداد المانها حاصل شود. در انتها سیگنال ورودی به یک موج مربعی با فرکانس متغیر (سیگنال FM) تبدیل می‌گردد که به بلوک بعدی (دمودلاتور) تحویل داده می‌شود. این طبقه وظیفه انتخاب یک کانال و تضعیف کانالهای دیگر را نیز بر عهده دارد (BPF).


^۱- Analog to digital converter

^۲- Gain band width

^۳- پشت سر هم قراردادن

۲-۲-۲- ساختار PLL به عنوان دمودلاتور FM

همانطور که در شکل ۳-۲ دیده می‌شود، بلوک PLL شامل Ph & F detector^۱ و LPF^۲ در مسیر مستقیم و مدار VCO^۳ در مسیر فیدبک می‌شود که با تشخیص گذر از صفر سیگنال ورودی سیگنال پیام را از سیگنال Carrier استخراج می‌کند.



شکل ۳-۲: بلوک PLL

طبقه بهره استفاده شده در مسیر فیدبک، سیگنال خروجی بلوک PLL که به صورت دیفرانسیلی می‌باشد را به سیگنال کنترل کننده VCO که به صورت تک سر است تبدیل می‌کند و همچنین سطح DC و دامنه را به مقدار دلخواه می‌رساند.

۲-۲-۳- ADC

برای تبدیل سیگنال آنالوگ به دیجیتال با استفاده از روش successive approximation ۴ بیت اول بدست می‌آید، در ادامه با تکنیک gm scaling در دو مرحله ۳ بیت میانی و ۲ بیت نهایی مشخص می‌شود. با افزایش SNR به روش دلتا-سیگما دیتای دیجیتال در ۱۱ بیت به خروجی انتقال داده می‌شود. از یک resistor string^۴ برای بدست آوردن ولتاژهای مینا استفاده شده است و روش gm scaling باعث کاهش تعداد tabها و همچنین پیچیدگی مدار دیجیتال کنترل کننده

^۱- تشخیص دهنده فاز و فرکانس

^۲- Low pass filter

^۳- Voltage controlled oscillator

^۴-نوار مقاومتی

سویچ‌ها می‌شود تا ساختار DAC^۱ مورد نیاز تکمیل گردد. یک Register^۲، offset مربوط به هر Comparator را در خود ذخیره کرده و در حوزه جریان آن را جبران می‌کند. چون نه در بلوک DAC و نه در offset cancellation از خازن استفاده نشده است لذا تبدیل سیگنال آنالوگ به دیتای دیجیتال کاملاً بدون استفاده از خازن صورت گرفته که محاسن زیادی دارد. به عنوان مثال اگر از خازن استفاده می‌شد باعث کندی مدار، افزایش توان مصرفی و مساحت اشغال شده بر روی تراشه می‌شد.

^۱ - Digital to analog converter

فصل سوم : مدار طراحی شده


۳-۱- مقدمه

در این فصل بلوکهای طراحی شده با جزئیات کامل مورد بحث قرار گرفته و محاسبات و شبیه‌سازی‌های انجام شده ارائه می‌گردد. برای حفظ انسجام، مسیر سیگنال از ورودی تا خروجی را دنبال خواهیم نمود.

۳-۲- Pre amplifier

همانطور که قبلاً اشاره شد یک تقویت کننده با بهره بالا در فرکانس Carrier مورد نیاز است. در چنین فرکانسی استفاده از تقویت کننده‌های معمول چون Folder Cascade انتخاب مناسبی نمی‌باشد زیرا Load^۱ متصل به خروجی (در این فرکانس) بیشتر اثر خازنی دارد تا مقاومتی لذا امپدانس خروجی بالای این تقویت کننده کارساز نخواهد بود، علاوه بر آن وجود المانهای متعدد که هر کدام نویز قابل توجهی را به مدار اضافه می‌کنند باعث کاهش SNR خواهد شد. لذا ساده‌ترین مدار با کمترین المان ممکن پیشنهاد می‌شود (شکل ۳-۱).

^۱- بار




شکل ۳-۱: یک طبقه از Pre amp.


همانطور که در شکل ۳-۱ دیده می‌شود، ترانزیستور $M1$ با بایاس ثابت به عنوان منبع جریان برای دو ترانزیستور $M2$ و $M3$ که بصورت دیفرانسیلی قرار گرفته‌اند عمل می‌کند. ترانزیستورهای $M4$ و $M5$ در نقش Active Load^۱ عمل کرده و توسط ترانزیستور $M6$ بایاس می‌شوند. $M7$ و $M8$ نیز وظیفه^۲ CMF مدار را بر عهده دارند. برای شبیه‌سازی Layout مربوط در نرم‌افزار Cadence طراحی و سپس توسط HSpice آنالیز شده یک بلوک همانند این مدار به عنوان Load در خروجی قرار گرفته و نتیجه به قرار زیر می‌باشد. همانگونه که در شکل ۳-۲ دیده می‌شود بهره^۳ مدار در بیشترین فرکانس کاری بالای 20dB است و از آنجایی که این تقویت‌کننده در ساختار حلقه باز استفاده می‌شود می‌توان از چند طبقه مشابه به صورت Cascade استفاده کرد (شکل ۳-۳).

^۱- بار فعال

^۲-common mode feedback



شکل ۳-۲: نتیجه آنالیز AC یک طبقه از Pre amp.




شکل ۳-۳: Cascading

چنانچه از شکل ۳-۳ برمی آید سه تقویت کننده دیفرانسیلی کامل و سپس یک طبقه با خروجی تک سر و در نهایت یک inverter برای رساندن سوینگ خروجی به مقدار ماکزیمم (از Gnd تا Vdd) پشت سر هم قرار گرفته اند و در نهایت بهره ای بالای 70dB بدست می آید. بهره بالای 20dB طبقه اول موجب می شود نویز مربوط به طبقه های بعدی و همچنین ترانزیستورهای M7 و M8 کم اثر شود. اثر نویز ترانزیستورهای M1 و M6 هم به صورت Common mode^۱ بوده و به دلیل CMRR^۲ بالای کل مدار تأثیرگذار نخواهد بود در مورد اثر نویز Vdd نیز چنین است. تنها نویز تأثیرگذار مربوط به ترانزیستورهای M2، M3، M4 و M5 خواهد بود. نتیجه آنالیز کلی این طبقات در دیاگرام بد شکل ۳-۴ قابل مشاهده است.


^۱ - مد مشترک

^۲ - Common mode rejection ratio



شکل ۳-۴: نتیجه آنالیز AC Pre amp.

جهت طراحی BPF مورد نیاز از مدار زیر استفاده شده است.



شکل ۳-۵: BPF