

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشگاه ارومیه

دانشکده فنی و مهندسی

گروه مهندسی برق

## پایان نامه کارشناسی ارشد الکترونیک

طراحی و پیاده سازی یک طبقه تقویت کننده با بهره دقیق 8 ( دقت 0.1% )  
(، با آفست حذف شده و زمان نشست 2ns) (با دقت settling حداقل 9 بیت) در  
پروسی CMOS 0.18um

علیرضا مصری

اساتید راهنما

پروفسور خیرالله حدیدی - پروفسور عبدالله خوبی

بهمن ماه ۱۳۹۲

کلیه حقوق این اثر متعلق به دانشگاه ارومیه است.



پایان نامه آقای علیرضا مصری به شماره دانشجویی ۹۰۰۵۳۱۰۰۹ تحت عنوان: طراحی و پیاده سازی یک طبقه تقویت کننده با بهره دقیق ۸ (دقت 0.1%) با آفست حذف شده و زمان نشست >2nsec در پروسس CMOS 0.18 um به تاریخ ۹۲/۱۱/۱۵ به شماره ثبت مورد پذیرش هیئت محترم داوران با رتبه عالی و نمره ۱۹/۷ قرار گرفت.

امضاء	نام و نام خانوادگی	کمیته دفاع
	آقای دکتر خیراله حدیدی	استاد راهنما و رئیس هیئت داوران
	آقای دکتر عبدالله خوبی	استاد راهنمای دوم
	آقای دکتر ابراهیم عباسپور	داور داخلی
	آقای دکتر بهروز طوسی	داور خارجی
	آقای دکتر سعید تاروردیلو	نماینده تحصیلات تکمیلی

حق چاپ و نشر برای دانشگاه ارومیه محفوظ میباشند.



دانشگاه ارومیه  
دانشکده فنی و مهندسی

طراحی و پیاده سازی یک طبقه تقویت کننده با بهره دقیق 8 ( دقت 0.1% )  
(، با آفست حذف شده و زمان نشست 2ns (با دقت settling حداقل 9 بیت) در  
پروسس CMOS 0.18um

دانشجو:

علیرضا مصری

این پایان نامه به عنوان بخشی از فعالیتهای علمی - پژوهشی مقطع کارشناسی ارشد مهندسی برق گرایش  
الکترونیک در تاریخ ۱۳۹۲/۱۱/۱۵ توسط هیئت داوران ذیل مورد پذیرش قرار گرفت.

استاد راهنمای اول: پروفسور خیرالله حدیدی

استاد راهنمای دوم: پروفسور عبدالله خوبی

داور خارجی: دکتر بهروز طوسی

داور داخلی: دکتر ابراهیم عباسپور ثانی

نماینده تحصیلات تکمیلی: دکتر سعید تارپوردیلو اصل

کلیه حقوق این اثر متعلق به دانشگاه ارومیه است



تاریخ:

دانشگاه ارومیه

شماره:

دانشکده فنی و مهندسی

### تعهدنامه پژوهشی

نظر به اینکه چاپ و انتشار پایان نامه های تحصیلی دانشجویان دانشگاه ارومیه مبین بخشی از فعالیتهای علمی - پژوهشی دانشجویی می باشد که با استفاده از اعتبارات دانشگاه انجام می شود، برای آگاهی دانشجویان و رعایت حقوق دانشگاه، دانش آموختگان گرامی نسبت به رعایت موارد ذیل متعهد میشوند:

۱. قبل از چاپ پایان نامه خود، مراتب رابطورکتبی به مدیریت تحصیلات تکمیلی دانشگاه اطلاع و کسب اجازه نمایند.
۲. در انتشار نتایج پایان نامه در قالب مقاله، همایش، اختراع، اکتشاف و سایر موارد ذکر نام دانشگاه ارومیه الزامی است.
۳. انتشار نتایج پایان نامه باید با اطلاع و کسب اجازه از استاد راهنما صورت گیرد.

اینجانب **علیرضا مصری** دانشجوی گرایش **الکترونیک مقطع کارشناسی ارشد** تعهدات فوق

و ضمانت اجرایی آنرا قبول کرده و به آن ملتزم میشوم.

تاریخ و امضا دانشجو

تقدیم به

# خانواده عزیزم

سیاس ایزد منان که به من این فرصت را داد تا به این مرحله از علم رسیده و از هیچ محبتی دریغ نکرد و در تمام مراحل زندگی مرا قوت قلب بود. از اساتید راهنمای گرانقدرم آقایان پروفیسور خیرالله حدیدی و پروفیسور عبدالله خویی که افتخار شاگردی این بزرگواران را داشتم به خاطر زحمات و کمک‌هایشان کمال تشکر و قدردانی را به عمل می‌آورم. همچنین بر خود لازم می‌دانم از استاد دوره کارشناسی ام جناب آقای دکتر جواد حدادنیا که استاد درس الکترونیک ۳ بنده بودند، تشکر و قدردانی کنم. همچنین از دوستان خود در دانشگاه ارومیه و پژوهشکده میکروالکترونیک و مخصوصا از آقای مهندس محمود مهدی پور به خاطر دوستی صمیمانه ایشان کمال تشکر و قدردانی را دارم. همچنین از خانم دکتر صدرافشاری نیز به خاطر خواندن پایان‌نامه بنده و ارائه مطالب مفید در مورد آن تشکر می‌نمایم.

## چکیده

موضوع این پایان نامه طراحی یک تقویت کننده با بهره ۸ (با دقت بهره حداقل ۱۰ بیت) و سرعت settling ۲ نانوثانیه (با حداقل ۹ بیت دقت) با آفست حذف شده به ازای خازن بار تک سر ۰.۵ پیکو فاراد می باشد.

مدار طراحی از سه قسمت برای دست یابی به بهره دقیق استفاده می کند. ۱- مدار تنظیم بهره برای نگه داشتن مقدار بهره مدار حول مقدار ۸ در گوشه های مختلف پروسه. ۲- مدار بایاس حساس به تغییرات مقاومت جهت جبران اثر تغییرات مقاومت بر روی بهره مدار. ۳- مدار حذف کننده اعوجاج جهت دستیابی به خطی بودن (دقت) بالا.

از آنجایی که خطاهای موجود در فرآیند ساخت منجر به ایجاد آفست در مدارها می شود به همین خاطر مدارهایی نیز برای حذف آفست بلوک های مختلف تقویت کننده در نظر گرفته شده است تا عملکرد درست مدار را هنگام وجود آفست نیز تضمین کنند.

مدار در تکنولوژی ۱۸۰ نانومتر CMOS با ۱ پلی و ۶ لایه فلز طراحی و شبیه سازی شده است. زمان نشست مدار برای بار ۰.۵ پیکو فاراد در هر خروجی، برابر ۲ نانوثانیه و توان مصرفی آن نیز برابر با ۶۴ میلی وات می باشد. سوپینگ خروجی مدار نیز برابر با ۰.۸ ولت پیک تا پیک می باشد.

**واژگان کلیدی:** تقویت کننده حلقه باز، زمان نشست، حذف آفست، جبران تغییرات پروسه ساخت، خطی بودن.



## فهرست مطالب

۱	مقدمه	۱
۴	مفاهیم اولیه	۲
۴	۱-۲ زمان نشست	
۵	۲-۲ آفست	
۸	۳- ساختار پیشنهادی برای تقویت کننده	۳
۳۱	۴- حذف آفست تقویت کننده اصلی و قسمت تنظیم بهره	۴
۵۶	۵- Layout کلی و بخش های مختلف آن	۵
۵۹	۶- نتیجه گیری، مقایسه و پیشنهادات	۶
۶۱	مراجع	

## فهرست شکل ها

- شکل ۱-۲ نمایش زمان نشست و محدوده خطای قابل خروجی ..... ۴
- شکل ۲-۲ وضعیت خروجی تفاضلی تقویت کننده تفاضلی ایده آل و بدون آفست ..... ۶
- شکل ۳-۲ تقویت کننده تفاضلی دارای آفست (الف) قبل از حذف آفست (ب) حذف آفست خروجی توسط منبع  $V_{OSin}$  ..... ۶
- شکل ۴-۲ حذف آفست خروجی توسط تغییر در ولتاژ گیت بارهای فعال ..... ۷
- شکل ۱-۳ ساختار استفاده شده به عنوان تقویت کننده ..... ۸
- شکل ۲-۳ مدل نیم مدار برای محاسبه ترانساینایی ..... ۱۰
- شکل ۳-۳ تقویت کننده به همراه مدار common mode feedback ..... ۱۰
- شکل ۴-۳ ساختار تنظیم بهره بر روی مقدار ۸ ..... ۱۱
- شکل ۵-۳ مدار پیشنهاد شده برای استفاده به عنوان DDA ..... ۱۲
- شکل ۶-۳ مدار common mode feedback طبقه اول مدار DDA ..... ۱۴
- شکل ۷-۳ نمایش گره اعمال ولتاژ خروجی مدار DDA در مدارهای main و replica ..... ۱۴
- شکل ۸-۳ مقاومت های degeneration افزوده شده برای افزایش توانایی مدار برای جبران افت بهره ..... ۱۶
- شکل ۹-۳ ساختار مدار تقویت کننده برای جبران تغییرات مقاومت و گوشه های پروسه ..... ۱۷
- شکل ۱۰-۳ بررسی مدار پیشنهادی برای قسمت بایاس در گوشه های SS و FS ..... ۱۸
- شکل ۱۱-۳ ساختار استفاده شده برای تست رفتار مدار از نظر تنظیم بهره ..... ۱۹
- شکل ۱۲-۳ منحنی اختلاف خروجی ایده آل از خروجی بدست آمده از مدار ..... ۲۰
- شکل ۱۳-۳ ولتاژ کنترلی در گوشه های مختلف پروسه بعد از تنظیم بهره مدار ..... ۲۰
- شکل ۱۴-۳ زوج دیفرانسیلی افزوده شده جهت حذف هارمونیک سوم خروجی برای بهبود عملکرد خطی مدار ..... ۲۱
- شکل ۱۵-۳ منحنی خطای خروجی در گوشه های مختلف پروسه ازای محدوده ورودی مورد نیاز ... ۲۲
- شکل ۱۶-۳ منحنی خطای خروجی به ازای افزایش ۳۰ درصدی مقدار مقاومت ها در گوشه های مختلف پروسه ..... ۲۲
- شکل ۱۷-۳ منحنی خطای خروجی به ازای کاهش ۳۰ درصدی مقدار مقاومت ها در گوشه های مختلف پروسه ..... ۲۳
- شکل ۱۸-۳ منحنی خطای خروجی در گوشه TT به ازای تغییر مقاومت با گام ۱۰ درصد ..... ۲۳
- شکل ۱۹-۳ وضعیت بخش تنظیم بهره (الف) قبل از شروع تنظیم بهره ( $CK=0$ ) ..... ۲۴
- شکل ۲۰-۳ وضعیت خروجی مدار Replica و ولتاژ  $V_{Control}$  قبل و بعد از تنظیم بهره در گوشه های

مختلف پروسه	۲۵
شکل ۲۱-۳ وضعیت خروجی مدار Replica و ولتاژ $V_{Control}$ قبل و بعد از تنظیم بهره به ازای تغییرات مقادیر نامی مقاومت ها	۲۶
شکل ۲۲-۳ نحوه تولید کلاک های مورد نیاز برای قسمت ورودی مدار main	۲۷
شکل ۲۳-۳ خروجی مدار main به ازای تغییرات مقادیر نامی مقاومت ها	۲۷
شکل ۲۴-۳ خروجی مدار main به ازای ورودی ۵۰ میلی ولت در گوشه های مختلف پروسه	۲۸
شکل ۲۵-۳ خروجی مدار main به ازای ورودی ۱۰ میلی ولت در گوشه های مختلف پروسه	۲۹
شکل ۲۶-۳ خروجی مدار main در گوشه های مختلف پروسه به ازای تغییرات مقادیر مقاومت های مدار	۳۰
شکل ۲۷-۳ پاسخ فرکانسی تقویت کننده	۳۰
شکل ۱-۴ کلاک های استفاده شده در قسمت تنظیم بهره	۳۱
شکل ۲-۴ وضعیت قسمت تنظیم بهره در هنگام حذف آفست و تنظیم بهره	۳۲
شکل ۳-۴ مدار replica در مرحله حذف آفست	۳۲
شکل ۴-۴ حذف آفست مدار replica توسط تقویت کننده $A_{aux1}$	۳۳
شکل ۵-۴ تقویت کننده $A_{aux1}$ به همراه مدار حذف آفست آن	۳۴
شکل ۶-۴ حذف آفست تقویت کننده $A_{aux1}$	۳۵
شکل ۷-۴ حذف آفست مدار DDA	۳۶
شکل ۸-۴ کلاک های استفاده شده در قسمت تنظیم بهره برای حذف آفست و تنظیم بهره	۳۶
شکل ۹-۴ خروجی مدار replica در مواقع حذف آفست و تقویت سیگنال ورودی در حالت بدون تنظیم بهره	۳۷
شکل ۱۰-۴ حذف آفست مدار replica به ازای ۱۰ میلی ولت آفست ارجاع داده شده به ورودی در مدار $A_{aux1}$	۳۹
شکل ۱۱-۴ حذف آفست مدار replica به ازای ۱۰- میلی ولت آفست ارجاع داده شده به ورودی در مدار $A_{aux1}$	۳۹
شکل ۱۲-۴ آفست باقیمانده خروجی مدار DDA به ازای آفست معادل ورودی برابر با ۱۰- میلی ولت	۴۰
شکل ۱۳-۴ آفست باقیمانده خروجی مدار DDA به ازای آفست معادل ورودی برابر با ۱۰ میلی ولت ..	۴۰
شکل ۱۴-۴ نتایج شبیه سازی حذف آفست و تنظیم بهره در بخش تنظیم بهره	۴۲
شکل ۱۵-۴ وضعیت بخش تنظیم بهره در هنگام تنظیم بهره	۴۲
شکل ۱۶-۴ نمایش قرار گرفتن خروجی مدار replica در بازه مورد نیاز برای تضمین دقت حداقل ۹ بیت	

۴۳	.....
شکل ۴-۱۷	شبیه سازی حذف آفست و تنظیم بهره در بخش تنظیم بهره‌ها در نظر گرفتن آفست
۴۴	..... همه بلوک‌ها
شکل ۴-۱۸	نمایش قرار گرفتن خروجی مدار replica در بازه مورد نیاز برای تضمین دقت حداقل ۹ بیت
۴۴	..... با در نظر گرفتن آفست همه بلوک‌ها
شکل ۴-۱۹	تحلیل مونته کارلو برای بخش تنظیم بهره
۴۶	..... شکل ۴-۲۰
شکل ۴-۲۰	ساختار استفاده شده برای تقویت کننده حذف آفست تقویت کننده اصلی
۴۷	..... شکل ۴-۲۱
شکل ۴-۲۱	حالت‌های ممکن برای مدار حذف کننده آفست تقویت کننده اصلی
۴۸	..... شکل ۴-۲۲
شکل ۴-۲۲	ساختار استفاده شده برای تقویت کننده $A_{aux2}$
۴۹	..... شکل ۴-۲۳
شکل ۴-۲۳	فیلتر پایین گذر استفاده شده در شکل ۴-۲۰
۴۹	..... شکل ۴-۲۴
شکل ۴-۲۴	نتایج حذف آفست خروجی تقویت کننده اصلی توسط مدار $A_{aux2}$
۵۰	..... شکل ۴-۲۵
شکل ۴-۲۵	شکل موج کلاک‌های $CK_2$ ، $CK_3$ و خروجی تقویت کننده اصلی
۵۱	..... شکل ۴-۲۶
شکل ۴-۲۶	سوئیچ‌ها و کلاک‌های استفاده شده در ورودی تقویت کننده اصلی
۵۱	..... شکل ۴-۲۷
شکل ۴-۲۷	کلاک‌های استفاده شده در تقویت کننده اصلی
۵۳	..... شکل ۴-۲۸
شکل ۴-۲۸	ساختار کلی مدار replica و main با مدار حذف آفست
۵۴	..... شکل ۴-۲۹
شکل ۴-۲۹	شکل موج‌های گره‌های مختلف تقویت کننده پیشنهاد شده
۵۴	..... شکل ۴-۳۰
شکل ۴-۳۰	شکل موج خروجی به همراه سیگنال ورودی و کلاک‌های قسمت تقویت کننده اصلی
۵۴	..... شکل ۴-۳۱
شکل ۴-۳۱	سیگنال ورودی و خروجی تقویت کننده اصلی بعد از حذف آفست و عمل تنظیم بهره با در نظر گرفتن آفست تمامی مدارهای مدار
۵۵	.....
۵۶	..... شکل ۵-۱
شکل ۵-۱	Layout تقویت کننده main به همراه مدار حذف کننده آفست تقویت کننده main
۵۷	..... شکل ۵-۲
شکل ۵-۲	Layout تقویت کننده replica به همراه مدار حذف کننده آفست تقویت کننده replica
۵۷	..... شکل ۵-۳
شکل ۵-۳	Layout مدار DDA
۵۸	..... شکل ۵-۴
شکل ۵-۴	Layout کلی طبقه گین

## فهرست جداول

۵۹	..... جدول ۶-۱
جدول ۶-۱	مقایسه مدار پیشنهادی با طرح‌های قبلی

با توجه به اینکه مدارهای دیجیتال حساسیت کمتری به نویز، تغییرات منبع تغذیه و تغییرات پروسه دارند، به همین خاطر طراحی و تست مدارها را بسیار آسانتر می‌کنند. اما مهمترین عامل توسعه مدارها و پردازنده های دیجیتال، بهبود عملکرد آنها با پیشرفت تکنولوژی ساخت مدارهای مجتمع می باشد که امکان مجتمع سازی بیشتر، کاهش توان مصرفی، افزایش سرعت یا کاهش هزینه را به همراه دارد. علاوه بر این عوامل، نوآوری ها در معماری ها و مدارها به همراه بهبود ابزارهای CAD تحلیل و سنتز مدارها، باعث شده بود تا در اوایل دهه ۱۹۸۰ آینده خوبی برای مدارهای آنالوگ تصور نشود. با وجود مزایای ذکر شده برای مدارهای دیجیتال دو عامل محیط فیزیکی باعث شده است که نه تنها طراحی آنالوگ کنار گذاشته نشود بلکه نیاز به طراحان مدارهای آنالوگ نیز بیشتر شود: (۱) سیگنالهای طبیعی ماهیت آنالوگ دارند و (۲) انسانها اطلاعات را به صورت آنالوگ درک و حفظ می‌کنند [۱].

پردازش سیگنالهای آنالوگ به خاطر حساسیت آنها به نقص های<sup>۱</sup> مداراز قبیل نویز و اعوجاج مشکل است در حالیکه در دنیای دیجیتال به خاطر داشتن دو سطح ولتاژ و عملکرد درست مدارهای دیجیتال حتی در صورت نویزی بودن داده ها مشکلی از این نظر وجود ندارد. به همین خاطر نهایتا سیگنالهای آنالوگ باید در حوزه دیجیتال پردازش شوند. بنابراین برای ارتباط بین پردازنده های دیجیتال و دنیای آنالوگ باید مدارهای بازسازی<sup>۲</sup> و مدارهای اخذ داده<sup>۳</sup> بکاربرده شوند که مبدل های آنالوگ به دیجیتال برای دریافت و رقمی کردن<sup>۴</sup> سیگنال در طبقات ورودی و مبدل های دیجیتال به آنالوگ برای تولید دوباره سیگنال در طبقات خروجی مورد استفاده قرار می‌گیرند. بسیاری از سیستم های میکروالکترونیک امروزی از قبیل گوشی های موبایل، دوربین های دیجیتال از مدارهای آنالوگ استفاده می‌کنند که عامل اصلی محدودیت سرعت سیستم می‌باشند. به همین خاطر طراحی مبدل های آنالوگ به دیجیتال با دقت بالا، سرعت بالا و توان مصرفی پایین یکی از مشکلات اساسی در طراحی آنالوگ می‌باشد [۲].

یکی از انواع مبدل های آنالوگ به دیجیتال مبدل های خط لوله<sup>۵</sup> می‌باشند که برای کاربردهایی با سرعت متوسط، از نظر توان مصرفی بسیار مناسب هستند [۳]. سرعت مبدل های آنالوگ به دیجیتال خط لوله متداول،

---

<sup>1</sup>Imperfections

<sup>2</sup>Reconstruction Circuits

<sup>3</sup>Data Acquisition

<sup>4</sup>Digitize

<sup>5</sup>Pipeline

به خاطر نیاز به تقویت کننده های حلقه بسته با بهره بالا و پهنای باند وسیع در طبقه های بهره<sup>۱</sup> محدود می شوند. برای رفع این محدودیت چندین مبدل آنالوگ به دیجیتال با طبقه های بهره با ساختار حلقه باز و کالیبراسیون دیجیتال پیشنهاد شده است. در [۴] راه حل مناسبی برای کاهش توان مصرفی با جایگزین کردن تقویت کننده حلقه بسته در طبقه اول مبدل آنالوگ به دیجیتال از نوع خط لوله با یک تقویت کننده حلقه باز ارائه شده است. همچنین در [۵, ۶] از آرایه ای از مبدل های آنالوگ به دیجیتال که از تقویت کننده های حلقه باز مد جریان در طبقه های خط لوله برای رسیدن به سرعت های نمونه برداری در حدود میلیون نمونه در ثانیه استفاده شده است. همچنین، مبدل های آنالوگ به دیجیتال Time-Interleaved برای دستیابی به نرخ تبدیل بالاتر نیز رایج می باشد. در [۷] نمونه ای از این مبدل ها که بر مبنای ساختار تقریب متوالی<sup>۲</sup> (SAR) ارائه شده است که به سرعت بالا و توان مصرفی پایین دست یافته اند. مبدل های خط لوله با تکنیک Time-Interleaved [۵, ۶] می توانند حتی عملکرد تبدیل بالاتری در مقایسه با مبدل های روش SAR داشته باشند [۷].

به طور خلاصه می توان گفت که مهمترین عامل محدود کننده دقت و سرعت مبدل های آنالوگ به دیجیتال طبقه بهره آنها می باشد که بهبود دقت و سرعت به همراه کاهش توان مصرفی آنها تاثیر مستقیمی بر بهبود عملکرد کلی مبدل های آنالوگ به دیجیتال از نظر دقت، سرعت و توان مصرفی خواهد داشت.

هدف ما در این پایان نامه ارائه یک تقویت کننده (طبقه بهره) با سرعت و دقت بالا جهت استفاده در مبدل های آنالوگ به دیجیتال خط لوله جهت بهبود عملکرد آنها می باشد.

در این پایان نامه هدف طراحی یک تقویت کننده با بهره ۸ با دقت dc حداقل ۱۰ بیت و دقت settling حداقل ۹ بیت در زمان کمتر از ۲ نانوثانیه به ازای سوپینگ ۰.۸ ولت پیک تا پیک در پروسه ۰.۱۸ میکرومتر CMOS می باشد.

با توجه به اینکه مقادیر عناصر مدار و مشخصات ترانزیستورها در گوشه های مختلف پروسه و یا به خاطر تغییرات در پروسه ساخت می توانند تغییر کنند به همین دلیل بدون داشتن مکانیزمی که بتواند بهره مدار را در حدود یک مقدار خاص نگه دارد عملاً دستیابی به بهره دقیق غیر ممکن می باشد. به همین خاطر از روشی مشابه روشی که در [۸] استفاده شده است برای تنظیم بهره حول مقدار ۸ استفاده کرده ایم. اما این روش بهره کاملاً دقیق را فقط برای یک ورودی خاص که عمل تنظیم بهره نیز براساس آن صورت می گیرد، تضمین می کند. همچنین با توجه به اینکه با افزایش دامنه سیگنال ورودی، اثر هارمونیک های مرتبه بالا در سیگنال خروجی ظاهر شده و باعث کاهش ولتاژ خروجی می شود از مداری جهت کاهش اثر هارمونیک های مرتبه بالا در خروجی استفاده شده است که به بهبود رفتار خطی مدار بسیار کمک می کند. همچنین از آنجایی که به بهره کمی نیاز

<sup>1</sup> Gain Stages

<sup>2</sup> Successive Approximation Register

داریم به همین خاطر باید از بار مقاومتی استفاده کنیم. از آنجایی که مقدار بار مقاومتی به خاطر تغییرات پروسه می‌تواند در محدوده وسیعی تغییر کند به همین خاطر مدار بایاس ساده ولی بسیار موثر در جبران اثر تغییرات مقدار مقاومت ها بر روی بهره پیشنهاد گردیده است به طوری که بدون استفاده از این مدار امکان پیاده سازی چنین مداری با این دقت تقریبا غیر ممکن می‌باشد. از آنجایی که پدیده های سیستماتیک و تصادفی می‌تواند باعث تفاوت ولتاژ آستانه ترانزیستورها شود، سیستم حتما دارای آفست خواهد بود و برای یک مداری که نیاز هست تا بعد از ساخت شدن دارای عملکرد درست و قابل قبول باشد، حتما باید آفست آن حذف شود. به همین خاطر روش های مختلفی برای حذف آفست بلوک های مختلف مدار مورد استفاده قرار گرفته است.


ادامه متن در این پایان نامه بدین صورت خواهد بود: در فصل دوم به بیان مفاهیم اولیه مورد نیاز در پایان نامه خواهیم پرداخت. در فصل سوم به بررسی و ارائه نتایج شبیه سازی مربوط به مدار تقویت کننده طراحی شده بدون در نظر گرفتن آفست خواهیم پرداخت. در فصل چهارم به بررسی و نتایج شبیه سازی بلوک های مختلف با حضور عوامل ناهمسانی در ترانزیستورها که منجر به ایجاد آفست در مدارها می‌شود خواهیم پرداخت. فصل پنجم نیز مربوط به ارائه layout مدار می باشد. فصل ششم نیز به ارائه مشخصات تقویت کننده طراحی شده و مقایسه آن با ساختارهای موجود و همچنین نتیجه گیری اختصاص یافته است.

## ۲ مفاهیم اولیه

در این فصل برخی از مفاهیم مورد نیاز و مرتبط به پایان نامه توضیح داده می‌شود و محدودیت های موجود برای آنها در پروژه انجام شده را مشخص کرده و طراحی را نیز با در نظر گرفتن این محدودیت ها انجام خواهیم داد.

### ۱-۲ زمان نشست<sup>۱</sup>

مدت زمانی می‌باشد که لازم است بعد از اعمال سیگنال ورودی به مدار سپری شود تا خروجی در محدوده خطای قابل قبولش قرار بگیرد. اگر خروجی ایده آل مداری بعد از سپری شدن زمان نشست برابر  $V_x$  باشد و نیاز باشد که دقت settling خروجی برابر  $N$  بیت باشد در اینصورت محدوده خطای قابل قبول خروجی برابر  $\pm \frac{V_x}{2^{N+1}}$  خواهد بود. شکل ۱-۲ محدوده خروجی قابل قبول را نشان می‌دهد که  $t_s$  مشخص کننده زمان نشست مدار می‌باشد



شکل ۱-۲ نمایش زمان نشست و محدوده خطای قابل خروجی

در این پروژه که هدف طراحی یک تقویت کننده با بهره ۸ (با دقت بهره ۱۰ بیت) و دستیابی به زمان نشست کمتر از ۲ نانو ثانیه (با حداقل دقت ۹ بیت) به ازای سوپینگ ۰.۸ ولت پیک تا پیک می‌باشد، خطای قابل

<sup>۱</sup>Settling time




قبول به صورت  $\pm \frac{LSB}{2}$  خواهد بود. به عنوان مثال برای حداکثر مقدار ورودی که خروجی ۴۰۰ میلی ولت تولید خواهد کرد، در صورتی مدار رفتار قابل قبولی خواهد داشت که خروجی برابر  $400mV \pm \frac{LSB}{2} = 400mV \pm 0.781mV$  در زمان کمتر از ۲ نانو ثانیه بعد از اعمال ورودی به مدار باشد.

## ۲-۲ آفست


آفست پدیده ای است که باعث می شود زمانی که به مدار هیچگونه سیگنال ورودی اعمال نشده است به جای اینکه در یک تقویت کننده تفاضلی، تفاضل خروجی ها برابر صفر باشد، از این مقدار منحرف شوند و در نتیجه ولتاژ خروجی تفاضلی مدار برابر صفر نباشد. این پدیده تحت تاثیر عوامل تصادفی و سیستماتیک ایجاد می شود. عوامل تصادفی به خاطر عدم قطعیت و تغییرات در فرایند تولید بوجود می آیند. به عنوان مثال، ولتاژ آستانه هدایت ترانزیستورهای MOSFET به سطح غلظت ناخالصی ها در کانال ترانزیستورها بستگی دارد. به همین دلیل ممکن است دو قطعه ی مشابه دارای ولتاژ آستانه ی متفاوت باشند. عامل دیگری که باعث ایجاد آفست در مدار می شود، خطاهای سیستماتیک می باشد. خطاهای سیستماتیک از چپش نامناسب ترانزیستورها در هنگام Layout مدار ناشی می شود که از روش های مختلفی از جمله استفاده از تکنیک common centroid کردن ترانزیستورهای ورودی تقویت کننده تفاضلی برای خنثی کردن اثر گرادیان های مرتبه اول (گرادیان اکسید و دیگر تغییرات پروسه ساخت) در امتداد دومی محور طول و عرض می توان استفاده کرد [۲، ۹].

تقویت کننده تفاضلی شکل ۲-۲ را در نظر بگیرید که ولتاژ آستانه هدایت آنها با هم برابر می باشد. در این صورت، ترانزیستورها دارای ولتاژ overdrive ( $V_{GS} - V_{th}$ ) یکسانی بوده و جریان  $I_{SS}$  به نسبت مساوی بین آنها تقسیم خواهد شد و در نتیجه به خاطر افت ولتاژ یکسان در دو سر مقاومت ها، خروجی تفاضلی برابر صفر خواهد بود.



شکل ۲-۲ وضعیت خروجی تفاضلی تقویت کننده تفاضلی ایده آل و بدون آفست

حال شکل ۲-۳ الف را در نظر بگیرید که ولتاژ آستانه هدایت آنها با هم متفاوت می باشد. در این صورت، ترانزیستوری که ولتاژ آستانه کوچکتری داشته باشد، به خاطر داشتن ولتاژ *overdrive* بیشتر سهم بیشتری از جریان دنباله ( $I_{SS}$ ) را به خود اختصاص خواهد داد و در نتیجه ولتاژ درین آن در ولتاژ پایین تری نسبت به ترانزیستور دیگری قرار خواهد گرفت. در این صورت ولتاژ تفاضلی خروجی مخالف صفر خواهد بود. در این وضعیت، به ولتاژی که لازم است به ورودی تقویت کننده تفاضلی اعمال شود تا خروجی تفاضلی مدار به مقدار صفر برگردد ولتاژ آفست ارجاع داده شده به ورودی<sup>۱</sup> می گویند که در شکل ۲-۳ ب با  $V_{OSin}$  نشان داده شده است.




شکل ۲-۳ تقویت کننده تفاضلی دارای آفست (الف) قبل از حذف آفست (ب) حذف آفست خروجی توسط

منبع  $V_{OSin}$

<sup>۱</sup>Input Referred Offset Voltage

معمولا در تقویت کننده هایی که از بار فعال به جای مقاومت ها استفاده می شود، با تغییر ولتاژ گیت آنها می توان اثر آفست در خروجی مدار را حذف کرد (شکل ۴-۲).




شکل ۴-۲ حذف آفست خروجی توسط تغییر در ولتاژ گیت بارهای فعال

با توجه به اینکه در این پروژه هدف دستیابی به دقت settling حداقل ۹ بیت در زمان کمتر از ۲ نانوثانیه می باشد، بنابراین ولتاژ خروجی مدار در کمتر از ۲ نانوثانیه باید به محدوده ی خطای قابل قبول خروجی که برابر  $\pm \frac{LSB}{2}$  می باشد برسد. به همین دلیل لازم است که آفست خروجی برای عملکرد درست مدار در بازه  $-\frac{LSB}{2} < Vos_{out} < \frac{LSB}{2}$  قرار گیرد. برای حداقل دقت settling ۹ بیت، باید  $Vos_{out}$  در بازه  $-781\mu V < Vos_{out} < 781\mu V$  قرار گیرد. پس باید تقویت کننده ای که از آن برای حذف آفست مدار طبقه بهره استفاده می کنیم بهره کافی را برای کاهش آفست خروجی و قرار دادن آن در بازه فوق را داشته باشد.

### ۳ ساختار پیشنهادی برای تقویت کننده

ساختار استفاده شده در این پایان نامه به عنوان تقویت کننده، نوع بهبود یافته Folded Cascode می باشد که در آن به ازای توان مصرفی یکسان در مقایسه با Folded Cascode، می توان به فرکانس بهره واحد بالاتر و همچنین نرخ چرخش<sup>۱</sup> بیشتر در مقایسه با Folded Cascode دست پیدا کرد [۱۰]. شکل ۱-۳ ساختار بهبود یافته Folded Cascode را نشان می دهد که در آن از ترانزیستورهای NMOS ای که در Folded Cascode نقش ایجاد مسیری برای جریان ترانزیستورهای ورودی و شاخه های کسکود را ایفا می کردند به عنوان آینه ی جریانی که عمل تقویت انجام می دهد استفاده شده است. با توجه به بهره پایینی که نیاز داریم به همین دلیل در خروجی تفاضلی مدار یک مقاومت قرار می دهیم تا بهره به مقدار مورد نظر کاهش پیدا کند. همچنین به جای دو تا ترانزیستور PMOS سری در شاخه کسکود از یک ترانزیستور استفاده شده است که در این صورت با بزرگ گرفتن ولتاژ overdrive ابعاد آن را کوچکتر کرد که در این صورت منجر به کاهش خازن پارازیتی در خروجی و در نتیجه افزایش سرعت خواهد شد.



شکل ۱-۳ ساختار استفاده شده به عنوان تقویت کننده

<sup>۱</sup>RateSlew