


الله اعلم



دانشگاه شهر

دانشکده فنی و مهندسی

پایان نامه دوره کارشناسی ارشد مهندسی برق - الکترونیک

کنترل و کاهش جریان نشتی در مدارهای دیجیتال CMOS با تکنولوژی های DSM

به منظور کاهش مصرف توان

منا کارگر

استاد راهنمای:

دکتر محمد باقر غزنوی قوشچی

۱۳۸۹ زمستان

تأییدیه هیات داوران

(برای پایان نامه)

اعضای هیئت داوران، نسخه نهائی پایان نامه خانم: منا کارگر

را با عنوان: کنترل و کاهش جریان نشتی در مدارهای دیجیتال CMOS با تکنولوژی های DSM به منظور کاهش مصرف توان

از نظر فرم و محتوى بررسى نموده و پذيرش آن را برای تكميل درجه کارشناسى ارشد تأييد مى كند.

اعضای هیئت داوران	نام و نام خانوادگی	رتبه علمی	امضاء
۱- استاد راهنما			
۲- استاد مشاور			
۳- استاد مشاور			
۴- استاد ممتحن			
۵- استاد ممتحن			
۶- نماینده گروه			

تقدیم

به پاس تعبیر عظیم و انسانی شان از کلمه ایثار و از خودگذشتگی،
به پاس عاطفه سرشار و گرمای امیدبخش وجودشان که در این سردترین روزگاران بهترین پشتیبان است،
به پاس قلبهای بزرگشان که فریادرس است و سرگردانی و ترس در پناهشان به شجاعت می‌گراید،
و به پاس محبت‌های بی‌دریغشان که هرگز فروکش نمی‌کند،
این مجموعه را تقدیم می‌کنم به پدر و مادر عزیزم ...
و تقدیم می‌کنم به همسر مهربانم که بی‌شک بدون همراهی، همیاری و پشتیبانی بی‌دریغش این راه را پایانی
نبود ...

تشکر و قدردانی

در آغاز سپاس خود را به ایزد منان که توکل بر او همواره راهگشا و هموار کننده‌ی مسیرم بوده و
هست، تقدیم می‌دارم.

سپاس‌گزارم از دو وجود مقدس:

آنان که ناتوان شدند تا من به توانایی برسم ...

موهایشان سپید شد تا من روسفید شوم ...

و عاشقانه سوختند تا گرمابخش وجود من و روشنگر راهم باشند ...

پدرم و مادرم

سپاس‌گزارم از استاد گرانقدر جناب آقای دکتر غزنوی قوشچی که با دلسوزی فراتر از باور، تلاش‌های
بی‌وقفه و راهنمایی‌های ارزشمندشان، تا پایان این راه به من قدرت بخشدند.

و همچنین سپاس‌گزارم از جناب آقای دکتر ثقفی ریاست محترم دانشگاه شاهد که با تصمیم‌گیری
شایسته و بهنگام خود، مرا به پایان راه نزدیک نموده و امیدی دوباره در من زنده کردند.

چکیده

عملکرد منطقی پر سرعت با مصرف توان پایین عنصر کلیدی انواع میکروپروسسورها، ابر کامپیوترها، ارتباطات دوربرد و پردازش سیگنال‌های دیجیتال است. از آنجاییکه مدارات دینامیک در مقایسه با مدارات CMOS استاتیک مرسوم دارای سرعت سوئیچینگ بالاتری بوده و مساحت کمتری را مصرف می‌نمایند، کاربرد وسیعی در مدارات VLSI پیدا کرده‌اند. جهت دستیابی به سرعت عملکردی بالای مدار با توان مصرفی پایین، از میان ساختارهای مختلف دینامیک ساختار ANL که با داشتن طبقه latch در هر سلول خود آماده خطلولهای شدن است، مناسب‌ترین گزینه است. اما ساختارهای مختلف ANL بدلیل مشکل race problem دارای glitch در سیگنال خروجی هستند. در این پایان‌نامه دو ساختار با نام‌های TPSANL و TPANL ارائه شده است که با استفاده از کلاک دو فاز غیر همپوشان قادر به حذف glitch خروجی هستند. بهبود سرعت عملکردی در ساختار TPANL بدلیل کاهش ظرفیت خازنی گره ارزیابی مدار است و این ساختار می‌تواند در هر دو ناحیه وارونگی شدید و زیرآستانه عملکرد صحیح با توان مصرفی کمتر نسبت به دیگر ساختارهای ANL داشته باشد. ساختار پیشنهادی TPSANL نیز در ناحیه زیرآستانه می‌تواند باعث افزایش ماکزیمم فرکانس کاری مدار شود. علیرغم ساختار خطلولهای غیرمعکوس‌کننده/معکوس‌کننده در منطق ANL، هر دو منطق پیشنهادی TPSANL و TPANL بر اساس ساختار خطلولهای غیرمعکوس‌کننده/غیرمعکوس‌کننده استوار هستند و به همین دلیل مشکل افت ولتاژ روی ترانزیستورهای NMOS بلوك معکوس‌کننده در ناحیه زیرآستانه را برطرف می‌نمایند. علاوه‌براین، برای پیاده‌سازی جمع‌کننده CLA، یک ساختار درختی جدید پیشنهاد شده است که باعث کاهش طبقات تأخیر مورد نیاز می‌شود. در این پایان‌نامه انواع منابع مصرف توان و روش‌های کاهش آن‌ها در مدارات دیجیتال مورد بررسی قرار گرفته است. همچنین گیت‌های منطقی پایه استاتیک و ساختارهای مختلف مالتی‌پلکسر دیجیتال پر کاربرد، در نواحی عملکردی وارونگی شدید و زیرآستانه طراحی شده و از نظر جریان و توان نشتی و نیز توان مصرفی متوسط مورد مقایسه قرار گرفته‌اند.

کلید واژه: طراحی دیجیتال کم‌صرف، طراحی زیرآستانه، جریان نشتی، توان نشتی، منطق دینامیک، منطق (ANL) All-N-Logic

فهرست مطالب

عنوان	صفحه
فهرست جدول‌ها	۵
فهرست شکل‌ها	۵
فهرست علایم و نشانه‌ها	ط
فصل ۱ - مقدمه	۱
پیشگفتار	۱-۱
تاریخچه	۲-۱
هدف از انجام تحقیق	۳-۱
نوآوری تحقیق	۴-۱
ساختار گزارش	۵-۱
فصل ۲ - مدل‌های مصرف توان و تأخیر	۵
مقدمه	۱-۲
انواع توان مصرفی	۲-۲
مصرف توان دینامیک	۱-۲-۲
مصرف توان سوئیچینگ	۱-۱-۲-۲
مصرف توان اتصال کوتاه	۲-۱-۲-۲
Glitching	۳-۱-۲-۲
مصرف توان استاتیک	۲-۲-۲
جريان نشتی زیر آستانه	۱-۲-۲-۲
جريان نشتی گیت	۲-۲-۲-۲
جريان نشتی پیوند p-n با یاس معکوس و تونل زنی باند به باند	۳-۲-۲-۲
جريان نشتی درین القا شده توسط گیت (GIDL)	۴-۲-۲-۲
جريان سوراخ شدگی	۵-۲-۲-۲
مدل‌های توان	۳-۲
توان دینامیک	۱-۳-۲
توان استاتیک	۲-۳-۲
توان کل	۳-۳-۲
مدل‌های تأخیر	۴-۲
عملکرد زیر آستانه	۵-۲
نتیجه گیری	۶-۲
فصل ۳ - روش‌های کاهش جریان و توان نشتی	۳۲
مقدمه	۱-۳

۳۲	- ۲-۳ نقد، و مقایسه آخرین فعالیتهای مرتبط انجام شده و به روز
۳۲	- ۱-۲-۳ روش چند ولتاژ آستانه ای (ولتاژ آستانه مضاعف)
۳۴	- ۱-۱-۲-۳ ساختار CMOS چند آستانه ای
۳۶	- ۲-۱-۲-۳ ساختار CMOS دو آستانه ای
۳۷	- ۳-۱-۲-۳ ساختار CMOS با ولتاژ آستانه تغییر پذیر
۳۸	- ۴-۱-۲-۳ ساختار CMOS با ولتاژ آستانه دینامیک
۴۰	- ۵-۱-۲-۳ ساختار SOI CMOS با ولتاژ آستانه دینامیک دو گیت
۴۱	- ۲-۲-۳ روش طراحی CMOS با چند منبع ولتاژ
۴۲	- ۳-۲-۳ کنترل جریان نشتی آمده به کار با استفاده از پشته های ترانزیستور
۴۲	- ۴-۲-۳ روش بردار نشتی مینیمم
۴۴	- ۵-۲-۳ طراحی زیر آستانه
۴۵	- ۳-۳ بررسی زمینه های کاربردی موضوع
۴۵	- ۴-۳ نتیجه گیری
۴۶	فصل ۴ - ساختارهای پیشنهادی برای مدارات دینامیک
۴۶	- ۱-۴ مقدمه
۴۷	- ۲-۴ منطق ANL
۴۹	- ۳-۴ روند طراحی با استفاده از منطق ANL
۵۱	- ۴-۴ راه کارها و نکات طراحی برای غلبه بر محدودیتهای ساختار ANL
۵۱	- ۱-۴-۴ افزایش سرعت در بخش ارزیابی
۵۳	- ۲-۴-۴ کاهش سرعت در بخش گذردهی
۵۷	- ۳-۴-۴ کنترل زمین با کلک در طبقه Latch
۵۸	- ۴-۴-۴ تغییر بارگذاری در خروجی
۵۹	- ۵-۴-۴ کم کردن تغذیه پیششارژ (سوئینگ ناقص در گره ارزیابی A)
۶۱	- ۶-۴-۴ استفاده از مسیر فیدبک
۶۳	- ۷-۴-۴ کاهش ظرفیت حافظه گره ارزیابی
۶۴	- ۸-۴-۴ جدا سازی زمانی فازهای ارزیابی و گذردهی
۶۷	- ۵-۴ ساختار پیشنهادی TPANL
۶۸	- ۶-۴ ساختار پیشنهادی TPSANL
۷۰	- ۷-۴ سیگنال های کلک در ساختارهای پیشنهادی TPANL و TPSANL
۷۱	- ۸-۴ کاهش توان مصرفی در ساختارهای TPSANL و TPANL
۷۲	- ۹-۴ سیستم خطolleهای با استفاده از ساختارهای پیشنهادی TPSANL و TPANL
۷۴	- ۱۰-۴ نتیجه گیری
۷۵	فصل ۵ - نمونه مدارهای طراحی و شبیه سازی شده
۷۵	- ۱-۵ مقدمه
۷۵	- ۲-۵ محاسبه و شبیه سازی جریان نشتی در مدارات دیجیتال استاتیک

۷۵	-۱-۲-۵	محاسبه جریان نشتی کل.....
۷۷	-۲-۲-۵	محاسبه انواع ساز و کارهای نشتی ترانزیستور.....
۷۸	-۳-۲-۵	شبیه سازی جریان نشتی برای مدارات دیجیتال استاتیک.....
۷۸	-۱-۳-۲-۵	جریان نشتی یک معکوس کننده.....
۷۸	-۲-۳-۲-۵	جریان نشتی گیت NAND دو ورودی.....
۷۹	-۳-۳-۲-۵	جریان نشتی گیت NOR دو ورودی.....
۸۰	-۴-۳-۲-۵	جریان نشتی گیت AOI21.....
۸۰	-۵-۳-۲-۵	جریان نشتی گیت XOR.....
۸۱	-۶-۳-۲-۵	جریان نشتی گیت NAND سه ورودی
۸۱	-۷-۳-۲-۵	جریان نشتی گیت NOR سه ورودی
۸۲	-۸-۳-۲-۵	مقایسه نتایج در دو حالت وارونگی شدید و زیر آستانه.....
۸۵	-۳-۵	- طراحی و مقایسه ساختارهای مختلف مالتیپلکسر دیجیتال در ناحیه زیر آستانه.....
۸۶	-۱-۳-۵	- ساختارهای مختلف پیادهسازی مالتیپلکسر ۲ به ۱
۸۸	-۲-۳-۵	- شبیهسازی ساختارهای مختلف مالتیپلکسر ۲ به ۱
۹۱	-۴-۵	- جمع کننده CLA ۴ بیتی.....
۹۱	-۱-۴-۵	- ساختار جمع کننده CLA.....
۹۵	-۲-۴-۵	- نمودار درختی جمع کننده CLA.....
۹۷	-۳-۴-۵	- نتایج شبیهسازی جمع کننده CLA ۴ بیتی
۱۰۱	-۵-۵	- نتیجه گیری.....
۱۰۲	فصل ۶ - نتیجه گیری و پیشنهادات.....	
۱۰۲	-۱-۶	- نتیجه گیری
۱۰۳	-۲-۶	- پیشنهادات.....
۱۰۴	فهرست مراجع.....	
۱۰۷	واژه نامه فارسی به انگلیسی.....	
۱۰۹	واژه نامه انگلیسی به فارسی.....	

فهرست جدول‌ها

عنوان	صفحه
جدول ۲-۱: مکانیسم‌های ویژه نشت در ترانزیستور NMOS با توجه به پلاریزه ترانزیستور [۳].....	۳۰
جدول ۲-ب: جریان نشتی گیت و زیر آستانه برای سه تکنولوژی متفاوت [۳].....	۳۱
جدول ۳-۱: مقادیر جریان‌های نشتی گیت NAND [۱۶].....	۴۲
جدول ۴-۱: خروجیهای مورد انتظار برایتابع اکثریت.....	۵۱
جدول ۴-۲: جریان نشتی یک معکوس کننده در ناحیه‌های واونگی شدید و زیر آستانه.....	۷۸
جدول ۵-۱: جریان نشتی یک گیت2 NAND در ناحیه‌های واونگی شدید و زیر آستانه.....	۷۹
جدول ۵-۲: جریان نشتی یک گیت2 NOR در ناحیه‌های واونگی شدید و زیر آستانه.....	۷۹
جدول ۵-۳: جریان نشتی یک گیت AOI21 در ناحیه‌های واونگی شدید و زیر آستانه.....	۸۰
جدول ۵-۴: جریان نشتی یک گیت XOR در ناحیه‌های واونگی شدید و زیر آستانه.....	۸۱
جدول ۵-۵: جریان نشتی یک گیت NAND3 در ناحیه‌های واونگی شدید و زیر آستانه.....	۸۱
جدول ۵-۶: جریان نشتی یک گیت NOR3 در ناحیه‌های واونگی شدید و زیر آستانه.....	۸۲
جدول ۵-۷: نتایج شبیه‌سازی توان مصرفی متوسط و نشتی، تأخیر و حاصلضرب توان- تأخیر برای مدارات نمونه.....	۸۲
جدول ۵-۸: نتایج شبیه‌سازی در ناحیه واونگی شدید	۱۰۰
جدول ۵-۹: نتایج شبیه‌سازی در ناحیه زیرآستانه.....	۱۰۰

فهرست شکل‌ها

صفحه	عنوان
۷	شکل ۱-۲: مؤلفه‌های خازن بار [۹]
۸	شکل ۲-۲: جریان اتصال کوتاه در یک معکوس کننده CMOS [۱۰]
۹	شکل ۳-۲: معکوس کننده CMOS [۳]
۱۱	شکل ۴-۲: منابع مصرف توان استاتیک در یک ترانزیستور NMOS [۳]
۱۳	شکل ۵-۲: اثر DIBL در ترانزیستورهای کانال کوتاه [۳]
۱۵	شکل ۶-۲: $I_{SUB}(V_{GS} = 0)$ بر حسب دما [۱۴]
۱۵	شکل ۷-۲: مصرف توان یک تراشه بصورت تابعی از دما [۱۴]
۱۷	شکل ۸-۲: مؤلفه‌های جریان تونل زنی [۱۰]
۱۸	شکل ۹-۲: دیاگرام‌های باند وابسته به بایاس گیت و تونل زنی الکترون در کانال (I_{gc}) و لبه گیت (I_{gs0}). الف) حالت وارونگی ($V_g > 0V$). ب) حالت تخلیه ($V_{fb} < V_g < 0V$) [۱۵]
۱۹	شکل ۱۰-۲: یونیزه شدن اتم‌ها بدلیل ضربه وارد شده به آنها [۱۶]
۲۰	شکل ۱۱-۲: به تله افتادن بارها در لایه اکسید [۱۶]
۲۷	شکل ۱۲-۲: جریان درین MOSFET، بر حسب V_{GS} در $0.18\mu m$ با $V_{DD}=1.8V$ [۳۱]
۲۷	شکل ۱۳-۲: نمودار I_D بر حسب V_{DS} برای سه مقدار مختلف V_{GS} در $0.18\mu m$ با $V_{DD}=1.8V$ [۳۱]
۲۸	شکل ۱۴-۲: نمودار I_D بر حسب V_{DS} برای سه مقدار مختلف V_{GS} در $0.18\mu m$ با $V_{DD}=500mV$ [۳۱]
۲۹	شکل ۱۵-۲: تحلیل خط بار در خروجی معکوس کننده زیر آستانه با $V_{in}=[0.01, 0.05, 0.1, 0.125, 0.15, 0.2, 0.3]V$ [۳۱]
۲۹	شکل ۱۶-۲: VTC معکوس کننده با خط بار شکل ۱۵-۲ با $V_{dd}=300mV$ [۳۱]
۳۵	شکل ۱-۳: نسخه اصلی MTCMOS [۱۵]
۳۵	شکل ۲-۳: MTCMOS با اضافه نمودن PMOS [۱۵]
۳۶	شکل ۳-۳: MTCMOS با اضافه نمودن NMOS [۱۵]
۳۶	شکل ۴-۳: شماتیک مدارهای SCCMOS [۱۵]
۳۷	شکل ۵-۳: مدار CMOS دو آستانه‌ای [۱۵]
۳۸	شکل ۶-۳: شماتیک یک VTCMOS [۱۵]
۳۹	شکل ۷-۳: شماتیک یک معکوس کننده DTMOS [۱۵]
۳۹	شکل ۸-۳: ساختارهای مختلف بایاس بدن [۲۵]
۴۰	شکل ۹-۳: ساختار یک SOI DTMOS [۱۵]
۴۱	شکل ۱۰-۳: ساختار یک DGDT SOI MOSFET [۱۵]
۴۱	شکل ۱۱-۳: شماتیک روش طبقه بندی به دو ولتاژ V_{DD} [۱۵]

.....	شکل ۱۲-۳: شماتیک گیت NAND دو ورودی	۴۳
.....	شکل ۱-۴: دیاگرام مداری ساختار ANL [۴۱]	۴۷
.....	شکل ۲-۴: مشکل Race problem در ساختار ANL	۴۹
.....	شکل ۳-۴: ساختار ترانزیستوری ANL با منطق تابع اکثریت	۵۰
.....	شکل ۴-۴: خروجی تابع اکثریت، با ساختار ANL استاندارد در ناحیه وارونگی شدید (افزایش سرعت ارزیابی) با فرکانس کلاک 5GHz	۵۲
.....	شکل ۵-۴: خروجی تابع اکثریت، با ساختار ANL استاندارد در ناحیه وارونگی ضعیف (افزایش سرعت ارزیابی) با فرکانس کلاک 10MHz	۵۳
.....	شکل ۶-۴: خروجی تابع اکثریت، با ساختار ANL استاندارد در ناحیه وارونگی شدید (کاهش سرعت گذردۀ) با فرکانس کلاک 4GHz	۵۴
.....	شکل ۷-۴: خروجی تابع اکثریت، با ساختار ANL استاندارد در ناحیه وارونگی شدید (کاهش سرعت گذردۀ) با فرکانس کلاک 4GHz	۵۵
.....	شکل ۸-۴: خروجی تابع اکثریت، با ساختار ANL استاندارد در ناحیه وارونگی ضعیف (کاهش سرعت گذردۀ) با فرکانس کلاک 10MHz	۵۶
.....	شکل ۹-۴: خروجی تابع اکثریت، با ساختار ANL استاندارد در ناحیه وارونگی ضعیف (کاهش سرعت گذردۀ) با فرکانس کلاک 10MHz	۵۶
.....	شکل ۱۰-۴: ساختار ANL با کنترل زمین طبقه latch توسط کلاک [۴۰]	۵۷
.....	شکل ۱۱-۴: خروجی تابع اکثریت، ساختار ANL استاندارد و ANL با وجود کنترل زمین latch با کلاک با فرکانس کلاک 17MHz	۵۸
.....	شکل ۱۲-۴: خروجی تابع اکثریت، ساختار ANL استاندارد در ناحیه وارونگی ضعیف (تغییر بار گذاری) با فرکانس کلاک 10MHz	۵۹
.....	شکل ۱۳-۴: ساختار ANL با کم کردن تغذیه پیش‌شارژ (سوئینگ ناقص در گره ارزیابی A)	۶۰
.....	شکل ۱۴-۴: خروجی تابع اکثریت، ساختار ANL در ناحیه وارونگی ضعیف (سوئینگ ناقص در گره ارزیابی A) با فرکانس کلاک 5MHz	۶۰
.....	شکل ۱۵-۴: دیاگرام مداری ساختار ANT [۴۷]	۶۲
.....	شکل ۱۶-۴: خروجی تابع اکثریت، ساختار ANL و ANT استاندارد در ناحیه وارونگی ضعیف با فرکانس کلاک 14MHz	۶۲
.....	شکل ۱۷-۴: دیاگرام مداری ساختار DPANL [۳۹]	۶۳
.....	شکل ۱۸-۴: خروجی تابع اکثریت، ساختار DPANL در ناحیه وارونگی ضعیف با فرکانس کلاک 18MHz	۶۴
.....	شکل ۱۹-۴: دیاگرام مداری ساختار پیشنهادی TPANL	۶۵
.....	شکل ۲۰-۴: دیاگرام مداری ساختار پیشنهادی TPSANL	۶۶
.....	شکل ۲۱-۴: سیگنال‌های CLK ساختارهای پیشنهادی TPANL و TPSANL	۶۶

۱۸MHz	۶۸	شکل ۴-۲۲: خروجی تابع اکثیریت، ساختار TPANL در ناحیه وارونگی ضعیف با فرکانس کلاک
۱۸MHz	۶۹	شکل ۴-۳: خروجی تابع اکثیریت، ساختار TPSANL در ناحیه وارونگی ضعیف با فرکانس کلاک
TPSANL	۷۰	شکل ۴-۴: افزایش سرعت ارزیابی با قرار دادن ترانزیستور P3 در ساختار پیشنهادی
ANL	۷۲	شکل ۴-۵: سیستم خط‌لوله‌ای مرسوم با استفاده از ساختار
TPANL	۷۳	شکل ۴-۶: سیستم خط‌لوله‌ای پیشنهادی با استفاده از ساختار TPANL یا
ANL	۷۳	شکل ۴-۷: ساختار ترانزیستوری سیستم خط‌لوله‌ای به روش مرسوم
TPANL	۷۴	شکل ۴-۸: ساختار ترانزیستوری سیستم خط‌لوله‌ای به روش پیشنهادی
TPSANL	۷۴	شکل ۴-۹: ساختار ترانزیستوری سیستم خط‌لوله‌ای به روش پیشنهادی
MOSFET	۷۵	شکل ۱-۱: محاسبه جریان نشتی ترانزیستورهای [۵۰]
AOI21	۸۰	شکل ۲-۵: ساختار گیت منطقی
5MHz	۸۳	شکل ۳-۵: نمودار توان نشتی در ناحیه وارونگی ضعیف در فرکانس ۵MHz برای مدارات دیجیتال نمونه
5MHz	۸۳	شکل ۴-۵: نمودار توان مصرفی در ناحیه وارونگی ضعیف در فرکانس ۵MHz برای مدارات دیجیتال نمونه
5MHz	۸۳	شکل ۵-۵: نمودار توان نشتی در ناحیه وارونگی شدید در فرکانس ۵MHz برای مدارات دیجیتال نمونه
5MHz	۸۴	شکل ۶-۵: نمودار توان مصرفی در ناحیه وارونگی شدید در فرکانس ۵MHz برای مدارات دیجیتال نمونه
5MHz	۸۴	شکل ۷-۵: درصد کاهش توان نشتی در ناحیه وارونگی ضعیف نسبت به ناحیه وارونگی شدید برای مدارات دیجیتال نمونه
complementary CMOS	۸۴	شکل ۸-۵: درصد کاهش توان مصرفی متوسط در ناحیه وارونگی ضعیف نسبت به ناحیه وارونگی شدید برای مدارات دیجیتال نمونه
Pseudo NMOS	۸۷	شکل ۹-۵: ساختارهای مختلف پیاده‌سازی مالتی‌پلکسor ۲ به ۱: الف) (Pseudo NMOS، ب) (CVSL، ج) (CPL، د) (TG-CMOS، ه) (MUX ۲T)
(وارونگی شدید)	۸۸	شکل ۱۰-۵: نمودار توان مصرفی بر حسب فرکانس برای ساختارهای مختلف مالتی‌پلکسor ۲ به ۱ (وارونگی شدید) [۵۱]
(وارونگی شدید)	۸۸	شکل ۱۱-۵: نمودار تأخیر بر حسب خازن بار برای ساختارهای مختلف مالتی‌پلکسor ۲ به ۱ (وارونگی شدید) [۵۱]
۱	۸۹	شکل ۱۲-۵: نمودار توان مصرفی بر حسب فرکانس برای ساختارهای مختلف مالتی‌پلکسor ۲ به ۱
۱	۸۹	شکل ۱۳-۵: نمودار تأخیر بر حسب خازن بار برای ساختارهای مختلف مالتی‌پلکسor ۲ به ۱
۱	۹۰	شکل ۱۴-۵: نمودار حاصلضرب توان- تأخیر بر حسب خازن بار برای ساختارهای مختلف مالتی‌پلکسor ۲

شکل ۱۵-۵: ساختار منطقی بر حسب تعداد ترانزیستور استفاده شده برای توپولوژی‌های مختلف مالتیپلکسر ۲ به ۱	۹۰
شکل ۱۶-۵: دیاگرام مداری سیگنال‌های g_0 و g_i با استفاده از ساختار TPANL	۹۲
شکل ۱۷-۵: دیاگرام مداری سیگنال p_i با استفاده از ساختار TPANL	۹۳
شکل ۱۸-۵: دیاگرام مداری سیگنال‌های S_0 و S_i با استفاده از ساختار TPANL	۹۴
شکل ۱۹-۵: دیاگرام مداری “cell” با استفاده از ساختار TPANL	۹۴
شکل ۲۰-۵: بلوک دیاگرام جمع‌کننده CLA ۴ بیتی	۹۵
شکل ۲۱-۵: ساختار مرسوم تولید رقم نقلی و حاصل جمع در جمع‌کننده CLA ۴ بیتی	۹۶
شکل ۲۲-۵: ساختار پیشنهادی برای تولید رقم نقلی و حاصل جمع در جمع‌کننده CLA ۴ بیتی	۹۷
شکل ۲۳-۵: سیگنال خروجی ساختار ANL و TPANL در ناحیه وارونگی شدید	۹۹
شکل ۲۴-۵: سیگنال خروجی ساختار ANL و TPANL در ناحیه زیرآستانه	۹۹
شکل ۲۵-۵: سیگنال خروجی ساختار ANL و TPSANL در ناحیه زیرآستانه	۱۰۰

فهرست علایم و نشانه‌ها

عنوان	علامت اختصاری
ولتاژ تغذیه	V_{dd}
ولتاژ آستانه	V_{th}
ولتاژ حرارتی	V_T
خازن بار	C_L
فاکتور فعالیت	α
فرکانس کاری	f
زمان گذار ورودی	τ_{in}
رسانایی متقابل مؤثر گیت منطقی	k
ولتاژ درین- سورس	V_{ds}
ولتاژ گیت- سورس	V_{gs}
ولتاژ درین	V_d
ولتاژ سورس	V_s
ولتاژ گیت	V_g
جريان استاتیک مرجع	I_o
شیب زیر آستانه	n
ضریب اثر	η
ضریب خطی شده اثر بدنه	γ
میدان الکتریکی در عرض اکسید	E_{ox}
ارتفاع سد پتانسیل برای الکترون‌ها در نوار هدایت	φ_{ox}
جرم مؤثر الکtron در نوار هدایت سیلیکون	m
ثابت پلانک	h
بار الکترون	q
جريان نشتی از میان نواحی همپوشی گیت به درین	I_{gdo}
جريان نشتی از میان نواحی همپوشی گیت به سورس	I_{gso}
جريان نشتی گیت به کانال	I_{gc}
جريان نشتی گیت به بستر	I_{gb}
عرض ترانزیستور	W
طول ترانزیستور	L
ضخامت لایه اکسید گیت	t_{ox}
جريان ترانزیستور روشن	I_{on}

LD	عمر منطقی
T_C	پریود زمانی سیگنال کلک
T_{pre}	زمان پیش‌شارژ
T_{eval}	زمان ارزیابی
T_{pas}	زمان گذردهی
T_{hold}	زمان نگهداری
$T_{skew-max}$	ماکزیمم انحراف قابل قبول

فصل ۱ - مقدمه

۱-۱- پیشگفتار

با رشد سریع ادوات الکترونیکی و خصوصاً ادوات قابل حمل، طراحی کم مصرف یک امر تعیین‌کننده در طراحی مدارهای الکترونیکی بشمار می‌رود [۱]. بمنظور افزایش مدت زمان استفاده از باطری، این قبیل وسایل باید به گونه‌ای طراحی شوند که کمترین توان ممکن را مصرف نمایند. علاوه بر آن، کم مصرف بودن برای ادوات غیرقابل حمل نیز اهمیت بسیاری دارد. اتلاف توان بالای سیستم‌ها، هزینه خنک سازی آنها را افزایش داده و قابلیت اطمینان را کاهش می‌دهد [۲]. در حقیقت کاهش مصرف توان می‌تواند بطور قابل توجهی قیمت ابزارها را کاهش داده و قابلیت اطمینان مدارات را افزایش دهد. به همین دلیل، امروزه طراحی‌های کم مصرف برای تمامی انواع مدارات دیجیتال حائز اهمیت است.

بطور کلی مصرف توان در مدارهای MOS به سه دسته عمده تقسیم می‌شود؛ بخش اول مصرف توان دینامیک می‌باشد که ناشی از شارژ و دشارژ خازن بار است. بخش دوم ناشی از رفتار مدار در حالت گذار پالس‌های ورودی می‌باشد؛ مقاومت غیر ایده‌آل ترانزیستورهای NMOS و PMOS که بطور همزمان روشن می‌شوند و در نتیجه اتصال کوتاه شدن منبع تغذیه به زمین در بازه‌ای از زمان منجر به بروز این بخش از اتلاف توان می‌شود. بخش سوم توان مصرفی استاتیک بوده و ناشی از جریان‌های نشتشی در اتصالات p-n موجود در ترانزیستورهای MOS است [۳] [۴]. جریان نشتشی از مؤلفه‌های مختلفی تشکیل شده است. این مؤلفه‌ها شامل، هدایت زیر آستانه، هدایت پیوند p-n بایاس معکوس^۱، جریان نشتشی درین القا شده از گیت^۲، سوراخ شدگی^۳ درین به سورس و تونل زنی گیت می‌باشند. مؤلفه اصلی جریان نشتشی، هدایت زیر آستانه است [۳]. میزان جریان نشتشی زیر آستانه متأثر از عواملی چون دما، طول مؤثر کانال و ولتاژ آستانه می‌باشد. با کاهش طول کانال، جریان نشتشی زیر آستانه بدلیل نسبت عکس با طول مؤثر کانال، افزایش خواهد یافت. بنابراین کاهش طول مؤثر کانال در نتیجه‌ی مقیاس‌بندی بطور قابل ملاحظه‌ای جریان نشتشی زیر آستانه را افزایش خواهد داد. از سوی دیگر با کاهش ولتاژ آستانه بدلیل کوچک شدن ولتاژ تغذیه، جریان نشتشی زیر آستانه بصورت نمایی افزایش خواهد یافت [۴]. مصرف توان استاتیک بدلیل کم بودن جریان نشتشی در مدارهای با فشردگی پایین عموماً قابل صرف نظر کردن است، اما همانطور که مشاهده گردید، با افزایش فشردگی و تراکم مدارهای مجتمع و با کاهش ابعاد و طول کانال ترانزیستورهای MOS، کاهش ولتاژ تغذیه و در نتیجه ولتاژ آستانه برای حفظ کارایی مدار این فاکتور افزایش چشمگیری می‌یابد. در تکنولوژی‌های زیر نیم میکرون این جریان عامل بسیار مهمی در مصرف توان کل است [۵].

¹ Reverse-bias p-n junction

² Gate-Induced Drain Leakage (GIDL)

³ Punch through

۱-۲- تاریخچه

عملکرد زیرآستانه دیجیتال اولین بار بصورت تئوری با مضمون مطالعه محدودیت‌های مقیاس‌بندی ولتاژ در ۱۹۷۰ مورد بررسی قرار گرفت. تحلیل عملکرد یک معکوس کننده^۱ در ناحیه وارونگی ضعیف^۲ نشان داد که نقاط کاری دوپایا^۳ زیر تقریباً $4V_{th}$ غیرممکن است. پس از آن پیاده‌سازی یک نوسان‌ساز حلقه‌ای^۴ در ۱۰۰mV به انجام رسید.

در حالیکه عملکرد زیرآستانه (وارونگی ضعیف) برای مدارات آنالوگ خیلی متداول شده بود، مدارات زیرآستانه دیجیتال دستیابی کنترلی داشتند. روش‌هایی به عنوان طراحی "micropower" ارائه شد که برای مواردی بکار می‌رفت که اجبار در کاهش مصرف انرژی وجود داشت مانند ساعت‌های دیجیتال؛ در این روش‌ها از ولتاژهای بسیار پایین برای تکنولوژی روز استفاده می‌شد. به هر حال، این پیاده‌سازی‌ها در مرحله کاهش V_{th} تا کمتر از V_{dd} متوقف شد.

علاقه تئوری برای طراحی مدارات دیجیتال در زیرآستانه باقی ماند. نشان داده شده است که کمترین میزان مصرف انرژی در ناحیه زیر آستانه اتفاق می‌افتد، و نمودارها نیز نقطه مینیمم انرژی را در ناحیه زیر آستانه نشان می‌دهند. بنابراین، ظاهرًا برای حفظ سطح کارایی و عملکرد، کارکردن در لبه زیر آستانه با تنظیم $V_{th}=V_{dd}$ پیشنهاد می‌شود. این نوع تحلیل طراحی و تکنولوژی‌های CMOS "فوق کم مصرف"^۵ را پدید آورد. ولتاژ V_{dd} مهمترین ابزار برای کنترل مصرف توان CMOS شناخته می‌شود، ولی همراهی آن با کاهش سرعت مانع کوچک شدن شدید و وسیع V_{dd} می‌باشد. تطابق^۶ این دو روش حفظ سرعت در ولتاژ تغذیه پایین‌تر می‌باشد. بر اساس این استدلال، مدارات فوق کم مصرف برای کار در ولتاژهای بسیار پایین طراحی می‌شوند. از طرف دیگر، با وجود کاهش V_{dd} تا کمتر از V_{th} ، طراحان مدارات فوق کم مصرف، V_{th} را کاهش می‌دهند تا مقداری کمتر از V_{dd} داشته باشد. برای مثال ULP CMOS استنفورد از ادوات با V_{th} نزدیک به صفر استفاده می‌کند و با بایاس بدنه V_{th} را افزایش داده و به حدود^۷ $V_{dd}/3$ می‌رساند. مدارات حاصل می‌توانند از پایین تا ۱۰۰mV ۱ کار نمایند، اما V_{th} هنوز پایین‌تر است.

منطق دیجیتال زیرآستانه به عنوان یک هدف تئوری برای کاهش انرژی و توان ادامه یافت. یک نگاه تازه به محاسبه حدود پایین نشان می‌دهد که با پیشرفت متوسط تکنولوژی عملکرد در وارونگی ضعیف بصورت تئوری در محدوده ۳۶-۸۰mV اتفاق می‌افتد. از سویی، پیاده‌سازی مدارات فوق کم مصرف با $V_{th} < V_{dd}$ انجام می‌شود.

بعد از ۱۹۹۰، افزایش مصرف توان در مدارات دیجیتال، منطق دیجیتال زیرآستانه را بیش از پیش جالب توجه نمود. مطالعه منطق‌های مختلف خصوصاً برای عملکرد زیرآستانه، نشان داد که منطق pseudo-NMOS برای برخی مدارات نسبت به CMOS استاتیک راه حل کم مصرف‌تری می‌باشد. ذخیره

¹ Inverter

² Weak inversion

³ Bi-stable

⁴ Ring oscillator

⁵ Ultra-low-power

⁶ Parallelism

انرژی در نتیجه کاهش تأخیر است، چراکه مصرف توان pseudo-NMOS به دلیل جریان استاتیک بالاتر می‌باشد. همچنین مزیت اولیه مدارات domino نسبت به CMOS استاتیک نیز کاهش تأخیر می‌باشد، که مصرف انرژی را برای بلوک‌های مداری خیلی فعال کاهش می‌دهد.

نتایج شبیه سازی‌های طراحی فیلتر تطبیقی با استفاده از منطق pseudo-NMOS نشان می‌دهد که این فیلتر در ناحیه زیرآستانه با استفاده از تطابق برای دستیابی به کارایی مطلوب 22kHz در 400mV عمل می‌نماید.

یک تراشه تست بصورت یک آرایه ضرب کننده با حفظ رقم نقلی 8×8 با تکنولوژی CMOS $0.35\mu\text{m}$ برای بررسی عملکرد زیرآستانه مورد آزمایش قرار گرفت. در ضرب کننده از بایاس بدن استفاده شد تا تقارن بین جریان NMOS‌ها و PMOS‌ها بوجود آید و تأخیر ناشی از تغییر دما کاهش داده شود.

در برخی تراشه‌های دیگر عملکرد معکوس کننده و نوسان‌ساز حلقه‌ای در زیرآستانه مورد بررسی قرار گرفت. ساخت معکوس کننده که عملکرد زیرآستانه را در 100mV نشان می‌داد با بایاس بستر^۱ و n-well باهم برای تطبیق جریان NMOS و PMOS ممکن شد. نوسان‌ساز حلقه‌ای (VCO) با کنترل هر دوی V_{dd} و بایاس بدن در زیرآستانه تا 80mV محقق شد [۶].

نگاه دوباره به عملکرد با کمترین میزان انرژی در ۲۰۰۲ نشان می‌دهد که مینیمم نقطه انرژی اغلب در V_{dd} کمتر از V_{th} اتفاق می‌افتد و به پارامترهایی مانند فاکتور فعالیت بستگی دارد. از این رو، بنظر می‌رسد که عملکرد زیرآستانه برای سیستم‌هایی که اجبار برای کاهش انرژی دارند توصیه می‌شود.

۳-۱- هدف از انجام تحقیق

مسئله مورد نظر در این تحقیق، کنترل و کاهش جریان نشتی به منظور کاهش مصرف توان استاتیک در مدارهای CMOS دیجیتال زیر میکرون می‌باشد.

هدف از این تحقیق مطالعه، بررسی، و شبیه سازی روش‌های موجود برای کاهش جریان نشتی در مدارهای دیجیتال و ارائه یک روش مناسب برای کاهش جریان نشتی و در نتیجه کاهش مصرف توان استاتیک در این قبیل مدارها می‌باشد.

در تحقیق حاضر تلاش بر این است که با ارائه یک روش مناسب و مؤثر برخی از معایب روش‌های ذکر شده رفع و جریان نشتی و در نتیجه مصرف توان استاتیک ناشی از جریان‌های نشتی در مدار مورد نظر تا حد امکان کاهش داده شود. برای این منظور راهکارهای زیر دنبال شد:

- دستیابی به روش یا روش‌های طراحی کم مصرف مبتنی بر توجه به جریان نشتی در مدارهای دیجیتال

^۱ Substrate

- بررسی امکان استفاده تلفیقی از روش‌های شناخته شده امروزی برای کنترل مؤثرتر جریان نشتی
- طراحی مدارها و سلول‌های نمونه با جریان‌های نشتی کنترل شده

۴-۱ نوآوری تحقیق

در این تحقیق دو ساختار جدید برای مدارات دینامیک از نوع ANL مبتنی بر کلاک دو فاز غیرهمپوشان با نام‌های TPSANL و TPANL ارائه شده است که باعث افزایش سرعت عملکردی مدار با توان مصرفی کمتر می‌شوند و قابلیت عملکرد در دو ناحیه عملکردی وارونگی شدید و زیرآستانه را دارند. در عین حال یک ساختار درختی برای سیستم خط‌لوله‌ای جمع‌کننده CLA پیشنهاد شده است که با کاهش سلول‌های تأخیر مورد نیاز، تعداد ترانزیستور استفاده شده، سطح و توان مصرفی مدار جمع‌کننده را کاهش می‌دهد.

۵-۱ ساختار گزارش

در فصل ۲، مدل‌های مصرف توان و تأخیر و اصول عملکرد مدار در ناحیه زیرآستانه مورد بررسی قرار داده شده است. فصل ۳ روش‌های کاهش جریان و توان نشتی ارائه نموده است. در فصل ۴، ساختارهای پیشنهادی برای مدارات دینامیک معرفی شده‌اند. فصل ۵ دربردارنده نمونه مدارات طراحی و شبیه‌سازی شده در نواحی عملکردی وارونگی شدید و زیرآستانه و ساختار درختی پیشنهادی برای سیستم خط‌لوله‌ای جمع‌کننده CLA است. در فصل ۶ نتیجه‌گیری و پیشنهادات برای کارهای آینده ارائه شده است.