

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ





دانشگاه گیلان

دانشکده فنی

پایان‌نامه کارشناسی ارشد

پیاده‌سازی معماری خودتعمیر برای حافظه‌های جاسازی

شده بر اساس استاندارد آزمون هسته‌ها

از:

پیام حبیبی

استاد راهنمای:

دکتر راهبه نیارکی اصلی

۱۳۹۰ اسفند

دانشکده فنی

گروه مهندسی برق

گرایش الکترونیک

پیاده‌سازی معماری خودتعمیر برای حافظه‌های جاسازی شده بر
اساس استاندارد آزمون هسته‌ها

از:

پیام حبیبی

استادراهنما:

دکتر راهبه نیارکی اصلی

۱۳۹۰ اسفند

تقدیم به:

پدر و مادر عزیز و همسر مهربانم

تشکر و قدردانی

از استاد راهنمای ارجمند سرکار خانم دکتر راهبه نیارکی اصلی به خاطر زحمات فراوان و رهنمودهای ارزنده-شان در انجام این پایان‌نامه و در تمام طول دوران تحصیل کمال تشکر و امتنان را دارم. حضور ایشان همواره روشنی‌بخش مسیر تحقیق در این پژوهش بوده است.

از خانواده‌ام بهویژه پدر و مادر و برادر عزیزم که در تمام مراحل زندگی همواره مشوق و پشتیبان من بودند سپاسگزارم و همچنین از همسر صبور و دلسوزم که در طول این پروژه زحمات و سختی‌های فراوانی را متحمل شدند بسیار متشرکم.

پیام حبیبی

۱۳۹۰

چکیده

پیاده‌سازی معماری خودتعمیر برای حافظه‌های جاسازی شده بر اساس استاندارد آزمون هسته‌ها

پیام حبیبی

بیشترین تعداد هسته‌های موجود در سیستم‌های روی تراشه (SOC) را حافظه‌های جاسازی شده تشکیل می‌دهند. از این رو بهره‌دهی این حافظه‌ها نقش سزاگی در بهره‌دهی کل SOC دارد. پیشرفت مداوم مجتمع‌سازی در سطح تراشه‌ها و در نتیجه افزایش چگالی حافظه‌های جاسازی شده، امکان بروز نقص در سلول‌های حافظه را افزایش داده است که این امر به کاهش بهره‌دهی کل تراشه منجر می‌گردد. با تعمیر حافظه‌های جاسازی شده می‌توان این مشکل را تا حد زیادی برطرف نمود. در صورتی که نقص پدید آمده در حافظه از نوع خطاهای سخت باشد می‌توان با جایگزین کردن سلول‌های معیوب با سلول‌های سالم که به صورت افزونه در کنار حافظه قرار می‌گیرند عملیات تعمیر را انجام داد.

روش‌های قدیمی تعمیر، بر استفاده از ابزارهای آزمون خودکار (ATE) و الگوریتم‌های خارج از تراشه استوار بودند. اما امروزه تعداد و پیچیدگی هسته‌های SOC‌ها افزایش یافته و به علت تعداد زیاد O/I‌های هسته‌های حافظه، دسترسی به همه‌ی آن‌ها از طریق O/I‌های SOC دشوارتر شده است. به منظور حل این مشکل‌ها که مشاهده‌پذیری و کنترل‌پذیری نامیده می‌شوند و همچنین به علت نیاز به انجام آزمون و تعمیر با سرعت، روش‌های گوناگون خودآزمون درون‌ساخته (BIST) و خودتعمیری درون‌ساخته (BISR) به حافظه‌های جاسازی شده اعمال شدند. مدار BIST بر اساس استاندارد آزمون هسته‌ها و با استفاده از الگوریتم‌های ویژه، حافظه را می‌آزماید و آدرس محل‌های وقوع خطا را آشکار می‌سازد. تحلیلگر افزونه‌ی درون‌ساخته (BIRA) که یکی از عناصر کلیدی BISR است، اطلاعات خطای ارسال شده از سوی BIST را دریافت نموده و بر اساس یک الگوریتم تحلیل، چگونگی تخصیص افزونه‌ها را تعیین می‌کند. پس از این مرحله یک پروسه‌ی پیکربندی مجدد برای غیرفعال‌سازی سلول‌های معیوب حافظه انجام می‌گیرد.

الگوریتم‌های مختلف BIRA با سه چالش مهم روبرو هستند: سطح اشغالی تراشه، نرخ تعمیر و سرعت تحلیل. در این پایان‌نامه یک مدار BIRA جدید با نرخ تعمیر بهینه با استفاده از زیرتحلیلگرهای موازی طراحی و پیاده‌سازی شده است. یکی از مشکلات اساسی روش‌های تحلیل موازی موجود این است که فضای زیادی را از سطح تراشه اشغال می‌کنند. در روش پیشنهادی تلاش شده است که این ضعف بهبود یابد. مدار طراحی شده نسبت به تحلیلگر موازی R-CRESTA ۵۰ درصد فضای کمتری از سطح تراشه اشغال می‌نماید. این برتری با پذیرش هزینه‌ی حداکثر یک تکرار آزمون به دست آمده است. با این وجود تحلیلگر پیشنهادی همچنان نسبت به تحلیلگرهای ESP و IntelligentSolveFirst از سرعت بالاتری برخوردار است.

واژه‌های کلیدی:

Embedded Memory, SOC, Built-in Self-Test, Built-in Self-Repair, Built-in Redundancy Analyzer

فهرست مطالب

۵

چکیده

ذ

Abstract

۱	فصل اول: مقدمه
۲	۱-۱- مقدمه ۱
۵	۲-۱- مفاهیم اولیه ۱
۵	۱-۲-۱- انواع خطاها..... ۱
۶	۲-۲-۱- تحمل خطا ۱
۸	۳-۲-۱- بهره‌دهی ۱
۱۰	۴-۲-۱- تعمیر سخت و تعمیر نرم ۱
۱۱	۵-۲-۱- ساختار حافظه ۱
۱۲	۳-۱- هدف و ساختار پایان‌نامه ۱
۱۴	فصل دوم: تعمیر حافظه ها
۱۵	۱-۲- تعمیر حافظه با استفاده از افزونهها ۱
۱۶	۱-۱-۲- جایگزینی فقط با ردیف ۱
۱۷	۲-۱-۲- جایگزینی فقط با ستون ۱
۱۸	۱-۲-۳- جایگزینی با ردیف و ستون ۱
۱۹	۲-۲- خودتعمیری حافظه‌های جاسازی شده ۱
۲۰	۲-۲-۲- استاندارد IEEE 1500 ۱
۲۲	۳-۲-۲- مسئله‌ی تحلیل افزونه‌های درون‌ساخته ۱
۲۴	۴-۲-۲- پیکربندی مجدد ۱
۲۶	۳-۲-۳- بررسی روش‌های تحلیل افزونهها ۱
۳۶	فصل سوم: طراحی مدار درون ساخته‌ی تحلیلگر افزونه
۳۷	۱-۳- مقدمه ۳
۳۷	۲-۳- معرفی نمونه حافظه‌ی تحت بررسی ۳
۴۰	۳-۳- معرفی سخت‌افزار مینا جهت تعمیر نمونه‌ی تحت بررسی ۳
۴۴	۴-۳- راهکار پیشنهادی جهت کاهش فضای اشغالی ۳
۴۸	۵-۳- ساختار سلول زیرتحلیلگر ۳
۵۰	۶-۳- طراحی زیر تحلیلگرها ۳
۵۲	۷-۳- تحلیلگر نهایی ۳
۵۴	۸-۳- انتخابگر راه حل تعمیر ۳
۵۵	فصل چهارم : شبیه سازی و پیاده‌سازی تحلیلگر پیشنهادی و تفسیر نتایج
۵۶	۱-۴- مقدمه ۴
۵۶	۲-۴- نتایج شبیه‌سازی ۴
۵۹	۳-۴- نتایج پیاده‌سازی ۴

۶۲	۴-۴- مقایسه با روش‌های دیگر
۶۲	۱-۴- فضای اشغالی
۶۶	۲-۴- سرعت تحلیل
۶۸	۳-۴- نرخ تعمیر
۶۸	۴-۴- مقایسه‌ی نهایی

۷۰

فصل پنجم: جمع بندی و پیشنهادات

۷۱	۱- جمع بندی و نتیجه‌گیری
۷۲	۱-۱- پیشنهادها

۷۳

فصل ششم: مراجع

فهرست شکل‌ها

شکل (۱-۱) مثالی از یک سیستم روی تراشه [۲]	[۲]
شکل (۲-۱) نمودار رشد فضای اشغالی حافظه نسبت به کل فضای SOC [۳]	[۳]
شکل (۳-۱) خطاهای سخت و نرم و راه حل اصلاح آن [۲۰]	[۲۰]
شکل (۴-۱) (الف) جایگزینی سطح بالا و ب) سطح پایین	[۷]
شکل (۴-۵) بهبود بهره‌دهی با استفاده از جایگزینی بر اساس توزیع پوآسن [۲۰]	[۹]
شکل (۶-۱) ساختار آرایه‌ی حافظه و مدارات جانبی [۲۸]	[۱۲]
شکل (۱-۲) جایگزینی با ردیف [۳۶]	[۱۶]
شکل (۲-۲) جایگزینی با I/O [۳۷]	[۱۷]
شکل (۳-۲) جایگزینی با ستون [۳۷]	[۱۸]
شکل (۴-۲) ساختار متعارف یک حافظه‌ی خودتعمیر	[۱۹]
شکل (۵-۲) حافظه‌ی 8×8 تعمیر شده توسط BISR [۳۹]	[۲۰]
شکل (۶-۲) ساختار یک سیستم با استاندارد IEEE 1500 [۴۰]	[۲۱]
شکل (۷-۲) گراف دو قسمتی معادل خطاهای حافظه	[۲۳]
شکل (۸-۲) جایگزینی با استفاده از برنامه‌ریزی دیکدر و حذف به روش مستقیم [۲۰]	[۲۵]
شکل (۹-۲) جایگزینی به روش مقایسه و حذف به روش غیرمستقیم [۲۰]	[۲۵]
شکل (۱۰-۲) هدایت مجدد با استفاده از فیوز نرم [۴۳]	[۲۶]
شکل (۱۱-۲) جمع‌آوری خطای ESP [۵۰]	[۳۱]
شکل (۱۲-۲) مثالی از Local Bitmap [۵۰]	[۳۱]
شکل (۱۳-۲) جستجوی درختی [۵۴]	[۳۳]
شکل (۱۴-۲) مدار بررسی پوشش خطای در روش BRANCH [۵۶]	[۳۴]
شکل (۱-۳) نمونه‌ی یک حافظه 8×8 معیوب با دو ردیف و دو ستون افرونه	[۳۸]
شکل (۲-۳) اعمال رشته تعمیر R1-R5-C2-C3 به حافظه‌ی شکل (۱-۳)	[۳۹]
شکل (۳-۳) اعمال رشته تعمیر C3-C5-R5-R3 به حافظه‌ی شکل (۱-۳)	[۳۹]
شکل (۴-۳) ساختار تحلیلگر مبنا	[۴۰]
شکل (۵-۳) مراحل تعمیر توسط تحلیلگر مبنا	[۴۱]
شکل (۶-۳) تحلیلگر کاهش‌یافته مطابق با R-CRESTA	[۴۳]
شکل (۷-۳) درخت جستجو به ازای آرایش افزونگی 2×2	[۴۴]
شکل (۸-۳) ساختار مفهومی تحلیلگر پیشنهادی	[۴۴]
شکل (۹-۳) روند تحلیل خطای در مرحله‌ی اول به ازای دریافت هشت خطای	[۴۶]
شکل (۱۰-۳) روند تحلیل پس از تکرار آزمون به ازای دریافت هشت خطای	[۴۷]
شکل (۱۱-۳) ساختار سلول تحلیلگر طراحی شده	[۴۸]
شکل (۱۲-۳) نمودار RTL مقایسه‌گر آدرس	[۴۹]
شکل (۱۳-۳) نمودار RTL سلول تحلیلگر پیشنهادی	[۵۰]
شکل (۱۴-۳) ساختار پیشنهادی زیر تحلیلگر	[۵۱]
شکل (۱۵-۳) نمودار RTL شمارنده	[۵۱]
شکل (۱۶-۳) نمودار RTL دیکدر سلول تحلیلگر	[۵۲]

..... شکل (۱۷-۳) ساختار کامل تحلیلگر	۵۳
..... شکل (۱۸-۳) دیاگرام مفهومی مدار انتخابگر تعمیر زیر تحلیلگرها	۵۴
..... شکل (۱-۴) شکل موج تعمیر حافظه‌ی شکل (۱-۳)	۵۷
..... شکل (۲-۴) مدار تحلیلگر و انتخابگر راه حل floor plan	۶۰
..... شکل (۳-۴) تصویر CPLD برنامه‌ریزی شده و وضعیت پورت‌ها پس از دریافت خطای هشتم و ارائه‌ی راه حل نهایی	۶۱
..... شکل (۴-۴) مقایسه‌ی مقدار واحدهای ذخیره‌سازی موردنیاز تحلیلگرهای مختلف، برای حافظه‌ی 1024×1024	۶۵
..... بهازابارایش‌های گوناگون افزونه‌ها	۶۵
..... شکل (۵-۴) مقایسه‌ی مقدار واحدهای ذخیره‌سازی موردنیاز تحلیلگرهای مختلف، برای حافظه‌های گوناگون به ازای آرایش افزونه‌ی 2×2	۶۶
..... شکل (۶-۴) مقایسه‌ی تعداد سیکل کلاک‌های موردنیاز تحلیلگرهای مختلف، برای حافظه‌ی 1024×1024 با دو ردیف و دو ستون جایگرین	۶۷
..... شکل (۷-۴) مقایسه‌ی سرعت تحلیلگر پیشنهادی با سایر تحلیلگرهای براساس تعداد تکرار آزمون، به ازای پیکربندی‌های مختلف افزونه‌ها	۶۷
..... شکل (۸-۴) مقایسه‌ی نرخ تعمیر نرمالیزه به ازای تعداد خطای مختلف، در یک حافظه‌ی 1024×1024 با دو ردیف و دو ستون افزونه	۶۸
..... شکل (۹-۴) مقایسه‌ی نهایی تحلیلگر پیشنهادی با تحلیلگر ایده‌آل به ازای آرایش افزونه‌ی 2×2 در یک حافظه‌ی 1024×1024	۶۹

فهرست جداول

۶۱.....	جدول (۱-۴) نتایج منابع مصرف شده‌ی CPLD
۶۲.....	جدول (۲-۴) لیست تخصیص پین‌های CPLD
۶۴.....	جدول (۳-۴) فضای اشغالی تحلیلگرهای مختلف در پیکربندی افزونه‌ی 2×2 در یک حافظه‌ی 1024×1024

فهرست علائم اختصاری

ADC	Analog to Digital Converter
ASIC	Application-Specific Integrated Circuit
ATE	Automatic Test Equipment
BIRA	Built-in Redundancy Analyzer
BISR	Built-in Self Repair
BIST	Built-in Self Test
CAM	Content Addressable Memory
CMOS	Complementary Metal-Oxide Semiconductor
CPLD	Complex Programmable Logic Device
CRESTA	Comprehensive Realtime Exhaustive Search Test and Analysis
DAC	Digital to Analog Converter
DBL	Divided Bit Line
DFT	Design for Test
DRAM	Dynamic Random Access Memory
DWL	Divided Word Line
ECC	Error Checking and Correction
ELRM	Extended Local Repair Most
EOF	Early termination by the number of Orthogonal Faulty cells
ESP	Essential Spare Pivoting
FPGA	Field Programmable Gate Array
ITRS	International Technology Roadmap for Semiconductors
LO	Local Optimization
LRM	Local Repair Most
NP	Nondeterministic Polynomial time
NV memory	Non Volatile memory
R-CRESTA	Reduced Comprehensive Realtime Exhaustive Search Test and Analysis
RISC	Reduced Instruction Set Computer
RM	Repair Most
SOC	System On Chip
SRAM	Static Random Access Memory
TAM	Test Access Mechanism
ULSI	Ultra Large Scale Integration
VLSI	Very Large Scale Integration




فصل اول:

مقدمة

۱-۱- مقدمه

با پیشرفت فن آوری CMOS^۱ در قلمرو زیرمیکرون، میزان مجتمع سازی، کارایی و هزینه‌ی ساخت به‌طور چشمگیری افزایش می‌یابد. بهمین دلیل در ساخت مدارهای کوچک که نیاز به مجتمع سازی بالا ندارند، استفاده از این فن آوری مقوون به صرفه نیست و تنها تراشه‌های سیستمی با کارایی بالا روزش پیاده‌سازی با این روش را دارند. به این تراشه‌های سیستمی، سیستم روی تراشه^۲ گفته می‌شود [۱]. نمونه‌ای از یک سیستم روی تراشه در شکل (۱-۱) دیده می‌شود که شامل هسته‌های پردازنده، حافظه‌های جاسازی شده، DAC^۳ و ADC^۴ وغیره می‌باشد.



شکل (۱-۱) مثالی از یک سیستم روی تراشه [۲]

دو علت برای تبدیل حافظه‌های جاسازی شده به یک عنصر کلیدی در SOC‌ها وجود دارد. دلیل اول این است که فن آوری CMOS امکانات مناسبی جهت مجتمع سازی حافظه‌های بزرگ با مدارات دیگر ارائه می‌دهد. این فن آوری قابلیت پیاده‌سازی تراشه‌های ULSI^۵ با بیش از 10^9 عنصر روی یک تراشه را دارا می‌باشد. پردازش داده‌ها و ذخیره‌سازی آن‌ها از اساسی‌ترین مولفه‌های دیجیتال هستند. بنابراین پیاده‌سازی حافظه‌ها روی تراشه از اولویت بالایی برخوردار است. دلیل دیگر این است که پهنای باند حافظه یکی از چالش‌های جدی در عملکرد سیستم‌ها است. محدودیت سرعت O/I‌ها باعث ایجاد شکاف بین سرعت ریزپردازنده‌ها و حافظه‌ها می‌شود. این شکاف سرعت باعث افزایش تقاضا برای مجتمع سازی حافظه‌ها با ریزپردازنده‌ها روی یک تراشه شده است.

¹Complementary Metal-Oxide Semiconductor


²System On Chip

³Digital to Analog Converter

⁴Analog to Digital Converter

⁵Ultra Large Scale Integration

معماری RISC^۱ شدیداً وابسته به پهنای باند حافظه است به گونه‌ای که ریزپردازنده‌های RISC با کارایی بالا، دارای فرکانس بیش از ۵۰ مگاهرتز، با حافظه‌ی Cache روی تراشه تجهیز می‌شوند^[۲]. بر اساس پیش‌بینی ITRS^۲، تا سال ۲۰۱۴ بیش از ۹۰ درصد فضای اشغالی SOC‌ها را حافظه‌ها به خود اختصاص خواهند داد^[۳]-[۷]. شکل (۲-۱) نموداری از رشد مساحت حافظه‌ها نسبت به مساحت SOC را نشان می‌دهد. هم‌اکنون در تراشه‌هایی مانند Strong ARM1100 ۹۰ درصد از فضای تراشه به حافظه اختصاص یافته است^[۸]. همچنان ۱۳۵ میلیون ترانزیستور از ۱۵۲ میلیون ترانزیستور تراشه‌ی Compaq Alpha EV7 مربوط به حافظه‌های تراشه است.



شکل (۲-۱) نمودار رشد فضای اشغالی حافظه نسبت به کل فضای SOC^[۲]

با کاهش طول گیت به زیر ۲۰ نانومتر در سیستم‌های VLSI^۳ چالش‌های جدیدی در زمینه‌ی طراحی پدید می‌آید. با پیچیده‌تر شدن پروسه‌ی ساخت، نقص‌های حین ساخت افزایش می‌یابند و این در حالی است که به علت پیچیده‌تر شدن سیستم، آزمودن آن بسیار دشوارتر می‌گردد. مشکلاتی مانند نویز هم‌شنوایی^۴، افت ولتاژ، اتلاف توان، توزیع گرمایی سبب ایجاد انواع خطاهای در حافظه و کاهش قابلیت اطمینان^۵ می‌شود^[۹]. علاوه بر این کوچک شدن اندازه مشخصه^۶، تراشه را مستعد نقص‌های غیرقابل پیش‌بینی می‌نماید که ناشی از ذرات آلفا بوده و خطای

¹Reduced Instruction Set Computer

²International Technology Roadmap for Semiconductors

³Very Large Scale Integration

⁴Cross talk

⁵Reliability

⁶Feature size

نرم^۱ نامیده می‌شوند.

پیشرفت‌های زیادی در تکنیک‌هایی همچون طراحی آزمون پذیر^۲ و خودآزمون درون‌ساخته^۳ صورت گرفته است. روش‌های آزمون در گذشته بر استفاده از ابزارهای خارج از تراشه یا ATE^۴ استوار بودند [۱۰-۱۳]. اما در مدارهای مجتمع کنونی کارآیی خود را از دست داده‌اند. زیرا روش‌های مبتنی بر ATE تنها خطاهای ناشی از نقص‌های تراشه^۵ را تشخیص می‌دادند اما قادر به آشکارسازی خطاهای تصادفی یا خطاهای ناشی از تغییر دما مثل خطاهای نرم نبودند [۱۴]. از سوی دیگر در یک SOC حافظه‌هایی با اندازه‌ها و معماری‌های گوناگون به کار رفته است و باید از ابزارهای آزمون و تعمیر با پیکربندی‌های متفاوت استفاده شود که این مسئله خود منجر به تحمیل هزینه‌های مضاعفمی‌شود. با افزایش مجتمع‌سازی SOC‌ها امکان دسترسی به پایه‌های حافظه‌ی تحت آزمون کاهش می‌یابد. بنابراین به مرور زمان برای رفع این مشکلات، کاهش هزینه، افزایش سرعت و افزودن قابلیت تعمیر با سرعت^۶، روش‌های خارج از تراشه جای خود را به رهیافت‌های درون‌ساخته و روی تراشه دادند.

وقوع نقص یا خطأ در سلول‌های حافظه، به کاهش بهره‌دهی^۷ آن منجر می‌شود. با توجه به این که حافظه بخش عمده‌ی SOC را تشکیل می‌دهد، کاهش بهره‌دهی آن سبب کاهش بهره‌دهی کل مدار می‌شود. جهت رفع این مشکل و همچنین برای دستیابی به قابلیت اطمینان^۸ بالا، سیستم باید به صورت دینامیک دارای قابلیت تحمل خطا باشد تا بتواند در مرحله‌ی کار کرد، خطاهای را رفع کند. یک روش معمول برای حل این مشکل، جایگزین کردن سلول‌های معیوب با سلول‌های سالم یا به اصطلاح افزونه‌ها^۹ می‌باشد. این کار توسط مدار خودتعمیر درون‌ساخته^{۱۰} که روی تراشه در کنار حافظه قرار می‌گیرد، انجام می‌شود. در [۱۵] با استفاده از این روش ۱۱/۵۳٪ بهبود بهره‌دهی به دست آمده است.

¹Soft error

²Design for Test (DFT)

³Built-in Self-Test (BIST)

⁴Automatic Test Equipment

⁵Defects

⁶at-speed

⁷Yield

⁸Reliability

⁹Redundancy

¹⁰Built-in Self-Repair

۲-۱- مفاهیم اولیه


۲-۱-۱- انواع خطاهای

به دنبال افزایش ظرفیت، کاهش اندازه مشخصه و کاهش ولتاژ کاری حافظه‌های جاسازی شده انواع گوناگونی از نقص‌ها و خطاهای پدید می‌آیند. از جمله این خطاهای می‌توان خطاهای سخت/نرم، خطاهای حاشیه ولتاژ‌مان و خطاهای مرتبط با سرعت^۱ را نام برد. روش‌های اصلاح این خطاهای با توجه به نوع خطا متفاوت است. طرح ارائه شده در این پژوهه برای تعمیر خطاهای سخت مورد استفاده قرار می‌گیرد. خطاهای سخت که اساساً در اثر نقص‌های طی پروسه‌ی ساخت پدید می‌آیند سبب عملکرد نادرست قسمتی از یک تراشه می‌شوند. شکل (۳-۱) انواع خطاهای سخت و روش اصلاح آن‌ها را در کنار خطاهای نرم نشان می‌دهد. خطاهای سخت را می‌توان بر اساس تعداد سلول‌های معیوب و نوع توزیع آن‌ها به سه دسته تقسیم کرد که عبارتند از خطاهای تک بیتی (معیوب بودن تنها یک سلول)، خطاهای ردیف/ستون (معیوب بودن تمام سلول‌های یک ردیف یا ستون) و خطاهای آرایه‌ای (معیوب بودن تمام سلول‌های یک آرایه).

خطاهای نرم خطاهایی هستند که در اثر آن‌ها اطلاعات ذخیره شده در گره‌های سلول‌های حافظه و یا سایر گره‌های مدار از دست می‌رود. این خطاهای در اثر نویز به خصوص ذرات آلفا و یا پرتوهای کیهانی پدید می‌آیند. از آن‌جا که در اثر خطاهای نرم حافظه دچار خرابی نمی‌شود، با نوشتمن مجدد اطلاعات این مشکل برطرف می‌شود. جهت اصلاح خطاهای نرم از روشی موسوم به ECC^۲ استفاده می‌شود [۱۶-۱۹]. به این ترتیب که طی مرحله‌ی نوشتمن در حافظه، مدار کدگذاری از روی بیت‌های داده‌ی ورودی چکبیت‌هایی را تولید کرده و با استفاده از آن به آشکارسازی و رفع خطاهای می‌بردازد. هرچند ECC برای اصلاح هر دو نوع خطا استفاده می‌شود اما اغلب برای تعمیر خطاهای نرم به کار گرفته می‌شود و افزونه‌ها به عنوان راه حل اصلی تعمیر خطاهای سخت به شمار می‌روند [۲۰] که در این پژوهه نیز به آن پرداخته شده است.

¹Speed relevant

²Error Checking and Correction




شکل (۳-۱) خطاهاي سخت و نرم و راه حل اصلاح آن [۲۰]

۱-۲-۲-۱ تحميل خطا^۱

به قابلیت یک سیستم در تداوم اجرای عملیات مورد نظر علی‌رغم بروز نقص، تحمل خطا گفته می‌شود. داشتن چنین ویژگی در کاربردهای حساس مثل موارد پزشکی و هوافضا از اهمیت فراوانی برخوردار می‌باشد. سیستم با تحمل خطا قادر است به روش سختافزاری یا نرمافزاری خطاهاي غیرقابل پیش‌بینی را برطرف سازد. سیستمی با این ویژگی دارای قابلیت اطمینان بالاتری نیز خواهد بود. اگر قابلیت اطمینان یک عنصر سیستم ۹۹/۹۹٪ باشد، قابلیت اطمینان کل سیستم متشكل از ۱۰۰۰۰ قطعه از این عنصر تنها ۳۶/۷۹٪ خواهد بود [۲۱]. بنابراین طراحی کلیه اجزای سیستم به گونه‌ای که دارای تحمل خطا باشند به بهبود قابلیت اطمینان کل سیستم کمک بسزایی می‌نماید. از آن جا که حافظه‌های جاسازی شده عنصر غالب در SOC‌ها می‌باشند، در این پروژه تلاش شده است که با افروden ویژگی خودتعمیری، تحمل خطا در حافظه افزایش یافته و در نتیجه قابلیت اطمینان آن نیز بهبود یابد. با وجود تلاش طراحان و سازندگان در ارائه محصول بی‌نقص، بروز خطا در سیستم اجتناب‌ناپذیر است. عامل برخی از این خطاها عوامل محیطی بوده که از کنترل سازنده خارج است. راههای گوناگونی جهت دستیابی به یک سیستم دارای تحمل خطا وجود دارد که یکی از موارد رایج آن استفاده از عناصر جایگزین یا افزونه‌ها می‌باشد. افزونه‌ها به دو دسته‌ی اصلی افزونه‌یفضایی و افزونه‌ی زمانی تقسیم می‌شوند. در جایگزینی فضایی عناصر یا داده‌هایی مضاعف به سیستم افزوده می‌شود که در صورت عدم وقوع خطا بدون استفاده خواهند ماند. این نوع

^۱Fault tolerance

افزونه‌خود به سه دسته‌ی سخت‌افزاری، نرم‌افزاری و اطلاعاتی تقسیم می‌گردد. در جایگزینی زمانی، محاسبات یا داده‌های ارسالی تکرار می‌شوند و نتیجه‌ی حاصل با نتیجه‌ی ذخیره شده‌ی پیشین مقایسه می‌گردد. منظور از افزونه در این پایان‌نامه جایگزین فضای نوع سخت‌افزاری می‌باشد. حافظه از آرایه‌ای از سلول‌های حافظه تشکیل می‌شود که در ردیف‌ها و ستون‌هایی کنار یکدیگر قرار گرفته‌اند. بنابراین می‌توان جایگزین‌هایی به صورت سلوی، ردیفی، ستونی و بلوکی را برای آن در نظر گرفت. جهت انتخاب یکی از این جایگزین‌ها برای حافظه‌ی خودتعمیر، دو سیستم شکل (۱-۴) را در نظر می‌گیریم.



شکل (۱-۴) (الف) جایگزینی سطح بالا و (ب) سطح پایین

در شکل (۱-۴-الف) که نمونه‌ای از جایگزینی سطح بالا می‌باشد کل سیستم متشکل از اجزای ۱ و ۲ و ۳ به‌عنوان جایگزین در کنار سیستم اصلی قرار گرفته است در حالی که در شکل (۱-۴-ب) که نشان‌دهنده‌ی جایگزینی سطح پایین می‌باشد به ازای هر یک از اجزای سیستم یک جایگزین قرار داده شده است. اگر قابلیت اطمینان سیستم‌های الف و ب را به ترتیب با R_a و R_b نشان دهیم مقادیر زیر را خواهیم داشت [۲۱]:

$$R_a = 1 - (1 - R_1 R_2 R_3)^2 \quad (1-1)$$

$$R_b = (1 - (1 - R_1)^2)(1 - (1 - R_2)^2)(1 - (1 - R_3)^2) \quad (2-1)$$

برای مقایسه‌ی قابلیت اطمینان دو سیستم این دو مقدار را از هم کم می‌کنیم. با فرض این‌که قابلیت اطمینان همه‌ی اجزا برابر با R باشد خواهیم داشت:

$$R_b - R_a = 6R^3(1 - R)^2 \quad (3-1)$$

بنابراین R_b همواره از R_a بزرگتر خواهد بود یعنی در صورتی که جایگزینی را در سطح عناصر کوچکتر سیستم انجام دهیم به قابلیت اطمینان بالاتری دست خواهیم یافت.

۱-۲-۳- بهره‌دهی

بهره‌دهی یک تراشه به صورت نسبت اجزای سالم و قابل قبول به کل اجزای ساخته شده در پروسه ساخت تعريف می‌شود. یکی از مشکلاتی که با رشد مجتمع‌سازی حافظه‌های جداسازی شده پدید می‌آید، کاهش بهره‌دهی حافظه و در نتیجه کاهش بهره‌دهی کل سیستم است. افزونه‌ها به‌طور گسترده به عنوان یک راه حل موثر در بهبود بهره‌دهی و کاهش هزینه به کار گرفته شده‌اند. برای تحقیق این مسئله ابتدا باید مدلی از توزیع خطای در دست داشته باشیم.

یک تراشه حافظه با N عنصر را در نظر می‌گیریم، این عناصر می‌توانند یک سلول، ردیف، ستون و یا حتی یک آرایه حافظه باشند. اگر احتمال وقوع نقص در یک عنصر p باشد و حافظه دارای N عنصر باشد، آنگاه احتمال معیوب بودن k عنصر از حافظه را می‌توان با توزیع دوچمراهی زیر نمایش داد [۲۰]:

$$p(k) = \binom{N}{k} p^k (1-p)^{N-k} \quad (4-1)$$

اگل N بسیار بزرگ و p بسیار کوچک است، با فرض $\lambda = Np$ خواهیم داشت:

$$p(k) = \frac{N(N-1)\cdots(N-k+1)}{K!} p^k p^{N-k} \quad (5-1)$$

$$= 1 \cdot \left(1 - \frac{1}{N}\right) \cdots \left(1 - \frac{k+1}{N}\right) \frac{\lambda^k}{k!} \left(1 - \frac{\lambda}{N}\right)^N \left(1 - \frac{\lambda}{N}\right)^{-k}$$

اگر $\infty \rightarrow N$ به عبارت (۶) می‌رسیم که یک توزیع پواسن است:

$$p(k) = \frac{\lambda^k}{k!} \left(1 - \frac{\lambda}{N}\right)^N = \frac{\lambda^k e^{-\lambda}}{k!} \quad (6-1)$$

مدل پواسن به علت سادگی ریاضی، برای محاسبه بهره‌دهی حافظه مورد استفاده قرار می‌گیرد [۱۱، ۲۲، ۲۳].

ثابت می‌شود که λ برابر با میانگین تعداد خطاهای می‌باشد. بنابراین می‌توان آن را به صورت زیر نشان داد:

$$\lambda = AD \quad (7-1)$$

در این رابطه A مساحت تراشه و D چگالی خطای می‌باشد. احتمال بی‌خطای بودن یک تراشه با قرار دادن 0

به دست می‌آید و این مقدار با بهره‌دهی حافظه بدون جایگزین برابر است: