



بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



۱۶۰۹۸



دانشگاه علم و صنعت ایران
دانشکده برق

پیاده سازی سخت افزاری شبکه های عصبی تغذیه مستقیم

لطفعلی شجاع

09667

پایان نامه برای دریافت درجه کارشناسی ارشد در رشته

مهندسی برق - الکترونیک

۳۲۰۹۸

استاد راهنما: دکتر ستار میرزا کوچکی

۱۳۷۹



تقدیم به:

روح پاک پدرم و مادر مهربانم



چکیده :

در این پروژه تراشه ای جهت پیاده سازی شبکه های عصبی تغذیه مستقیم طراحی شده است. علت استفاده از شبکه های تغذیه مستقیم به این خاطر است که این نوع شبکه ها با آنکه قابلیت و مصارف کاربردی فراوانی دارند از نظر پیاده سازی هم ساده تر از انواع دیگر هستند. در طراحی این تراشه عموماً از طراحی آنالوگ استفاده شده است و فقط جهت داشتن دقت بالاتر از وزندهای دیجیتال استفاده شده است. مدارات آنالوگ درعین بهره مندی از سرعت بالاتر سطح کمتری را اشغال می کنند. این تراشه قابلیت گسترش به هر چند لایه و هر تعداد سلول در هر لایه را دارد. آموزش شبکه در خارج آن صورت می گیرد و تراشه تنها جهت پیاده سازی شبکه است. در طراحی تراشه از تکنولوژی CMOS استفاده شده است.

سپاسگزاری

با سپاس فراوان از جناب آقای دکتر میرزا کوچکی که از راهنماییهای ارزنده ایشان در انجام این پایان نامه بهره مند شدم و تشکر از آقایان دکتر روئین تن و دکتر حاج قاسم که در نشست بررسی این پایان نامه شرکت نمودند.

۱	پیشگفتار
۳	فصل اول - شبکه های عصبی
۴	۱-۱) شبکه های عصبی مصنوعی
۷	۱-۲) شبکه های عصبی بیولوژیک
۸	۱-۳) کاربرد شبکه های عصبی
۸	۱-۳-۱) پردازش سیگنال
۹	۱-۳-۲) کنترل
۹	۱-۳-۳) تشخیص الگو
۹	۱-۳-۴) پزشکی
۱۰	۱-۴) معماری شبکه عصبی
۱۲	۱-۵) فرآیند یادگیری در شبکه های عصبی
۱۲	۱-۵-۱) آموزش با نظارت
۱۲	۱-۵-۲) آموزش بدون نظارت
۱۲	۱-۶) شبکه های تغذیه مستقیم
۱۳	۱-۶-۱) شبکه های تغذیه مستقیم تک لایه
۱۳	۱-۶-۱-۱) روشهای آموزش شبکه های تک لایه
۱۴	۱-۶-۱-۱-۱) پرسپترون
۱۷	۱-۶-۱-۱-۲) الگوریتم کمترین میانگین مربعات
۱۸	۱-۶-۱-۱-۳) روش یادگیری به کمک کاهش گرادیان
۱۹	۱-۶-۲) شبکه های تغذیه مستقیم چند لایه
۲۰	۱-۶-۲-۱) روش انتشار معکوس

۲۱	۲-۶-۱) روش کاهش گرادیان
۲۴	۳-۶-۱) تعداد لایه های پنهان
۲۴	۷-۱) تابع اکتیواسیون
۲۴	۸-۱) مینیمم های محلی

فصل دوم - پیاده سازی شبکه های عصبی

۲۶	
۲۸	۱-۲) دقت وزن ها
۲۸	۱-۱-۲) الگوریتم آموزش
۲۹	۲-۲) چند نمونه از تراشه های شبکه عصبی

فصل سوم - کلیات طراحی

۳۲	
۳۳	۱-۳) مشخصات کلی
۳۵	۲-۳) نمودار بلوکی تراشه
۳۹	۳-۳) افزایش دقت وزن ها

فصل چهارم - طراحی مدارها

۴۱	
۴۲	۱-۴) مدار بافر ولتاژ
۵۰	۲-۴) مدار تبدیل کننده ولتاژ به جریان
۵۴	۳-۴) سیناپس
۵۴	۱-۳-۴) مدار ضرب کننده
۵۹	۲-۳-۴) مدار حافظه وزن
۶۳	۱-۲-۳-۴) مدار ایجاد تاخیر
۶۵	۲-۲-۳-۴) مدار Driver
۷۰	۴-۴) مدار حامل جریان
۷۶	۵-۴) مدار سیگموئید
۷۸	۶-۴) ارتباط بلوک ها و تحقق یک سلول کامل

۸۰	۴-۶-۱) اتصال حافظه های سیناپس به یکدیگر
۸۲	۴-۷) گسترش تعداد سلولها
۸۴	فصل پنجم - نتیجه گیری
۸۴	۵-۱) آزمودن طرح
۸۷	۵-۲) نتیجه گیری
۸۹	پیوست ها
۱۰۲	مرجعها و ماخذها

فهرست شکلها

- شکل ۱-۱: یک نرون ساده. ۵
- شکل ۱-۲: یک شبکه عصبی ساده که سلول Y لایه مخفی را تشکیل می دهد و سلولهای Z_1 و Z_2 سلولهای لایه خروجی هستند. ۷
- شکل ۱-۳: نرون بیولوژیکی که در آن سه قسمت مختلف مشخص شده است. ۸
- شکل ۱-۴: یک شبکه عصبی تک لایه. ۱۰
- شکل ۱-۵: شبکه عصبی چند لایه. ۱۱
- شکل ۱-۶: شبکه برگشتی. ۱۱
- شکل ۱-۷: یک پرسپترون که θ مقدار آستانه آن است. ۱۴
- شکل ۱-۸: خطی که دو کلاس C_1 و C_2 را جدا می کند. ۱۵
- شکل ۱-۹: شبکه تغذیه مستقیم با یک لایه مخفی و مقادیر آستانه مختلف. ۲۰
- شکل ۱-۱۰: شکل تابع سیگموئید. ۲۵
- شکل ۳-۱: مدل یک سلول عصبی. ۳۵
- شکل ۳-۲: نمودار بلوکی یک سلول عصبی. ۳۶
- شکل ۳-۳: نحوه گسترش سلولهای عصبی در هر لایه. ۳۷
- شکل ۳-۴: نحوه گسترش تعداد ورودیهای یک سلول عصبی. ۳۸
- شکل ۳-۵: نمودار بلوکی یک شبکه عصبی با چهار سلول چهار ورودی. ۳۸
- شکل ۳-۶: نحوه افزایش دقت وزنها. ۴۰
- شکل ۴-۱: مدار بافر ساده. ۴۳
- شکل ۴-۲: مدار بافر کامل ولتاژ. ۴۴
- شکل ۴-۳: مشخصه انتقالی مدار بافر ولتاژ. ۴۶
- شکل ۴-۴: پاسخ گذاری مدار بافر ولتاژ با بار خازنی و بدون بار خازنی. ۴۷
- شکل ۴-۵: مدار مبدل ولتاژ به جریان. ۵۰

- شکل ۶-۴: پاسخ زمانی مدار مبدل ولتاژ به جریان. ۵۳
- شکل ۷-۴: مدار ضرب کننده سیناپس. ۵۴
- شکل ۸-۴: ارتباط مدار تبدیل کننده ولتاژ به جریان و مدار ضرب کننده. ۵۶
- شکل ۹-۴: جریان خروجی در چند وزن مختلف. ۵۷
- شکل ۱۰-۴: جریان خروجی ضرب کننده بر حسب ولتاژ ورودی در یک وزن ثابت. ۵۸
- شکل ۱۱-۴: جریان خروجی ضرب کننده بر حسب ولتاژ ورودی در وزنهای مختلف. ۵۹
- شکل ۱۲-۴: مدار سلول حافظه. ۶۰
- شکل ۱۳-۴: زمانبندی سیگنالهای حافظه. ۶۱
- شکل ۱۴-۴: نحوه ساختن سیگنالهای P_{B1} ، P_{B2} ، P_{B3} . ۶۲
- شکل ۱۵-۴: مدار تولید کننده تاخیر (Delay). ۶۳
- شکل ۱۶-۴: خازن MOS . ۶۴
- شکل ۱۷-۴: شکل موجهای ورودی و خروجی مدار تاخیر. ۶۴
- شکل ۱۸-۴: خروجی سه واحد تاخیر دهنده که به صورت متوالی بسته شده اند. ۶۵
- شکل ۱۹-۴: مدار Driver . ۶۵
- شکل ۲۰-۴: پاسخ مدار Driver . ۶۶
- شکل ۲۱-۴: مدار گیت NOR . ۶۶
- شکل ۲۲-۴: مدار کامل تولید کننده سیگنالهای P_{B1} و P_{B2} و P_{B3} . ۶۸
- شکل ۲۳-۴: پاسخ مدار شکل (۲۲-۴). ۶۹
- شکل ۲۴-۴: مدار حامل جریان یک طرفه. ۷۱
- شکل ۲۵-۴: مدار حامل جریان دو طرفه. ۷۲
- شکل ۲۶-۴: مشخصه انتقالی مدار حامل جریان. ۷۳
- شکل ۲۷-۴: تغییرات ولتاژ ورودی بر حسب جریان ورودی. ۷۳
- شکل ۲۸-۴: پاسخ زمانی مدار حامل جریان با دامنه ورودی کم و متوسط و زیاد. ۷۴
- شکل ۲۹-۴: مدار سیگموئید. ۷۶

- ۷۷ شکل ۴-۳۰ : مشخصه انتقالی مدار سیگمویید.
- ۷۸ شکل ۴-۳۱ : نحوه ارتباط قسمت های مختلف یک سلول عصبی.
- ۷۹ شکل ۴-۳۲ : مدار یک سلول عصبی کامل.
- ۸۰ شکل ۴-۳۳ : سلولهای حافظه در داخل واحد سیناپس.
- ۸۱ شکل ۴-۳۴ : ارتباط حافظه های واحدهای سیناپس.
- ۸۳ شکل ۴-۳۵ : مدار سویچ.
- ۸۳ شکل ۴-۳۶ : یک شمارنده حلقوی جهت انتخاب یکی از خطوط.
- ۸۶ شکل ۵-۱ : خطی که نقاط صفحه را به دو دسته تقسیم می کند.
- ۸۷ شکل ۵-۲ : شبکه عصبی برای مثال بالا.

فهرست جدول ها

- جدول ۲-۱: مشخصات یک تراشه شبکه عصبی ۳۰
- جدول ۲-۲: نمونه ای دیگر از مشخصات یک تراشه شبکه عصبی ۳۱
- جدول ۲-۳: نمونه سوم از یک تراشه شبکه عصبی ۳۱

پیشگفتار

در سالیان اخیر شاهد حرکتی مستمر از تحقیقات صرفاً تئوری به تحقیقات کاربردی عملی علی الخصوص در پردازش اطلاعات برای مسائلی که یا برای آنها راه حلی موجود نیست و یا براحتی قابل حل نیستند بوده ایم. با عنایت به این حقیقت، علاقه فزاینده ای در توسعه تئوریک سیستمهای دینامیکی هوشمند مدل - آزاد^۱ که مبتنی بر داده های تجربی هستند، ایجاد شده است. شبکه های عصبی مصنوعی^۲ جزء این دسته از سیستمهای دینامیکی قرار دارند که با پردازش روی داده های تجربی دانش یا قانون نهفته در ورای داده ها را به ساختار شبکه منتقل می کنند. به همین خاطر باین سیستمها هوشمند گویند چرا که بر اساس محاسبات روی داده های عددی یا مثالها قوانین کلی را فرا می گیرند. این سیستمهای مبتنی بر هوش محاسباتی سعی در مدلسازی ساختار نرو- سیناپتیکی^۳ مغز بشر دارند.

پیاده سازی ویژگیهای شگفت انگیز مغز در یک سیستم مصنوعی (سیستم دینامیکی ساخته دست بشر) همیشه وسوسه انگیز و مطلوب بوده است. بسیاری از محققینی که طی سالها در این زمینه فعالیت کرده اند ، لیکن نتیجه این تلاشها، صرف نظر از یافته های ارزشمند، باور هر چه بیشتر این اصل بوده است که مغز بشر دست نیافتنی است. با تاکید بر این نکته که گذشته از متافیزیک، دور از دسترس بودن ایده آل هوش طبیعی را می توان با عدم کفایت دانش موجود بشر از فیزیولوژی عصبی پذیرفت. باید اذعان داشت که عالی بودن هدف و کافی نبودن دانش موجود، خود سبب انگیزش پژوهشهای بیشتر و بیشتر در این زمینه بوده و خواهد بود، همچنان که امروزه شاهد بروز چنین فعالیتهایی در قالب شبکه های عصبی مصنوعی هستیم. اغلب آنهایی که با چنین سیستمهایی آشنایی دارند، به اغراق آمیز بودن نام آنها معترفند.

این پایان نامه شامل پنج فصل می باشد. در فصل اول به کلیاتی در مورد شبکه های عصبی خواهیم پرداخت. شبکه های عصبی مصنوعی و بیولوژیک بیان می شوند و مورد مقایسه قرار می گیرند.

1) Model- free

2) Artificial Neural Networks (ANN)

3) Neuro- Synaptic

در مورد فرآیند یادگیری شبکه های عصبی صحبت کوتاهی خواهد شد. شبکه های عصبی تغذیه مستقیم مفصلا مورد بررسی قرار می گیرند و چند الگوریتم مهم آموزش شبکه های عصبی تشریح خواهد شد. در فصل دوم چند نمونه از تراشه های ساخته شده در مورد شبکه های عصبی آورده می شود. در فصل سوم به کلیات طراحی خواهیم پرداخت. مشخصات کلی شبکه بیان می شود و نمودار بلوکی شبکه مورد بررسی قرار می گیرد. فصل چهارم به طراحی مدارات مربوط به قسمت های مختلف یک شبکه عصبی اختصاص دارد. در فصل پنجم پس از آزمودن طرح برای یک مساله نتایج کلی بیان می گردد.

فصل اول

شبکه های عصبی

