



دانشگاه صنعتی اصفهان

دانشکده برق و کامپیوتر

## ارائه‌ی یک معماری مبتنی بر ترکیب باس و شبکه روی تراشه جهت سیستم های روی تراشه و توسعه‌ی الگوریتم نگاشت و مسیریابی در آن

پایان‌نامه کارشناسی ارشد مهندسی کامپیوتر-معماری

مهرسا موسوی

اساتید راهنما

دکتر پژمان خدیوی- دکتر کیارش بازرگان



به نام هستی بخش یکتا



دانشگاه صنعتی اصفهان

دانشکده برق و کامپیوتر

ارائه‌ی یک معماری مبتنی بر ترکیب باس و شبکه روی تراشه جهت سیستم  
های روی تراشه و توسعه‌ی الگوریتم نگاشت و مسیریابی در آن

پایان‌نامه کارشناسی ارشد مهندسی کامپیوتر-معماری

مهسا موسوی

اساتید راهنما

دکتر پژمان خدیوی- دکتر کیارش بازرگان



دانشگاه صنعتی اصفهان

### دانشکده برق و کامپیوتر

## پایان نامه‌ی کارشناسی ارشد رشته‌ی مهندسی کامپیوتر – معماری خانم مهسا موسوی تحت عنوان

ارائه‌ی یک معماری مبتنی بر ترکیب باس و شبکه روی تراشه جهت سیستم‌های روی  
تراشه و توسعه‌ی الگوریتم نگاشت و مسیریابی در آن

در تاریخ ۹۰/۲/۲۶ توسط کمیته‌ی تخصصی زیر مورد بررسی و تصویب نهایی قرار گرفت.

دکتر پژمان خدیوی

۱- استاد راهنمای پایان نامه

دکتر کیارش بازرگان

۲- استاد راهنمای پایان نامه

دکتر محمد علی منتظری

۳- استاد داور

دکتر سید محمود مدرس هاشمی

سرپرست تحصیلات تکمیلی دانشکده

بر خود لازم می داشم که از تمام کسانی که مرا برای انجام این پایان نامه یاری کردند تشکر کنم. به ویژه جناب آقای دکتر پژمان خدیوی و دکتر کیارش بازرگان که راهنماییهاشان بسیار ارزشمند بود. از آقایان دکتر محمد علی منتظری و دکتر شادرخ سماوی که در جلسه دفاعیه اینجانب شرکت نمودند و آقای دکتر سید محمود مدرس هاشمی سرپرست تحصیلات تکمیلی دانشکده برق و کامپیوتر کمال تشکر را دارم. از همسر عزیزم، آقای مهندس محمد تحقیقی، که در این راه همراه و دلسوز من بودند و همچنین از پدر و مادر عزیزم به حاطر حمایت های معنویشان، قدردانی و تشکر فراوان می نمایم.

کلیهی حقوق مادی مترتب بر نتایج مطالعات،  
ابتكارات و نوآوری‌های ناشی از تحقیق موضوع  
این پایان‌نامه (رساله) متعلق به دانشگاه صنعتی  
اصفهان است.

تقدیم به همسر مهربانم

و

پدر و مادر عزیزم

## فهرست مطالب

صفحه	عنوان
هشت	فهرست مطالب .....
۱	چکیده.....
	فصل اول: مقدمه
	فصل دوم: شبکه روی تراشه
۶	۱-۲ تاریخچه پیدایش شبکه روی تراش.....
۷	۲-۲ شبکه روی تراشه.....
۷	۱-۲-۲ نکات مهم در طراحی سیستم های بزرگ .....
۹	۲-۲-۲ گرایش ها و چالش ها .....
۱۱	۳-۲-۲ شبکه روی یک تراشه .....
۱۲	۴-۲-۲ راه کار های شبکه روی تراشه .....
۱۵	۳-۲ شبکه روی تراشه در سیستم های روی تراشه .....
۱۷	۴-۲ اصول شبکه روی یک تراشه .....
۱۸	۱-۴-۲ مشخصه های معماری .....
۲۰	۲-۴-۲ چکیده ای از شبکه .....
۲۲	۳-۴-۲ آداتور شبکه .....
۲۴	۴-۴-۲ شبکه .....
۳۷	۵-۴-۲ سطح ارتباط .....
۳۹	۵-۴ نمونه هایی از شبکه روی یک تراشه .....
۳۹	۱-۵-۲ نمونه هایی EATHEREAL .....
۴۰	۲-۵-۲ نمونه هایی NOSTRUM .....
۴۰	۳-۵-۲ نمونه هایی SPIN .....
۴۰	۴-۵-۲ نمونه هایی CHAIN .....
۴۰	۵-۵-۲ نمونه هایی MANGO .....
۴۱	۶-۵-۲ نمونه هایی XPIPES .....
۴۱	۶-۲ نتیجه گیری.....
	فصل سوم: توصیف مساله های توپولوژی و نگاشت
۴۲	۱-۳ روند طراحی شبکه های روی یک تراشه .....
۴۴	۲-۳ هدف ها در طراحی شبکه روی تراشه .....
۴۵	۳-۳ ابزارهای طراحی شبکه روی تراشه .....
۴۵	۴-۳ موضوعات مرتبط با گام های نگاشت و زمانبندی .....
۴۷	۵-۳ مثالی از مساله نگاشت و زمان بندی .....
۴۷	۶-۳ روش مدل کردن مراحل طراحی شبکه روی تراشه .....

۵۱	..... بیان مساله طراحی شبکه روی تراشه به صورت ریاضی	۷-۳
۵۲	..... ترکیب توپولوژی و مسائل نگاشت	۸-۳
۵۶	..... الگوریتم نگاشت NMAP	۹-۳
۵۷	..... ۱۰-۳ نتیجه گیری	
فصل چهارم: توپولوژی و نگاشت پیشنهادی		
۵۹	..... ۱-۴ ترکیب باس و شبکه روی تراشه	
۶۰	..... ۱-۱-۴ مقایسه‌ی توپولوژی ترکیبی با دیگر توپولوژی‌ها	
۶۳	..... ۲-۱-۴ تعیین حداکثر تعداد هسته‌های پردازشی متصل به یک باس	
۶۶	..... ۳-۱-۴ تعداد هسته‌های پردازشی که یه یک باس متصل هستند	
۶۷	..... ۲-۴ طراحی توپولوژی پیشنهادی	
۶۷	..... ۱-۲-۴ حداکثر تعداد هسته‌های پردازشی متصل به یک باس	
۶۷	..... ۲-۲-۴ تعداد هسته‌های پردازشی متصل به یک باس	
۶۸	..... ۳-۲-۴ ارائه‌ی توپولوژی پیشنهادی برای مش $8 \times 8$	
۷۰	..... ۳-۴ توصیف مسائل چند نمونه‌ای	
۷۲	..... ۴-۴ دریافت داده‌های تصادفی	
۷۳	..... ۱-۴-۴ فرمان‌های مربوط به تولید گراف مشخصه‌ی کاربرد	
۷۴	..... ۲-۴-۴ فرمان‌های مربوط به ایجاد جدول	
۷۴	..... ۳-۴-۴ فرمان‌های تولید خروجی	
۷۶	..... ۵-۴ تبدیل گراف مشخصه کاربرد به گراف ارتباط	
۷۸	..... ۶-۴ ایجاد گراف متوسط	
۷۸	..... ۱-۶-۴ روش ایجاد گراف متوسط	
۸۰	..... ۷-۴ دسته‌بندی	
۸۱	..... ۱-۷-۴ پیاده‌سازی تابع افزار	
۸۵	..... ۲-۷-۴ نحوه‌ی تقسیم‌بندی پهنانی باند باس	
۸۶	..... ۸-۴ کیفیت سرویس	
۸۷	..... ۹-۴ روش مسیریابی	
۸۷	..... ۱۰-۴ نگاشت	
۸۸	..... ۱-۱۰-۴ مرحله‌ی اول: نگاشت هسته‌های پردازشی به باس‌ها	
۸۹	..... ۲-۱۰-۴ مرحله‌ی دوم: نگاشت هسته‌های پردازشی به خانه‌های شبکه روی تراشه	
۹۰	..... ۳-۱۰-۴ تابع هزینه‌ی کل	
۹۱	..... ۱۱-۴ حل یک مساله نمونه	
۹۱	..... ۱-۱۱-۴ دسته‌بندی	
۹۴	..... ۲-۱۱-۴ نگاشت	

۹۶ .....	۱۲-۴ نتیجه گیری.....
	<b>فصل پنجم: بررسی الگوریتم و توپولوژی پیشنهادی</b>
۹۷ .....	۱-۵ پارامترهای مشخص کنندهٔ نحوه عملکرد.....
۱۰۰ .....	۲-۵ توپولوژی های متفاوت .....
۱۰۲ .....	۳-۵ پهنه‌ای باند متفاوت .....
۱۰۴ .....	۴-۵ نسبت تاخیر باس به تاخیر شبکه روی تراشه .....
۱۰۵ .....	۵-۵ تغییر تعداد وظیفه های گراف مشخصه‌ی کاربرد.....
۱۰۷ .....	۶-۵ مقایسه‌ی روش نگاشت پیشنهادی و روش NMAP
۱۰۸ .....	۷-۵ وابستگی به کاربرد .....
	<b>فصل ششم: نتیجه گیری و پیشنهادات</b>
۱۱۲ .....	۱-۶ پیشنهادات .....
۱۱۳ .....	مراجع.....

## چکیده

با پیشرفت تکنولوژی ساخت تراشه های نیمه هادی، امکان قرار گرفتن اجزای مختلف یک سیستم با صد ها پردازنده بر روی یک تراشه به وجود آمده است. شبکه‌ی روی تراشه، به عنوان یک شبکه‌ی ارتباطی موثر برای چنین سیستم‌هایی به کار می‌رود. تاخیر سیستم‌های روی تراشه، به میزان زیادی وابسته به زیربنای ارتباطی آن هاست. به همین دلیل، توجه به ساختار ارتباطی با تاخیر کم، اجتناب ناپذیر است. توپولوژی شبکه‌ی روی تراشه و چگونگی نگاشت هسته‌های پردازشی بر روی آن، دو فاکتور بسیار مهم هستند، که تاثیر زیادی در تاخیر شبکه‌های روی تراشه دارند. در این پایان نامه، یک توپولوژی جدید، با هدف کاهش تاخیر شبکه روی تراشه، ارائه شده است. این توپولوژی، ترکیبی از شبکه‌ی روی تراشه و باس است و توانسته مزیت‌های هر کدام را با هم داشته باشد. همچنین، روش جدیدی برای نگاشت هسته‌های پردازشی بر روی توپولوژی ترکیبی پیشنهادی، ارائه شده است. در این روش، ابتدا هسته‌های پردازشی که با هم ارتباط بیشتری دارند، به کمک تابع تصمیم‌گیری ارائه شده در این پایان نامه، دسته‌بندی می‌شوند. سپس، با توجه به توپولوژی و با هدف کاهش تاخیر شبکه روی تراشه، نگاشت می‌شوند. مقایسه‌ی نتایج با الگوریتم‌های متداول نگاشت بر روی توپولوژی مش، بهبود قابل توجهی را نشان می‌دهد.

کلمات کلیدی: ۱-شبکه روی تراشه ۲-توپولوژی و نگاشت ۳-سیستم روی تراشه

## فصل اول

### مقدمه

سیستم های تعبیه شده<sup>۱</sup> امروزی از اجزای مختلفی تشکیل شده اند. با پیشرفت چشمگیر تکنولوژی ساخت سیلیکون، قرار دادن اجزای مختلف یک سیستم با صد ها پردازنده‌ی متفاوت بر روی یک تراشه امکان پذیر شده است. مفهوم شبکه روی تراشه<sup>۲</sup> هنگامی پدید آمد که طراحان با سیستم های مجتمع خیلی بزرگ<sup>۳</sup> و طراحی آنها بر روی یک تراشه کوچک مواجه شدند. این سیستم ها که تحت عنوان سیستم روی تراشه<sup>۴</sup> نامیده می شوند، دارای مزیت های کاهش حجم، کاهش طول مسیر های انتقال، کاهش مصرف انرژی وغیره هستند[۱]. همچنین، با کوچک شدن مقیاس تکنولوژی ساخت، تاخیر سیم های ارتباطی در مقابل تاخیر گیت ها قابل ملاحظه شد و طراحی ارتباطات را به یک چالش مهم در تکنولوژی جدید تبدیل کرد[۲]. ساختار شبکه‌ی روی تراشه به عنوان یک راه حل مناسب برای طراحی ارتباطات ارائه شده است. این ساختار، ارتباط بین اجزای سیستم روی تراشه از قبیل هسته های پردازشی و حافظه را تشکیل می دهد. این ساختار از ارتباطات نقطه به نقطه که از طریق سوییچ (یا مسیریاب) به هم متصل شده اند، تشکیل شده است. به کارگیری شبکه‌ی روی تراشه به جای گذرگاه منجر به کاهش حجم، کاهش پیچیدگی طراحی سیستم، کاهش مصرف توان وافزایش سرعت می شود. همچنین، شبکه‌ی روی تراشه قابلیت طراحی پیمانه ای، استفاده از طرح های قبلی و توسعه پذیری سیستم را در اختیار طراحان قرار می دهد. این ویژگی های برجسته

<sup>1</sup> Embedded systems

<sup>2</sup> Network on Chip(NoC)

<sup>3</sup> VLSI

<sup>4</sup> System on Chip(SoC)

باعث شد که شبکه‌ی روی تراشه با استقبال زیادی روبرو شود و از سال ۲۰۰۳ به بعد سالانه تعداد زیادی از مقالات به این موضوع اختصاص داده شود. در حدود سال ۱۹۹۹ گروه‌های مختلف تحقیقاتی به بررسی روش‌های سیستماتیک برای طراحی اتصالات درون سیستم‌های روی یک تراشه پرداختند [۳]. این گروه‌ها به زودی به این نتیجه رسیدند که مشکلات باید در قسمت‌های مختلف از قسمت فیزیکی و معماری سیستم تا سیستم عامل و برنامه‌های کاربری حل شود. در نتیجه مفهوم گستره شبکه روی یک تراشه ایجاد شد. در سال ۲۰۰۱، ویلیام دالی<sup>۵</sup> و برایان تولز<sup>۶</sup> عضو آزمایشگاه سیستم‌های کامپیوتری از دانشگاه استنفورد<sup>۷</sup> مفاهیم اولیه شبکه‌های روی یک تراشه را پایه گذاری کردند [۱]. بررسی‌های تانهونن<sup>۸</sup> دلایل برتری شبکه روی تراشه نسبت به معماری‌های دیگر را قابلیت طراحی پیمانه<sup>۹</sup>، توسعه پذیری، طراحی و تست آسان و قابلیت پیش‌بینی می‌داند [۴]. ساختار و اجزای معماری شبکه روی تراشه، توپولوژی‌ها و مفاهیم و موضوعات مربوط به آن به طور کامل و دقیق در مقالات [۲]، [۳]، [۵] و [۶] بیان شده است. در حال حاضر شبکه روی تراشه با مسائل زیادی که نیاز به مطالعه و تحقیق دارند، روبرو است. این مسائل از نقطه نظر طراحی در سه دسته انتخاب توپولوژی<sup>۱۰</sup>، انتخاب استراتژی مسیریابی<sup>۱۱</sup> و الگوریتم نگاشت متناسب<sup>۱۲</sup> قرار می‌گیرند. دسته اول به مباحث معماری NOC، اندازه بافسویچ‌ها و طول کانال‌های انتقال و ... می‌پردازد. در دسته دوم الگوریتم‌های مسیریابی و مسائل مربوط به سویچینگ موردن بررسی قرار می‌گیرد. دسته سوم مسائل مربوط به الگوریتم‌های زمان بندی و نگاشت هسته‌های پردازشی را در بر می‌گیرد [۷]، [۸]. مساله‌ی نگاشت هسته‌های پردازشی به چگونگی قرار دادن هسته‌های پردازشی روی خانه‌های شبکه روی تراشه می‌پردازد و اهداف آن تخصیص عادلانه‌ی پهناور باند، کاهش مصرف توان، افزایش سرعت سیستم و کاهش دمای سیستم است. مساله نگاشت با ظهور شبکه روی تراشه به عنوان یک مساله‌ی جدید ایجاد شد. برای اولین بار رادو مارکلسکو<sup>۱۳</sup> مساله‌ی نگاشت را مطرح کرد و یک راه حل شاخه و حررص کردن<sup>۱۴</sup> برای آن ارائه داد. وی نشان داد که نگاشت با استفاده از روش‌های الگوریتمیک در کاهش مصرف توان و افزایش سرعت سیستم تاثیر چشم‌گیری دارد [۹]. روش‌های حل مساله نگاشت را می‌توان به روش جستجوی کامل، روش جستجوی تصادفی، روش‌های اقتضایی<sup>۱۵</sup> و یا ترکیبی از این روش‌ها دسته‌بندی کرد. روش جستجوی کامل تمام جایگشت‌های ممکن هسته‌های پردازشی را روی شبکه

<sup>5</sup> William J. Dally

<sup>6</sup> Brian Towles

<sup>7</sup> Stanford

<sup>8</sup> Tenhunen

<sup>9</sup> Module

<sup>10</sup> Topology selection

<sup>11</sup> Routing Strategy Selection

<sup>12</sup> Application Mapping

<sup>13</sup> Radu Marculescu

<sup>14</sup> Branch & Bound

<sup>15</sup> heuristics

روی تراشه مورد بررسی قرار می دهد. روش تصادفی از روش هایی مانند الگوریتم رنتیک، الگوریتم گرم کردن مرحله ای<sup>۱۶</sup>، الگوریتم تابو<sup>۱۷</sup> و برنامه ریزی خطی برای حل مساله نگاشت استفاده می کند. الگوریتم های افضلایی از روش های حریصانه و نگاشت بر اساس مهمترین فاکتور بهره می گیرند[۱۰]. مسائل اولیه نگاشت با فرض داشتن یک نمونه و توپولوژی منظم و ارتباطات سیمی انجام می شدند. با این حال طی چند سال گذشته روش های نگاشت برای چند نمونه، نگاشت با توپولوژی نا منظم و ویژه‌ی کاربرد و نگاشت با استفاده از فیلتر نوری نیز ارائه شده اند[۱۱]، [۱۲]، [۱۳]. روش های نگاشت تاثیر زیادی در کم کردن تاخیر شبکه، افزایش سرعت آن و مصرف توان دارند. مساله‌ی انتخاب توپولوژی به چگونگی چیدمان عناصر سیستم روی تراشه می پردازد. انتخاب یک توپولوژی مناسب در کاهش تاخیر و توان مصرفی تاثیر به سزایی دارد. توپولوژی ترکیبی باس و مش در میان دیگر توپولوژی ها تووانسته است تاخیر کمتر و توان مصرفی کمتری را ارائه دهد.

در این پایان نامه، هدف، ارائه‌ی یک توپولوژی و روش نگاشت جدید برای کاربرد های چند نمونه ای است به گونه‌ای که تاخیر و توان مصرفی کل سیستم کاهش پیدا کند. کاربرد هایی که در آن چند برنامه متفاوت بر روی یک سیستم اجرا می شوند، کاربرد های چند نمونه ای نامیده می شوند. در سیستم های روی تراشه تاخیر و توان مصرفی از فاکتورهای مهم هستند. با توجه به اینکه کوچک شدن مقیاس ساخت نیمه هادی ها باعث شده است که تاخیر ارتباطات خود را بیشتر نشان دهند، طراحی زیر بنای ارتباطی با تاخیر کم، اهمیت زیادی پیدا کرده است. همچنین، داشتن تاخیر کم در دسترسی به حافظه های مشترک روی تراشه بسیار حیاتی است. در سیستم های تعییه شده قابل حمل طول عمر سیستم مناسب با طول عمر باتری است و هر چه توان مصرفی کمتر باشد، طول عمر سیستم افزایش می یابد. همچنین، در سیستم های روی تراشه امروزی معمولاً تراشه ها در چند لایه ایجاد می شوند و مصرف توان بیشتر موجب افزایش دمای تراشه و افت عملکرد آن می شود. توپولوژی ترکیبی به خاطر در برداشتن مزیت های باس و شبکه‌ی روی تراشه، تاخیر و توان کم به عنوان توپولوژی پایه در نظر گرفته شد. انتظار می رود در توپولوژی پیشنهادی معایب توپولوژی های ترکیبی قبلی حذف شود. همچنین، یک روش نگاشت برای کاربرد های چند نمونه ای و بر روی توپولوژی ترکیبی پیشنهادی ارائه شده است. در روش نگاشت پیشنهادی ابتدا هسته های پردازشی براساس میزان وابستگی، دسته بندی می شوند. برای انتخاب هسته های پردازشی که در یک دسته قرار می گیرند یک تابع هدف پیشنهاد می شود و به هر دسته از پردازنده ها یک باس اختصاص داده می شود. بعد از دسته بندی، هسته های پردازشی با استفاده از الگوریتم NMAP بر روی توپولوژی پیشنهادی نگاشت می شوند. نتایج نشان می دهند که توپولوژی و روش پیشنهادی تووانسته است تا حد زیادی تاخیر و مصرف توان را بهبود ببخشد.

<sup>16</sup> Simulated Anealing

<sup>17</sup> Tabu Algorithm

ساختار پایان نامه به ترتیب زیر است :

- در فصل دوم، ابتدا تاریخچه ای از چگونگی پیدایش شبکه روی تراشه بیان می شود. در ادامه چالش هایی که با کوچک شدن تکنولوژی ساخت ایجاد می شود، بیان می شود. شبکه روی تراشه به عنوان راه حلی برای پاسخ به این چالش ها مورد ارزیابی قرار می گیرد. سپس، اهمیت شبکه روی تراشه و برتری آن نسبت به ارتباطات گذرگاه بررسی می شود. هم چنین، اجزای شبکه روی تراشه و مفاهیم مربوط به آن بیان می شود.
- در فصل سوم، روند طراحی شبکه روی تراشه بیان می شود. با توجه به اینکه در گام های طراحی شبکه روی تراشه، از تئوری گراف ها بهره گرفته می شود، مفاهیم اولیه طراحی شبکه ای روی تراشه در قالب مدل های گرافی توصیف می شوند، به کمک این مدل ها، توصیفی از مساله مورد بررسی در این پایان نامه ارائه می شود.
- در فصل چهارم، نکاتی که در ارائه توپولوژی و روش نگاشت پیشنهادی مورد توجه قرار گرفته است، بیان می شوند. به کمک این نکات چند توپولوژی ترکیبی باس و شبکه روی تراشه، مطرح می شوند و از میان آن ها، به وسیله تعریف معیار مقایسه، توپولوژی که در بین دیگر توپولوژی ها، منجر به ارتباطاتی با تاخیر کمتر می شود، برگزیده می شود. سپس روشی برای نگاشت هسته های پردازشی بر روی توپولوژی پیشنهادی ارائه می شود. در این روش ابتدا پردازنده ها دسته بندی و سپس نگاشت می گردند.
- در فصل پنجم، توپولوژی و روش نگاشت پیشنهادی ارزیابی قرار می گیرند و به کمک نمودار ها نحوه ای عملکرد روش پیشنهادی ارزیابی می شود.
- فصل ششم، به تحلیل نتایج و ارائه پیشنهادات اختصاص دارد.

## فصل دوم

### شبکه روی تراشه

در این فصل، هدف، آشنایی با ساختار و مفاهیم شبکه روی تراشه است. به این منظور تاریخچه‌ی پیدایش شبکه روی تراشه بیان می‌شود و همچنین، دلیل پذیرش و برتری شبکه روی تراشه به عنوان ساختار ارتباطی سیستم‌های روی تراشه مورد بررسی قرار می‌گیرد، سپس ساختار کلی از معماری شبکه روی تراشه بیان می‌شود و در ادامه جزئیات و مفاهیم مربوط به این ساختار بیان می‌شود. برای درک واقعی از شبکه روی تراشه در انتهای این فصل نمونه‌هایی از معماری شبکه روی تراشه آورده می‌شود.

#### ۱-۲ تاریچه پیدایش شبکه روی یک تراشه

در طی سال ۱۹۹۰ به بعد تعداد بیشتری از هسته‌های پردازشی و مولفه‌های قابل استفاده مجدد در یک تراشه سیلیکون در کنار هم قرار گرفتند، که تحت واژه سیستم روی یک تراشه<sup>۱۸</sup> شناخته می‌شدند. استاندارد کردن واسطه‌ای مولفه‌ها و تعیین صحت عملکرد کل سیستم با توجه به مشخصه‌های فیزیکی و عملکردی، از جمله مهمترین مشکلاتی بود که در این عصر با آن مواجه بودند. باس‌ها و اتصالات نقطه به نقطه عناصر اصلی ایجاد ارتباط بین مولفه‌ها بودند. باس‌ها طرفداران بسیاری داشتند، زیرا ارتباطاتی با کارایی بالا را فراهم می‌کردند و در مقابل می‌توانستند در بین چند مولفه به اشتراک گذاشته شوند و با هزینه کم، بازدهی قابل قبولی را در اختیار طراحان بگذارند.<sup>[۳]</sup>

<sup>18</sup> System on Chip

با پیشرفت تکنولوژی ساخت سیلیکون، مشکلات متعددی پیرامون استفاده از باس ایجاد شد. باس ها می توانستند به طور موثر بین ۱۰-۳۰ مولفه به اشتراک گذاشته شوند، اما قابلیت توسعه پذیری به تعداد بالاتری از مولفه ها را نداشتند. همچنین، باس ها از دید مولفه ها، رفتاری غیر قابل پیش بینی داشتند (به دلیل اینکه بین تعداد زیادی از مولفه ها به اشتراک گذاشته می شدند). مشکل دیگر باس ها از فیزیک و تکنولوژی زیر میکرون<sup>۱۹</sup> ناشی می شد. سیم های بلند و عمومی به علت کارایی کم و غیر قابل پیش بینی، ناخوشایند شدند. مشکل دیگر باس ها از دید برنامه های کاربری ناشی می شود. طراحی و تعیین صحت عملکرد ارتباطات بین وظیفه<sup>۲۰</sup> ها در یک برنامه کاربری یک مساله سخت است. تعیین صحت عملکرد یک برنامه کاربری و تعیین منابع مورد نیاز آن به خاطر ماهیت غیر قابل پیش بینی باس کار مشکلی است. علاوه بر آن هر برنامه کاربری ساختار های ارتباطی منحصر به فردی دارد، بنابراین، استفاده مجدد از طرح های قبلی با مشکل مواجه می شد.

در نتیجه در حدود سال ۱۹۹۹ گروه های مختلف تحقیقاتی به بررسی روش های سیستماتیک برای طراحی اتصالات درون سیستم های روی یک تراشه پرداختند<sup>[۳]</sup>. این گروه ها به زودی به این نتیجه رسیدند که مشکلات باید در قسمت های مختلف از قسمت فیزیکی و معماری سیستم تا سیستم عامل و برنامه های کاربری حل شود. در نتیجه مفهوم گستره شبکه روی یک تراشه ایجاد شد. در سال ۲۰۰۱، ویلیام دالی و برایان تولز<sup>۲۱</sup> عضو آزمایشگاه سیستم های کامپیوتری از دانشگاه استنفورد<sup>۲۲</sup> مفاهیم اولیه شبکه های روی یک تراشه را پایه گذاری کردند [۱]. شبکه روی یک تراشه امروزه شامل مفاهیم زیربنای سخت افزاری ارتباطات، سرویس های سیستم عامل، متادولوژی های طراحی و ابزارهای نگاشت برنامه های کاربردی به شبکه روی یک تراشه می شود.

## ۲-۲ شبکه روی یک تراشه

در این قسمت دلایل انتخاب شبکه روی تراشه به عنوان یک زیربنای موثر ارتباطی بیان می شود. ابتدا نکاتی که در طراحی یک سیستم مهم است، ذکر می شود، سپس گرایش ها و چالش هایی که در طراحی های امروزی وجود دارد، بررسی می شود و در آخر راه کار های شبکه روی تراشه، برای حل این گرایش ها و چالش ها آورده می شود.

## ۲-۱ نکات مهم در طراحی سیستم های بزرگ

در طراحی یک سیستم، نکته‌ی مهم برای بالا بردن سودمندی طراحی این است که، هزینه‌ی اضافه کردن یک قسمت جدید به سیستم، تابعی خطی از اندازه‌ی قسمت جدید باشد و وابسته به اندازه‌ی کل سیستم نباشد. در این صورت می توان بخش بزرگی از بلاک های طراحی قبلی را دوباره استفاده کرد و هزینه‌ی طراحی، محدود به

<sup>19</sup> Deep submicron technology

<sup>20</sup> task

<sup>21</sup> William J. Dally & Brian Towles

<sup>22</sup> Stanford

طراحی قسمت جدید می شود. علاوه بر آن این ویژگی، یک شرط لازم برای تولید یک معماری، متعددلوژی و یا یک زیر سیستم نیرومند است، که در مقابل تغییرات نسل های مختلف تکنولوژی تحمل پذیر است. موضوع اصلی که در این بخش مورد بررسی قرار می گیرد، این است که، آیا شبکه روی تراشه پتانسیل ایجاد چنین سکوی<sup>۲۳</sup> نیرومند و تحمل پذیری را دارد؟ در صورت مثبت بودن جواب این سوال، شبکه روی تراشه می تواند تحول بزرگی در معماری سیستم- روی- تراشه و فرایند های طراحی ایجاد کند، در غیر این صورت شبکه روی تراشه مانند ده ها معماری موجود برای طراحی سیستم های تعییه شده است[۴].


خاصیت ترکیب پذیری دلخواه: فرض کنید، مجموعه ای از مولفه ها و عملگر های ترکیبی که این مولفه ها را به هم مرتبط می کنند و یک مولفه ای جدید را ایجاد می کنند، داریم. مولفه ها و عملگر ها دارای ویژگی ترکیب پذیری دلخواه هستند، به شرطی که هر مجموعه از مولفه ها مانند A، بتواند با مولفه ای دیگر گسترش پیدا کند و در عملکرد آن تغییری ایجاد نشود.

برای مثال گیت های منطقی INV,NOR,NAND دارای چنین خاصیتی هستند. شبکه جدید گیت ها می توانند به شبکه ای گیت های موجود اضافه شود، بدون این که در عملکرد قسمت های قبلی مدار، تغییری ایجاد کند. این ویژگی مبنای توانایی ما در ایجاد طرح هایی شامل میلیون ها گیت و استفاده دوباره از بلاک های بزرگ محسوب می شود. در مقابل عدم وجود این ویژگی، هزینه ای بالایی در طراحی را تحمل می کند. به عنوان مثال عدم وجود خاصیت ترکیب پذیری دلخواه، مسئله ای توصیف سیستم را به یک مسئله ای دشوار تبدیل کرده است، زیرا تغییری کوچک در توصیف یک قسمت سیستم، می تواند تاثیرات غیرقابل پیش بینی در قسمت های دیگر سیستم داشته باشد و هزینه ای طراحی بالایی را تحمل کند. یکی از نتایج خاصیت ترکیب پذیری دلخواه، خاصیت هزینه ای خطی است.

خاصیت هزینه ای خطی: فرض کنید، مجموعه ای از مولفه ها و عملگر های ترکیبی که این مولفه ها را به هم مرتبط می کنند و یک مولفه ای جدید را ایجاد می کنند، داریم. یک فرایند طراحی که در آن یک سیستم جدید با استفاده از عملگر های ترکیبی و مولفه ها ایجاد می شود دارای خاصیت هزینه ای خطی است، به شرطی که هزینه ای ایجاد سیستم خطی S که از ترکیب n مولفه مانند  $A_1, A_2, \dots, A_n$  ایجاد می شود، تابعی خطی از تعداد مولفه ها(n) باشد (Ieffort(n)) و وابسته به اندازه مولفه ها نباشد. بنابراین، هزینه ای کلی طراحی برای سیستم S برابر است با:

$$\text{Deffort}(s) = \text{Deffort}(A_1) + \text{Deffort}(A_2) + \dots + \text{Deffort}(A_n) + \text{Ieffort}(n) \quad (1-2)$$

<sup>23</sup> platform



شکل ۱-۲ مثالی از خاصیت ترکیب پذیری و خاصیت هزینه‌ی خطی.

برای مثال با توجه به دو ویژگی که گفته شد، هزینه‌ی ایجاد سیستم  $S$  در شکل ۱-۲ برابر است با هزینه‌ی ایجاد دو جزء جدید  $C$ ,  $B$ , به اضافه‌ی هزینه‌ی متصل کردن مولفه‌های  $A, B, C$  به یک دیگر. به علت اینکه از مولفه  $A$  دوباره در طرح استفاده می‌شود، هزینه طراحی آن حذف می‌شود. بنابراین، هزینه‌ی طراحی سیستم  $S$  برابر است با

$$\text{Deffort}(s) = \text{Deffort}(B) + \text{Deffort}(C) + \text{Ieffort} \quad (3)$$

این ویژگی به طور ضمنی حاوی این مفهوم است که، پیچیدگی متصل کردن چند مجموعه به اندازه‌ی آن‌ها وابسته نیست. بدیهی است که در عمل پیچیدگی اتصال چند مجموعه، تا حدی وابسته به اندازه‌ی آن‌هاست و هرچه بتوانیم این وابستگی را کمتر کنیم، توانایی ما در ایجاد سیستم‌های بزرگتر، بیشتر می‌شود. محققان عقیده دارند که سیستم‌های مبتنی بر شبکه روی تراشه، پتانسیل فراهم کردن ویژگی‌های ترکیب پذیری دلخواه و هزینه‌ی خطی را در سطوح بالایی دارا هستند<sup>[۳]</sup>. در بخش بعدی گرایش‌ها و چالش‌هایی که منجر به ایجاد شبکه روی تراشه و معماری‌های مانند آن شد، را مورد مطالعه قرار می‌دهیم.

## ۲-۲-۲ گرایش‌ها و چالش‌ها

تکنولوژی ساخت مدارهای مجتمع، امکان ایجاد تراشه‌هایی با بیلیون‌ها ترانزیستور را، فراهم کرده است. چگونگی سازمان دهی این تراشه‌ها با چالش‌هایی رویرو است، که پیدا کردن راه حلی برای آن‌ها، می‌تواند، تحولی شگرف در طراحی و معماری مدارهای مجتمع ایجاد کند. در ادامه به بررسی تعدادی از این چالش‌ها می‌پردازیم.

ارتباطات در مقابل محاسبات: در حالی که سیم‌های روی تراشه نسبت به سیم‌های عادی ارزان‌تر هستند، اما ارتباطات روی یک تراشه به علت توان مصرفی و سرعت بالا، گران‌تر از ارتباطات بین تراشه‌ها است. با کوچک‌شدن مقیاس ساخت، مقاومت سیم‌ها در هر میلیمتر افزایش می‌یابد، در حالی که ظرفیت سیم‌ها تغییر چندانی نمی-