



دانشکده فنی

پایان نامه کارشناسی ارشد

طراحی یک تنظیم‌کننده ولتاژ با افت پایین با کنترل کننده دیجیتال در فناوری CMOS

از:

فریما قراغان آبادی

استاد راهنما:

دکتر علیرضا صابرکاری

۱۳۹۲ مهر

لَهُ الْحَمْدُ لِلّٰهِ
الْعَزِيزِ الْكَوَافِرِ

دانشکده فنی

گروه مهندسی برق

گرایش الکترونیک

طراحی یک تنظیم‌کننده ولتاژ با افت پایین با کنترل کننده دیجیتال در فناوری CMOS

از:

فریما قراغان آبادی

استاد راهنما:

دکتر علیرضا صابرکاری

استاد مشاور:

دکتر علی حیدری

۱۳۹۲ مهر

تقدیم

بـ

پر و مادر عزیزم بـ پاس عشق و حمایت همیشگی سان

و

به خواهران عزیزم

بـ

تشکر و قدردانی

خداؤند بزرگ و توانا را سپاس می‌گویم که همواره پناهم بوده و پیش از هر مطلبی، بر خود واجب می‌دانم که از زحمات استاد راهنمای ارجمند جناب آقای دکتر علیرضا صابرکاری که در تهیه و تکمیل این پایان‌نامه همواره مرا راهنمایی و حمایت کرده‌اند، قدردانی نمایم. همچنین از خانواده‌ام که در تمامی مراحل زندگی مشوق و تکیه‌گاهم بوده‌اند بسیار سپاس‌گزارم.

فهرست مطالب

.....	چکیده فارسی
.....	چکیده انگلیسی
۱.....	فصل اول
۱.....	مقدمه
۲.....	۱- انواع تنظیم‌کننده‌های ولتاژ
۳.....	۱-۱- تنظیم‌کنندگی خطی با بازده بالا
۴.....	۱-۲- کاربردهای تنظیم‌کننده با افت کم
۴.....	۱-۳- اساس تنظیم‌کننده‌های خطی با افت کم
۴.....	۲- ساختارهای رایج تنظیم‌کننده‌های ولتاژ
۷.....	۱-۲-۱- شناسایی تنظیم‌کننده با افت کم
۷.....	۱-۱-۲-۱- مشخصات حالت استاتیک
۸.....	۲-۱-۲-۱- مشخصات حالت دینامیک
۹.....	۳-۱-۲-۱- مشخصات فرکانس بالا
۱۱.....	۴-۱-۲-۱- جریان خاموشی
۱۱.....	۵-۱-۲-۱- بازده تنظیم‌کننده با افت کم
۱۲.....	۶-۱-۲-۱- عنصر عبوری سری
۱۳.....	۳-۱- مصالحه بین مشخصات
۱۳.....	۴- ساختار پایان نامه
۱۵.....	فصل دوم
۱۵.....	بلوک‌های اساسی تنظیم‌کننده ولتاژ LDO
۱۶.....	۱- بلوک‌های اساسی تنظیم‌کننده ولتاژ
۱۶.....	۱-۱-۲- مراجع ولتاژ Bandgap
۱۷.....	۱-۱-۱-۲- مدارهای مرجع ولتاژ Bandgap رایج

۱۸.....	۲-۱-۲ تقویت کننده خط ا.
۱۸.....	۱-۲-۱-۲ تقویت کننده های عملیاتی یک طبقه.
۱۹.....	۲-۱-۲ تقویت کننده های عملیاتی دو طبقه.
۲۰.....	۳-۱-۲ طراحی عنصر عبوری.
۲۱.....	۲-۲ تنظیم کننده های ولتاژ با افت کم بدون خازن.
۲۳.....	۱-۲-۲ موقعیت اولیه قطب های تنظیم کننده های ولتاژ با افت کم بدون خازن.
۲۴.....	۳-۲ ویژگی های پاسخ گذرا.
۲۶.....	۱-۳-۲ پاسخ فرکانسی.
۲۸.....	۴-۲ مقاومت معادل سری
۲۹.....	۵-۲ دقت ولتاژ خروجی LDO
۳۱.....	فصل سوم
۳۱.....	طراحی تنظیم کننده LDO با کنترل اندازه ترانزیستور عبوری در تکنولوژی CMOS
۳۲.....	۱-۳ مقدمه
۳۲.....	۲-۳ نمونه هایی از تنظیم کننده های LDO معرفی شده تاکنون
۳۵.....	۳-۳ روش های مختلف جداسازی قطب ها برای حفظ پایداری.
۳۷.....	۴-۳ روش های مختلف جداسازی قطب ها برای حفظ پایداری.
۳۹.....	۱-۴-۳ استفاده از تکنیک بایاس دینامیکی
۳۹.....	۵-۳ مدار LDO پیشنهادی.
۴۰.....	۱-۵-۳ تحلیل AC
۴۴.....	۲-۵-۳ بررسی رفتار دینامیکی تنظیم کننده LDO معرفی شده
۴۷.....	۶-۳ طراحی تنظیم کننده LDO با کنترل دیجیتال ترانزیستور عبوری
۴۷.....	۱-۶-۳ تنظیم کننده LDO پیشنهادی با کنترل دیجیتال اندازه ترانزیستور عبوری
۴۹.....	۲-۶-۳ تحلیل AC
۵۱.....	۷-۳ بررسی رفتار دینامیکی تنظیم کننده LDO دوم

فصل چهارم

۵۳.....	نتایج شبیه‌سازی و مقایسه تنظیم‌کننده‌های LDO پیشنهادی
۵۴.....	۱-۴ مقدمه
۵۴.....	۲-۴ بررسی مدار LDO با کنترل تطبیقی ترانزیستور عبوری معرفی شده در بخش ۳
۵۵.....	۱-۲-۴ مشخصه‌های استاتیکی.
۵۶.....	۲-۲-۴ تحلیل AC
۵۸.....	۳-۲-۴ مشخصه‌های دینامیکی.
۶۰.....	۴-۲-۴ مشخصه‌های فرکانس بالا
۶۱.....	۵-۲-۴ بازده و جریان خاموشی
۶۳.....	۶-۲-۴ توان دینامیکی مصرفی مدار LDO پیشنهادی
۶۴.....	۷-۲-۴ خلاصه نتایج
۶۵.....	۳-۴ بررسی مدار LDO با کنترل دیجیتال ترانزیستور عبوری.
۶۵.....	۱-۳-۴ مشخصه‌های استاتیکی
۶۷.....	۲-۳-۴ مشخصه‌های دینامیکی
۶۹.....	۳-۳-۴ مشخصه‌های فرکانس بالا
۶۹.....	۴-۳-۴ بازده و جریان خاموشی
۷۱.....	۵-۳-۴ توان دینامیکی مصرفی مدار LDO پیشنهادی
۷۲.....	۶-۳-۴ خلاصه نتایج
۷۳.....	۴-۴ مقایسه نتایج

۷۴.....	فصل پنجم
۷۴.....	نتیجه‌گیری و کارهای آینده
۷۵.....	۱-۵ نتیجه‌گیری
۷۵.....	۲-۵ کارهای آینده
۷۶.....	مراجع

فهرست جداول

۱۳	جدول ۱-۱ مقایسه انواع مختلف عناصر عبوری LDO
۴۵	جدول ۱-۳ مقایسه نتایج
۵۲	جدول ۲-۳ مقایسه نتایج
۵۴	جدول ۳-۴ ابعاد ترانزیستورهای LDO شکل ۸-۳
۶۴	جدول ۲-۴ خلاصه نتایج شبیه‌سازی LDO شکل ۸-۳
۶۵	جدول ۳-۴ ابعاد ترانزیستورهای مدار LDO شکل ۱۴-۳
۷۲	جدول ۴-۴ خلاصه نتایج شبیه‌سازی LDO شکل ۱۴-۳
۷۳	جدول ۴-۵ مقایسه نتایج مدارهای LDO پیشنهادی با کارهای از پیش انجام شده

فهرست شکل‌ها

۳ شکل ۱-۱ مبدل‌های dc-dc
۴ شکل ۲-۱ تنظیم‌کننده خطی با بازده بالا
۵ شکل ۳-۱ ساختارهای تنظیم‌کننده ولتاژ خطی
۶ شکل ۴-۱ موقعیت قطب‌ها قبل از جبران‌سازی
۶ شکل ۵-۱ جبران‌سازی تنظیم‌کننده LDO رایج
۹ شکل ۶-۱ مفهوم عملکرد PSRR در فرکانس بالا
۱۰ شکل ۷-۱ نسبت رد LDO
۱۰ شکل ۸-۱ ولتاژ نویز خروجی LDO
۱۱ شکل ۹-۱ جریان خاموشی LDO
۱۲ شکل ۱۰-۱ عناصر عبوری LDO
۱۷ شکل ۱-۲ مدار مرجع bandgap معمول
۱۸ شکل ۲-۲ تولید یک جریان PTAT
۱۹ شکل ۳-۲ تقویت‌کننده عملیاتی CMOS یک طبقه
۱۹ شکل ۴-۲ تقویت‌کننده عملیاتی CMOS دو طبقه
۲۱ شکل ۵-۲ عنصر عبوری تنظیم‌کننده خطی LDO
۲۲ شکل ۶-۲ تنظیم‌کننده ولتاژ LDO بدون خازن
۲۲ شکل ۷-۲ ایجاد مسیر سریع برای جبران‌سازی در LDO بدون خازن
۲۳ شکل ۸-۲ موقعیت قطب‌ها برای تنظیم‌کننده LDO جبران نشده
۲۴ شکل ۹-۲ بلوک دیاگرام LDO نوع PMOS
۲۴ شکل ۱۰-۲ پاسخ گذرای یک LDO معمول به یک گام از جریان بار
۲۶ شکل ۱۱-۲ مدل معادل برای تحلیل AC
۲۸ شکل ۱۲-۲ پاسخ فرکانسی LDO تحت دو سطح جریان مختلف
۲۹ شکل ۱۳-۲ رابطه پایداری با ESR
۳۰ شکل ۱۴-۲ مدار معادل برای بارهای گذرای سریع

۳۳ شکل ۱-۳ ساختار LDO معرفی شده در [۱۶].....
۳۴ شکل ۲-۳ تنظیم‌کننده ولتاژ LDO با ردیابی صفر و قطب معرفی شده در [۱۷].....
۳۵ شکل ۳-۳ هسته LDO با آشکارساز ولتاژ ضربه [۱۸].....
۳۶ شکل ۴-۳ ساختار مداری LDO معرفی شده در [۱۹].....
۳۷ شکل ۵-۳ پیاده‌سازی بافر جریان با استفاده از یک طبقه گیت مشترک و جاسازی آن در تقویت‌کننده خطا [۲۳].....
۳۸ شکل ۶-۳ تغییرات ولتاژ خروجی مدار LDO نهایی شکل ۵-۳ به ازای تغییرات جریان بار.....
۴۰ شکل ۷-۳ معیار تجزیه.....
۴۰ شکل ۸-۳ ساختار مداری LDO پیشنهادی.....
۴۲ شکل ۹-۳ مدل سیگنال کوچک ساختار LDO پیشنهادی.....
۴۴ شکل ۱۰-۳ نمودار تقریبی مکان قطب‌ها و صفرها در تنظیم‌کننده LDO پیشنهادی.....
۴۶ شکل ۱۱-۳ پاسخ فرکانسی حلقه-باز LDO پیشنهادی.....
۴۷ شکل ۱۲-۳ شکل موج‌های ولتاژ خروجی به ازای تغییرات بار.....
۴۸ شکل ۱۳-۳ پاسخ گذرای مدار LDO پیشنهادی با خازن خروجی.....
۴۹ شکل ۱۴-۳ ساختار مداری تنظیم‌کننده LDO پیشنهادی با کنترل دیجیتال ترانزیستور عبوری.....
۵۰ شکل ۱۵-۳ مدل سیگنال کوچک LDO پیشنهادی.....
۵۲ شکل ۱۶-۳ پاسخ فرکانسی حلقه-باز LDO پیشنهادی دوم.....
۵۵ شکل ۱۷-۳ شکل موج‌های ولتاژ خروجی به ازای تغییرات جریان بار.....
۵۶ شکل ۱-۴ تنظیم بار LDO شکل ۸-۳.....
۵۶ شکل ۲-۴ تنظیم خط LDO شکل ۸-۳ به ازای مقادیر مختلف جریان بار.....
۵۶ شکل ۳-۴ تغییر ولتاژ خروجی به ازای تغییر دما در LDO شکل ۸-۳.....
۵۷ شکل ۴-۴ اثر تغییر فرایند ساخت بر پاسخ فرکانسی LDO شکل ۸-۳ به ازای $I_{out}=0$
۵۷ شکل ۴-۵ اثر تغییر فرایند ساخت بر پاسخ فرکانسی LDO شکل ۸-۳ به ازای $I_{out}=1mA$
۵۸ شکل ۴-۶ اثر تغییر فرایند ساخت بر پاسخ فرکانسی LDO شکل ۸-۳ به ازای $I_{out}=100mA$
۵۸ شکل ۴-۷ اثر تغییر C_b بر پاسخ فرکانسی LDO شکل ۸-۳ به ازای $I_{out}=1mA$
۵۹ شکل ۴-۸ پاسخ گذرای LDO شکل ۸-۳ به تغییرات جریان بار.....
۶۰ شکل ۴-۹ پاسخ گذرای LDO شکل ۸-۳ به تغییرات ولتاژ خط بهازی $I_{out}=1mA$

..... ۶۰ شکل ۱۰-۴ پاسخ گذرای LDO شکل ۸-۳ به تغییرات ولتاژ خط بهازای $I_{out} = 100 \text{ mA}$
..... ۶۱ شکل ۱۱-۴ مقدار PSR در مدار LDO شکل ۸-۳ بهازای مقادیر مختلف جریان خروجی
..... ۶۲ شکل ۱۲-۴ تغییرات جریان خاموشی به ازای تغییر جریان بار و ولتاژ ورودی در LDO شکل ۸-۳
..... ۶۲ شکل ۱۳-۴ نمودار بازده LDO شکل ۸-۳
..... ۶۳ شکل ۱۴-۴ نمودار بازده جریان مدار LDO شکل ۸-۳
..... ۶۳ شکل ۱۵-۴ مقایسه توان تلف شده در مدار پیشنهادی در دو حالت با استفاده و بدون استفاده از روش پیشنهادی
..... ۶۶ شکل ۱۶-۴ تنظیم بار LDO شکل ۱۴-۳ به ازای ولتاژ ورودی ۳V و ۴V
..... ۶۶ شکل ۱۷-۴ تنظیم خط LDO شکل ۱۴-۳ به ازای مقادیر مختلف جریان بار
..... ۶۷ شکل ۱۸-۴ تغییر ولتاژ خروجی به ازای تغییرات دمایی ۲۰-۷۰ درجه سانتیگراد در LDO شکل ۱۴-۳
..... ۶۸ شکل ۱۹-۴ پاسخ گذرای مدار LDO شکل ۱۴-۳ به ازای تغییرات جریان بار
..... ۶۸ شکل ۲۰-۴ پاسخ گذرای مدار LDO شکل ۱۴-۳ به ازای $I_{Load} = 100 \text{ mA}$ و $I_{Load} = 1 \text{ mA}$
..... ۶۹ شکل ۲۱-۴ PSR مدار LDO شکل ۱۴-۳ به ازای مقادیر مختلف جریان خروجی
..... ۷۰ شکل ۲۲-۴ نمودار بازده جریانی LDO شکل ۱۴-۳
..... ۷۰ شکل ۲۳-۴ نمودار بازده LDO شکل ۱۴-۳
..... ۷۱ شکل ۲۴-۴ جریان خاموشی LDO شکل ۱۴-۳ به ازای تغییر جریان بار و ولتاژهای مختلف
..... ۷۱ شکل ۲۵-۴ نمودار جریان خاموشی مدارهای LDO شکل‌های ۸-۳ و ۱۴-۳ به ازای جریان بار کوچک‌تر از $100 \mu\text{A}$
..... ۷۲ شکل ۲۶-۴ مقایسه توان تلف شده در مدار پیشنهادی در دو حالت با استفاده و بدون استفاده از روش پیشنهادی

فهرست علائم اختصاری

CMOS : Complementary Metal–Oxide–Semiconductor

C_{ox} : Thin oxide capacitance per unit

ESR : Electro-Static Resistance

FOM : Figure Of Merit

FVF : Flipped Voltage Follower

GBW : Gain-bandwidth product

g_m : Gate transconductance

L : Channel length

LDO : Low- Dropout Regulator

NMOS : N-channel Metal Oxide Semiconductor

PDA : Personal Digital Assistant

PMOS : P-channel Metal Oxide Semiconductor

PSRR : Power Supply Rejection Ratio

SR : Slew Rate

SOC: System On Chip

TSMC : Taiwan Semiconductor Manufacture Company

طراحی یک تنظیم‌کننده ولتاژ با افت کم با کنترل کننده دیجیتال در فناوری CMOS
فریما قراغان آبادی

تنظیم‌کننده‌های ولتاژ با افت کم (LDO) یکی از مهم‌ترین بخش‌های سیستم مدیریت توان در مدارهای مجتمع هستند و امروزه با افزایش سیستم‌های بی‌سیم و وسایل قبل حمل کاربرد فراوانی در مدارهای مجتمع آنالوگ و دیجیتال یافته‌اند. هدف اصلی استفاده از یک تنظیم‌کننده ولتاژ ایجاد یک ولتاژ ثابت در خروجی به ازای تغییرات در ولتاژ خط و یا جریان بار است. این تنظیم‌کننده‌ها باید قابلیت جریان‌دهی به محدوده وسیعی از بار را داشته باشند، در حالیکه خودشان در حالت بی‌باری توان ناچیزی را در مدار مصرف کنند. همچنین هنگام وقوع تغییرات آنی در ولتاژ خط یا جریان بار ولتاژ خروجی حتی‌الامکان باید ثابت بماند یا در زمان قابل قبولی به مقدار مطلوب خود برسد. در این مدارها برای داشتن قابلیت جریان‌دهی بالا از یک ترانزیستور عبوری با ابعاد بسیار بزرگ استفاده می‌شود که به علت ایجاد خازن پارازیتی قابل توجه، در برابر تغییرات بار عکس‌العمل کندی دارد. ایده اصلی این پروژه شکافتن این ترانزیستور به ترانزیستورهایی با ابعاد کوچک‌تر و کنترل آن‌ها به صورت پله‌ای مناسب با بار خروجی است. این کار می‌تواند به خاطر کوچک‌تر شدن خازن‌های پارازیتی سبب بهبود سرعت مدار و مدیریت بهتر جریان بی‌باری ترانزیستور شود. به همین منظور در این پایان‌نامه دو تنظیم‌کننده ولتاژ LDO معرفی شده است، طوری که به دو روش آنالوگ و دیجیتال به کنترل اندازه ترانزیستور عبوری پرداخته شده است. در هر مورد مدار LDO پیشنهادی با استفاده از نرم‌افزار HSPICE در تکنولوژی $0.35\text{ }\mu\text{m}$ CMOS برای ایجاد ولتاژ خروجی 2.8V به ازای ولتاژ 3V شبیه‌سازی شده است. مدارهای LDO پیشنهادی قابلیت جریان‌دهی به محدوده وسیعی از بار (0 mA تا 100 mA) را دارا هستند و به‌ازای جریان‌های بار کم، جریان خاموشی بسیار کوچکی دارند. در پایان نیز مقایسه‌هایی بین دو مدار LDO معرفی شده با یکدیگر و همچنین با سایر انواع LDO‌هایی که تاکنون معرفی شده‌اند صورت گرفته و برای هر دو مدار عدد شایستگی تقریباً مشابهی (≈ 21) بدست آمده است.

کلید واژه : تنظیم‌کننده‌های ولتاژ با افت کم، ترانزیستور عبوری، بایاس دینامیک، جریان خاموشی کم، مدیریت توان

Abstract

Design of a Digitally Controlled CMOS Low-Dropout Regulator
Farima GharaghanAbadi

Low-dropout voltage regulators (LDO) are one of the most important parts of power management systems in integrated circuits and todays with increasing wireless systems and portable devices, they have found many applications in analog and digital integrated circuits. The main purpose of using a voltage regulator is to create a constant voltage against changing the line voltage or load current. These regulators should have the ability to provide a constant supply to a wide load range, while they consume low power at no load condition. When an instantaneous change occurs in line voltage or load current, output voltage should be remain constant or even come back to its optimal value immediately. These circuits use a larg size pass transistor to supply high load currents, leads to a large parasitic capacitance and slow transient response. The main idea of this thesis is to break down this large size pass transistor to smaller ones and control them with respect to output load currents. This idea can cause smaller parasitic capacitances and finally better and faster reaction of the circuit. For this purpose, two LDO circuits are introduced and each one can control pass transistor's size in a way which can control their pass transistor's size in analog and digital manner. These circuits are designed for 2.8V constant voltage at the output from 3V input voltage and simulated with HSPICE in a $0.35\mu m$ CMOS technology. They can supply a large range of load current (0-100mA) and have a very small quiescent current at low load conditions. Finally, a comparison has been done between two proposed LDOs with each other and with other last introduced LDOs and for both circuits, the same figure of merit (≈ 21) is obtained.

Keywords: Low-Dropout Regulators (LDOs), Pass Transistor, Dynamic Biasing, Low Quiescent Current, Power Management.

فصل اول

مقدمه


امروزه صنعت در حال پیشرفت به سوی طراحی تمام مجتمع است که این موضوع شامل پیشرفت مدیریت توان هم می‌باشد. در سال‌های اخیر بواسطه استفاده رو به گسترش از وسایل قابل حمل و وسیله‌هایی که با باتری کار می‌کنند، مانند لپ‌تاپ‌ها، موبایل و PDA‌ها، مطالعه بر روی تکنیک‌های مدیریت توان بهشت افزایش یافته است. مدیریت توان به دنبال بهبود بازده توان وسیله‌های است تا در نتیجه آن طول عمر باتری و دستگاه طولانی‌تر شود. یک سیستم مدیریت توان شامل چندین زیرسیستم است که دربردارنده تنظیم‌کننده‌های خطی، تنظیم‌کننده‌های سوئیچینگ و منطق کنترل می‌باشند. منطق کنترلی، ویژگی‌های هر زیرسیستم را با خاموش و روشن کردن خروجی‌ها و تغییر سطوح ولتاژ خروجی برای بهینه‌سازی مصرف توان وسیله تغییر می‌دهد [۱].

ما در اینجا بر روی تنظیم‌کننده‌های ولتاژ با افت کم (LDO) که بخش اساسی سیستم مدیریت توان را تشکیل می‌دهند و خطوط تغذیه ولتاژ ثابت را فراهم می‌کنند، تمرکز می‌کنیم. آن‌ها جزء دسته‌ای از تنظیم‌کننده‌های خطی با بازده توان بهبود یافته قرار می‌گیرند. تنظیم‌کننده‌های ولتاژ با افت کم نسبت به تنظیم‌کننده‌های ولتاژ خطی استاندارد دارای چندین مزیت ذاتی هستند، که آن‌ها را برای سیستم‌های مدیریت توان مجتمع (on-chip) مناسب می‌سازد [۲]. یک سیستم مدیریت توان معمولاً شامل چندین تنظیم‌کننده با افت کم و تنظیم‌کننده سوئیچینگ می‌باشد. تنظیم‌کننده‌های با افت کم رایج به خازن خروجی نسبتاً بزرگی در حدود چند میکرو فاراد نیاز دارند. خازن‌هایی با این اندازه‌ها نمی‌توانند با استفاده تکنولوژی‌های موجود برای طراحی مجتمع تحقق یابند، بنابراین هر تنظیم‌کننده با افت کم برای قرار دادن خازن خروجی بزرگ بر روی برد به یک پایه خروجی نیاز دارد [۱].

در اینجا می‌خواهیم اندازه ترانزیستور عبوری را در خروجی چنان کنترل کنیم که در شرایط جریان بار مختلف بین دو ساختار دوطبقه و سه طبقه تغییر کند. استفاده از این ایده تنظیم کننده با افت کم را به مصرف توان بسیار کم و پایداری بالا و پاسخ گذرای خوب می‌رساند.

۱-۱ انواع تنظیم کننده‌های ولتاژ

برای تنظیم و کنترل سطح ولتاژ خروجی در واحد مدیریت توان از دو دسته کلی تنظیم‌کننده‌های مد سوئیچینگ و تنظیم‌کننده‌های ولتاژ خطی استفاده می‌شود. تنظیم‌کننده‌های مد سوئیچینگ به سه دسته مبدل‌های dc-dc مدولاسیون عرض پالس (PWM)، مبدل‌های dc-dc رزنанс و تنظیم‌کننده‌های ولتاژ خازنی سوئیچ شده تقسیم بندی می‌شوند. تنظیم‌کننده‌های PWM کوچک، سبک و دارای بازده بالا هستند. این مبدل‌ها، بلوک مهمی در کاهش توان مصرفی دستگاه‌های الکترونیکی بهشمار می‌روند. مبدل‌های dc-dc شامل مبدل Buck و مبدل Boost هستند که در شکل ۱-۱ نشان داده شده است. ولتاژ خروجی در مبدل Buck کمتر از ولتاژ ورودی، و در مبدل Boost بیشتر از ولتاژ ورودی است [۳].




شکل ۱-۱ مبدل‌های dc-dc (الف) مبدل Buck (ب) مبدل Boost

تنظیم‌کننده‌های خطی شامل توبولوژی‌های سری و موازی می‌باشند. تنظیم‌کننده‌های خطی ولتاژ به عنوان یکی از اجزای اصلی در هر واحد مدیریت شناخته می‌شوند. که می‌توانند هم به تنها یی به کار روند و هم به دلیل فراهم آوردن ولتاژ ثابت کم‌نویز به عنوان پسا-رگولاتور بعد از مبدل‌های سوئیچینگ مورد استفاده قرار گیرند [۴]. یک واحد مدیریت توان پیشرفته برای کاربردهای درون-تراسه‌ای نیازمند تعداد زیادی تنظیم‌کننده ولتاژ به منظور راهاندازی المان‌ها و بلوک‌های عملیاتی مختلف است. وظیفه اصلی این مدارها ایجاد یک ولتاژ ثابت و داشتن قابلیت جریان‌دهی به محدوده وسیعی از بار است. اما داشتن پاسخ گذرای مناسب در برابر تغییرات آنی جریان بار و یا ولتاژ خط همواره باید مد نظر قرار گیرد. قابلیت مجتمع‌سازی کامل و اشغال سطح کمی از تراشه از دیگر پارامترهای مهم در طراحی این مدارها است. معمولاً مدارهای تنظیم‌کننده خطی را می‌توان به طور کامل مجتمع کرد و آن‌ها را در کاربردهای کم ولتاژ و کم توان مورد استفاده قرار داد [۳].

۱-۱-۱ تنظیم‌کنندگی خطی با بازده بالا

تنظیم‌کننده‌های خطی از بازده کم رنج می‌برند. بازده با میزان افت ولتاژ المان کنترلی رابطه عکس دارد. گاهی اوقات تنظیم‌کننده‌های خطی پس از تنظیم‌کننده‌های سوئیچینگ به صورت پشت سر هم قرار می‌گیرند. تنظیم‌کننده‌های سوئیچینگ توانایی buck یا تقویت ولتاژ ورودی را به هر ولتاژ خروجی دلخواه با بازدهی نزدیک به ۱۰۰ درصد دارند. بنابراین، با استفاده تنظیم‌کننده‌های خطی و سوئیچینگ به صورت پشت سرهم، هم افت ولتاژ روی المان کنترلی کاهش یافته و هم بازده توان تنظیم‌کننده خطی افزایش می‌یابد. این مفهوم در شکل ۲-۱ نشان داده شده است.



شکل ۲-۱ تنظیم‌کننده خطی با بازده بالا [۱]

بدون تنظیم‌کننده سوئیچینگ، افت ولتاژ روی تنظیم‌کننده خطی $V_{IN}-V_{OUT}$ بهشدت افزایش خواهد یافت. تنظیم‌کننده سوئیچینگ برای حداقل کردن افت ولتاژ روی تنظیم‌کننده خطی تحت تمام شرایط بارگذاری طراحی شده است. برای کاهش اندازه و قیمت تنظیم‌کننده‌های سوئیچینگ می‌توان از Charge pump ها استفاده کرد [۱].

۱-۱-۲ کاربردهای تنظیم‌کننده با افت کم

تنظیم‌کننده‌های ولتاژ با افت کم در بردارنده زیرمجموعه کوچکی از عرصه منبع تغذیه هستند. تنظیم‌کننده‌های ولتاژ افت کم در کابردهای آنالوگی که به دقت بالای خطوط تغذیه و نویز کم نیاز دارند استفاده می‌شوند. تنظیم‌کننده‌های ولتاژ تحت تمام شرایط بارگذاری یک خط ولتاژ تغذیه ثابت فراهم می‌کنند. این شرایط شامل گذار سریع جریان و تغییرات سریع در امپدانس بار می‌باشند. مدارهایی که کار نمی‌کنند موقتاً خاموش می‌شوند تا توان مصرفی کل کاهش یابد. تنظیم‌کننده ولتاژ باید به سرعت به تقاضاهای سیستم و مدارهای متصل به آن پاسخ دهد [۱].


۱-۱-۳ اساس تنظیم‌کننده‌های خطی با افت کم

در ادامه مفاهیم اساسی عملیاتی LDO‌ها، مانند تنظیم خط، تنظیم بار، میزان افت ولتاژ، جریان خاموشی، بازده توان و غیره معرفی خواهند شد. علاوه بر این، چندین نوع عنصر عبوری LDO‌ها نیز مورد بحث قرار می‌گیرند، به عنوان مثال: تنظیم‌کننده‌های با افت کم نوع NMOS و PMOS. تنظیم‌کننده‌های با افت کم نوع PMOS و غیره. طراحی صحیح LDO نیاز به معلومات پیچیده‌ای از سیستم و بار آن دارد. وظایف ماکزیم کردن تنظیم بار، حفظ پایداری و مینیمم کردن تغییرات گذرای ولتاژ خروجی نشان‌دهنده این پیچیدگی هستند. طراح IC می‌تواند نوع تنظیم‌کننده خطی با افت کم را که باید بطبقی نیازمندی‌ها استفاده شود انتخاب نماید [۵].

۱-۲ ساختارهای رایج تنظیم‌کننده‌های ولتاژ

تنظیم‌کننده‌های ولتاژ خطی به دو دسته مختلف: تنظیم‌کننده‌های خطی رایج و تنظیم‌کننده‌های با افت کم تقسیم می‌شوند. تنها تفاوت ساختاری از جهت المان عبوری ناشی می‌شود. تنظیم‌کننده‌های ولتاژ خطی رایج برای تحقق به صورت ساختار تک ترانزیستوری یا دارلینگتون از آرایش سورس فالوور استفاده می‌کنند. در مقابل، تنظیم‌کننده‌های با افت کم از یک تک

ترانزیستور با ساختار سورس مشترک که در حالت اشباع است استفاده می‌کنند. این دو ساختار در شکل ۳-۱ (الف) و (ب) نشان داده شده‌اند.



شکل ۳-۱ ساختارهای تنظیم‌کننده ولتاژ خطی (الف) رایج (ب) LDO [۱]

هر دو نوع تنظیم‌کننده‌های خطی با استفاده از مکانیسم فیدبک مشابهی عمل می‌کنند. ولتاژ خروجی از طریق مقاومت‌های فیدبک R_1 و R_2 نمونه‌برداری می‌شود. سپس یک تقویت کننده خطأ ولتاژ خروجی به مقیاس رفته را با یک ولتاژ مرجع مقایسه می‌کند. سیگنال خطأ به ترانزیستور عبوری داده می‌شود و مسیر فیدبک منفی را تشکیل می‌دهد.

آرایش ترانزیستور عبوری نقش مهمی را در عملکرد و پایدارسازی تنظیم‌کننده ولتاژ خطی ایفا می‌کند. تنظیم‌کننده خطی رایج علاوه بر ولتاژ ورودی به ولتاژهایی برای راهاندازی گیت نیاز دارد که این موضوع کار در موارد ولتاژ-پایین را دشوار می‌سازد. تنظیم‌کننده‌های خطی رایج در بعضی از کاربردهای ولتاژ-پایین استفاده شده‌اند اما ناگزیر به استفاده از راهاندازهای گیت charge pump بودند. تنظیم‌کننده‌های ولتاژ با افت کم با عملکرد ترانزیستور عبوری در یک ساختار سورس-مشترک میزان ولتاژ ورودی لازم را کاهش می‌دهند. ولتاژ اشباع V_{DS} ترانزیستور عبوری عملکرد تنظیم‌کننده را محدود می‌کند. میزان افت ولتاژ یا V_{DSAT} تابعی از حداکثر جریان خروجی و اندازه ترانزیستور عبوری است.

چنانکه قبلاً هم گفته شد، آرایش ترانزیستور بر روی پایداری تنظیم‌کننده تأثیر می‌گذارد. پاسخ سیگنال کوچک AC برای هر دو ساختار در شکل ۴-۱ آمده است. تنظیم‌کننده‌های خطی رایج به خاطر امپدانس خروجی کم سورس فالوور ذاتاً پایدار هستند. قطب اول، P_1 ، به عنوان قطب غالب عمل می‌کند که توسط امپدانس خروجی تقویت‌کننده خطأ تولید شده است. قطب دوم که در خروجی قرار دارد، P_2 ، با امپدانس بار جابه‌جا می‌شود اما در فرکانس‌های بسیار بالاتر باقی می‌ماند.