


به نام خدا



دانشگاه صنعتی امیرکبیر  
دانشکده مهندسی کامپیوتر و فناوری اطلاعات  
پایان‌نامه کارشناسی ارشد گرایش معماری کامپیوتر

عنوان:

# کاهش توان نشتی مدارهای ناهمگام در تکنولوژی بسیار زیر میکرون

نگارش:

**بهنام قوامی**

استاد راهنما:

**دکتر حسین پدرام**

زمستان ۱۳۸۶

بسمه تعالی



دانشگاه صنعتی امیرکبیر  
(پلی تکنیک تهران)

معاونت پژوهشی

## فرم اطلاعات پایان نامه

### کارشناسی ارشد و دکترا

تاریخ: .....

پیوست: .....

نام و نام خانوادگی: <input type="checkbox"/> معادل <input type="checkbox"/> بورسیه <input checked="" type="checkbox"/> دانشجوی آزاد	بنام قوامی
شماره دانشجویی: ۸۴۱۳۱۰۲۴	دانشکده: مهندسی کامپیوتر رشته تحصیلی: معماری کامپیوتر
نام و نام خانوادگی استاد راهنما: دکتر حسین پدرام	
عنوان پایان نامه به فارسی: کاهش توان نشتی مدارهای در تکنولوژی بسیار زیر میکرون	
عنوان پایان نامه به انگلیسی: Leakage Power Reduction of Asynchronous Circuits in Deep-Sub Micron Technology	
نوع پروژه: <input checked="" type="checkbox"/> کارشناسی ارشد <input type="checkbox"/> دکترا	<input type="checkbox"/> کاربردی <input type="checkbox"/> بنیادی <input type="checkbox"/> توسعه ای <input type="checkbox"/> نظری
تاریخ شروع: ۱۳۸۵/۵/۱	تاریخ خاتمه: ۱۳۸۶/۱۲/۱۵
سازمان تأمین کننده اعتبار: -	تعداد واحد: ۶
واژه های کلیدی به فارسی: مدارهای ناهمگام، کاهش توان نشتی، طراحی با ولتاژ آستانه دو گانه، مدل پترینت زمان دار احتمالی.	
واژه های کلیدی به انگلیسی: Asynchronous Circuits, Leakage Power Reduction, Dual-Vt Design, Probabilistic Timed Petri-Net.	
نظرها و پیشنهادهای به منظور بهبود فعالیت های پژوهشی دانشگاه: استاد راهنما:	
تأمین هزینه شرکت در کنفرانس های خارجی	
امضاء استاد راهنما:	تاریخ:
نسخه ۱: معاونت پژوهشی	
نسخه ۲: کتابخانه و به انضمام دو جلد پایان نامه به منظور تسویه حساب با کتابخانه و مرکز اسناد و مدارک علمی	

تقدیم به پدر و مادر عزیزم و برادران مهربانم، میثم و احسان،  
به خاطر عشقشان، اعتقادشان و پشتیبانی‌شان در طول سالیان گذشته.

بدون پیگیری‌های استاد ارجمند جناب دکتر پدرام، انجام این پروژه غیرممکن بود. بر خود لازم می‌دانم که  
از ایشان بخاطر نصایحشان در تمامی دوران انجام پروژه، تشکر و قدردانی نمایم.

همچنین از جناب آقای دکتر صاحب‌الزمانی و جناب آقای دکتر افضل‌کوشا که قبول زحمت نموده و  
داوری پایان‌نامه من را پذیرفتند قدردانی می‌نمایم.

در ادامه از همفکری جناب دکتر موهاب انیس در دانشگاه واترلو و دوستانم مهندس خسرویانی در  
آزمایشگاه محاسبات کوانتومی و مهندس نجیبی و مهندس رئوفی فر در آزمایشگاه مدارهای ناهمگام،  
صمیمانه سپاسگزارم.

# کاهش توان نشتی مدارهای ناهمگام در تکنولوژی بسیارریز میکرون

بهنام قوامی

استاد راهنما: دکتر حسین پدرام

## چکیده

مشکلات مطرح در سیستم‌های همگام در مدارهای بسیار مجتمع، طراحی‌های ناهمگام را به عنوان یکی از نامزدهای روشهای طراحی، در تکنولوژی‌های آینده مطرح کرده است. در ازای مزایای که با استفاده از طراحی ناهمگام حاصل می‌شود، تعداد ترانزیستورهای مدار به شدت افزایش می‌یابد. کاهش اندازه تکنولوژی و همچنین افزایش حجم مدارها موجب شده است تا توان نشتی به عنوان بخش مهمی از مجموع توان مصرفی تراشه‌ها در تکنولوژی بسیار ریز میکرون مطرح گردد. مدارهای ناهمگام به دلیل داشتن حجم بالای ترانزیستور، مصرف توان نشتی بالایی دارند؛ لذا نیاز شدیدی به ارائه روش‌هایی جهت کاهش توان نشتی با حفظ کارایی آنها احساس می‌شود. در میان روش‌های طراحی ارائه شده جهت کاهش توان نشتی، روش استفاده از ترانزیستورهای با ولتاژ آستانه دو(چند)گانه دارای محبوبیت زیادی می‌باشند. آنچه که در مطلب زیر مد نظر است، ارائه روشی جهت طراحی مدارهای ناهمگام مبتنی بر الگو با ولتاژ آستانه دوگانه می‌باشد.

در این راستا، مسئله تخصیص ولتاژ آستانه در مدارهای ناهمگام را، با استفاده از گراف گذر حالت و مدل پترینت زمان‌دار احتمالی، به عنوان یک مسئله بهینه‌سازی مدل کرده‌ایم. سپس با استفاده از روش‌های مکاشفه‌ای شبیه‌سازی بازپخت و ژنتیک کوانتمی، راه‌کارهایی جهت تخصیص بهینه ولتاژ آستانه مطرح می‌نماییم. برای تخصیص ولتاژ آستانه در مدارهای شرطی، یک معیار موثر جهت آنالیز ایستای کارایی مدارهای ناهمگام دارای قابلیت انتخاب بر مبنای پیدا کردن دوره‌های یک گراف جهت‌دار ارائه داده‌ایم. نتایج حاصل از آزمایش‌های تجربی نشان می‌دهد که روش ارائه شده می‌تواند به طور میانگین ۶۵ درصد توان نشتی را در حالت بیکار کاهش دهد، در حالی که کارایی را تنها ۷ درصد کاهش می‌دهد.

**کلمات کلیدی:** مدارهای ناهمگام، کاهش توان نشتی، طراحی با ولتاژ آستانه دوگانه، مدل پترینت زمان-دار احتمالی، روش‌های مکاشفه‌ای.

## فهرست سرفصل‌ها

۱	..... مقدمه	فصل ۱:
۱	طراحی کم مصرف	۱-۱
۳	انگیزه	۲-۱
۵	نوآوریها	۳-۱
۵	سازماندهی پایاننامه	۴-۱
۷	..... پیش زمینه	فصل ۲:
۸	توان مصرفی در مدارهای دیجیتال	۱-۲
۹	توان مصرفی پویا	۲-۲
۹	توان مصرفی نشتی	۳-۲
۱۷	روند تکنولوژی	۴-۲
۱۸	راه کارهای کاهش جریانهای نشتی زیر آستانه	۵-۲
۳۰	خلاصه	۶-۲
۳۱	..... مدارهای ناهمگام مبتنی بر الگو	فصل ۳:
۳۲	مدارهای ناهمگام: مشکلات و مزایا	۱-۳
۳۵	مدلهای تاخیر	۲-۳
۳۷	ارتباط غیرحساس به تأخیر	۳-۳
۳۹	سنتر مدارهای ناهمگام بر اساس تجزیه به الگوهای از پیش تعریف شده	۴-۳
۴۲	خلاصه	۵-۳
۴۴	..... مروری بر روشهای طراحی با ولتاژ آستانه دوگانه	فصل ۴:
۴۵	روش جایگزینی ترانزیستورهای با ولتاژ آستانه پایین با ولتاژ آستانه بالا، مبتنی بر جستجوی ابتدا عمقی [Wei98]	۱-۴
۴۷	روش جایگزینی ترانزیستورهای با ولتاژ آستانه پایین با ولتاژ آستانه بالا، مبتنی بر جستجوی سطحی [Wei99]	۲-۴
۵۰	روش جایگزینی ترانزیستورهای با ولتاژ آستانه بالا با ولتاژ آستانه پایین مبتنی بر جستجوی سطحی [Sama02]	۳-۴
۵۱	الگوریتمهای تخصیص ولتاژ آستانه با ریزدانگی بالا [Wang02]	۴-۴
۵۶	تخصیص ولتاژ آستانه با استفاده از برنامه‌ریزی صحیح خطی [Lu05]	۵-۴
۵۹	مدارهای ناهمگام با ولتاژ آستانه دوگانه: مشکلات	۶-۴
۶۱	خلاصه	۷-۴
۶۲	..... خط لوله های ناهمگام با ولتاژ آستانه دوگانه	فصل ۵:
۶۳	دسته‌بندی الگوهای خطلوله‌های ناهمگام	۱-۵

طراحی خطلوله‌های ناهمگام با دو ولتاژ آستانه با استفاده از تحلیلهای ریاضی بر	۲-۵
۷۴	روی گرافهای گذار حالت
۸۸	نتایج تجربی ۳-۵
۹۱	خلاصه ۴-۵
<b>فصل ۶: طراحی مدارهای ناهمگام با ولتاژ آستانه دوگانه..... ۹۳</b>	
۹۴	مدل پترینت زمان‌دار ۱-۶
مدل سازی طراحی مدارهای ناهمگام با ولتاژ آستانه به عنوان مسئله بهینه سازی .	۲-۶
۹۷	
الگوریتم پیشنهادی تخصیص ولتاژ آستانه بر مبنای روش شبیه‌سازی بازپخت ۱۰۳	۳-۶
۱۱۰	الگوریتم تخصیص ولتاژ آستانه بر مبنای روش ژنتیک کوانتومی ۴-۶
۱۱۵	نتایج تجربی ۵-۶
۱۲۱	خلاصه ۶-۶
<b>فصل ۷: تخصیص ولتاژ آستانه در مدارهای با قابلیت انتخاب ..... ۱۲۳</b>	
۱۲۴	الگوهای شرطی ۱-۷
۱۲۵	تعریف معیار کارایی برای مدارهای شرطی ۲-۷
۱۲۹	محاسبه معیار کارایی برای مدارهای شرطی ۳-۷
۱۳۰	ارزیابی معیار کارایی پیشنهادی ۴-۷
۱۳۱	نتایج تجربی حاصل از تخصیص ولتاژ آستانه در مدارهای شرطی ۵-۷
۱۳۲	راهکاری برای بهبود زمان اجرای الگوریتم های تخصیص ولتاژ آستانه ۶-۷
۱۳۴	خلاصه ۷-۷
<b>فصل ۸: نتیجه گیری و پیشنهادات ..... ۱۳۶</b>	
۱۳۹	پیشنهادات ۱-۸
۱۴۱	مراجع

## فهرست شکل ها

- شکل ۱-۲: دسته بندی توان مصرفی مدارهای CMOS..... ۹
- شکل ۲-۲: اجزای تشکیل دهنده جریان نشستی در ترازیستور مدل کانال-کوتاه (منبع: [Roy00]). ۱۰
- شکل ۳-۲: تغییر میزان غلظت حامل های اقلیت در طول کانال برای یک MOSFET کانال n، بایاس شده در ناحیه معکوس ضعیف ..... ۱۳
- شکل ۴-۲: تونل زنی الکترونها از میان یک خازن MOS..... ۱۵
- شکل ۵-۲: جریانهای تونل زنی، الف) فولر- نوردهایم، ب) مستقیم ..... ۱۶
- شکل ۶-۲: نمودار رابطه توان نشستی با اندازه تکنولوژی (منبع: [Duar02]). ۱۷
- شکل ۷-۲: روند تکنولوژی و تاثیر آن بر منابع توان (منبع: ITRS) ..... ۱۸
- شکل ۸-۲: تأثیر پشته های ترانزیستوری در گیت NAND دو ورودی ..... ۲۱
- شکل ۹-۲: شماتیک مدارهای CMOS مبتنی بر ولتاژ آستانه چندتایی ..... ۲۴
- شکل ۱۰-۲: شماتیک مدارهای مبتنی بر Super Cutoff CMOS ..... ۲۵
- شکل ۱۱-۲: ایده طراحی مدارهای با ولتاژ آستانه دوگانه ..... ۲۵
- شکل ۱۲-۲: شماتیک یک مدار CMOS بر اساس روش ولتاژ آستانه متغیر ..... ۲۶
- شکل ۱۳-۲: مدار CMOS یک معکوس کننده بر اساس روش ولتاژ آستانه پویا ..... ۲۶
- شکل ۱۴-۲: ساختار فیزیکی یک قطعه طراحی شده با روش ولتاژ آستانه پویا ..... ۲۷
- شکل ۱۵-۲: دیاگرام شماتیکی طرح واره خیزش ولتاژ آستانه ..... ۲۷
- شکل ۱۶-۲: دیاگرام شماتیکی طرح واره مقیاس بندی پویای ولتاژ آستانه ..... ۲۸
- شکل ۱۷-۲: تکنیک کنترل بردار ورودی ..... ۲۹
- شکل ۱-۳: مراحل سنتز به روش Caltech (منبع: [Mart91]) ..... ۴۰
- شکل ۲-۳: ساده سازی در روند سنتز با استفاده از الگوهای سنتز شده (منبع: [Line98]) ..... ۴۲
- شکل ۳-۳: فرایند تجزیه ..... ۴۲
- شکل ۱-۴: مقادیر زمانی سلولها در یک مدار نمونه ..... ۴۵
- شکل ۲-۴: ساختار کلی الگوریتم [Wei98] ..... ۴۶
- شکل ۳-۴: نحوه اجرای الگوریتم بر روی نمونه مدار شکل ۱-۴ ..... ۴۷
- شکل ۴-۴: الگوریتم تخصیص ولتاژ ارائه شده در [Wei99] ..... ۴۸
- شکل ۵-۴: نحوه اجرای الگوریتم بر روی نمونه مدار شکل ۱-۴ ..... ۴۸
- شکل ۶-۴: نتایج حاصل از تخصیص ولتاژ آستانه بالا با مقادیر مختلف ..... ۴۹
- شکل ۷-۴: ساختار الگوریتم پیدا کردن ولتاژ آستانه بهینه ..... ۴۹
- شکل ۸-۴: نتایج حاصل از اعمال ولتاژ آستانه بالا با مقادیر مختلف ..... ۵۰
- شکل ۹-۴: الگوریتم ارائه شده در [Sama02] ..... ۵۰
- شکل ۱۰-۴: نمونه ای از اجرای الگوریتم ارائه شده در [Sama02] ..... ۵۱
- شکل ۱۱-۴: ساختار کلی الگوریتم کمترین برش ..... ۵۲
- شکل ۱۲-۴: نمونه اجرای الگوریتم کمترین برش ..... ۵۳
- شکل ۱۳-۴: نمونه ای از اجرای الگوریتم بیشترین برش-۱ بر روی مدار نمونه ..... ۵۴
- شکل ۱۴-۴: ساختار کلی الگوریتم بیشترین برش-۱ ..... ۵۴
- شکل ۱۵-۴: ساختار کلی الگوریتم تست جابهجایی ..... ۵۵
- شکل ۱۶-۴: نمایی از روند الگوریتم بیشترین برش-۲ ..... ۵۶
- شکل ۱۷-۴: نمونه مداری برای بیان محدودیت عنوان شده در بالا ..... ۵۸
- شکل ۱۸-۴: شکسته شدن مسیرهای بحرانی توسط لچها در مدارهای همگام ..... ۶۰



- شکل ۴-۱۹: در مدارهای ناهمگام حلقه ها جایگزین مسیره‌های بحرانی می گردند(مدل گراف گذر حالت یک خط لوله ناهمگام [Kim06])
- ۶۰.....
- شکل ۵-۱: ساختار کلی یک طبقه ریزخط لوله از نوع داده دسته بندی شده [Ozda02] ..... ۶۳
- شکل ۵-۲: ساختار کلی یک طبقه ریزخط لوله از نوع جریان داده [Ozda02] ..... ۶۴
- شکل ۵-۳: ساختار داخلی یک طبقه از خط لوله نوع PCFB ..... ۶۶
- شکل ۵-۴: ساختار داخلی یک طبقه از خط لوله نوع PCHB ..... ۶۷
- شکل ۵-۵: ساختار داخلی یک طبقه از خط لوله نوع STFB ..... ۶۸
- شکل ۵-۶: یک زنجیره پنج تایی از بافرها ..... ۶۹
- شکل ۵-۷: حالتی که یک طبقه از PCFB به حالت بیکار می رود ..... ۷۰
- شکل ۵-۸: جریان نشی متناظر با حالت‌های بیکار در الگوی PCFB ..... ۷۰
- شکل ۵-۹: حالتی که یک طبقه از PCHB به حالت wait می رود ..... ۷۱
- شکل ۵-۱۰: جریان نشی متناظر با حالت‌های بیکار در الگوی PCHB ..... ۷۱
- شکل ۵-۱۱: حالتی که یک طبقه از STFB به حالت بیکار می رود ..... ۷۲
- شکل ۵-۱۲: جریان نشی متناظر با حالت‌های بیکار در الگوی STFB ..... ۷۲
- شکل ۵-۱۳: مقایسه الگوها از لحاظ مصرف توان نشی در دو وضعیت خط لوله پرتراфик و کم تراфик ..... ۷۳
- شکل ۵-۱۴: نمایی از یک خط لوله خطی ناهمگام ( منبع [Ghav08a]) ..... ۷۴
- شکل ۵-۱۵: خط لوله شامل ساختار شاخه-پیوند ( منبع [Ghav08a]) ..... ۷۵
- شکل ۵-۱۶: قرارداد چهارفاز دوخطی ..... ۷۵
- شکل ۵-۱۷: نمایش مبتنی بر گیت الگوی PCHB (منبع [Yahy04]) ..... ۷۶
- شکل ۵-۱۸: نمایش مبتنی بر گیت الگوی PCFB (منبع [Yahy04]) ..... ۷۶
- شکل ۵-۱۹: گراف وابستگی بدون چین و چیندار مربوط به الگوهای PCFB (C: نشان دهنده خروجی بافر، F: خروجی بلاک محاسباتی، Ack: سگنال Acknowledgment، Int: خروجی C4 و  $\uparrow/\downarrow$  نشان دهنده گذر بالا و پایین) ..... ۷۷
- شکل ۵-۲۰: گراف وابستگی بدون چین و چیندار مربوط به الگو PCHB (C: نشان دهنده خروجی بافر، F: خروجی بلاک محاسباتی، Ack: سگنال Acknowledgment،  $\uparrow/\downarrow$  نشان دهنده گذر بالا و پایین) ..... ۷۷
- شکل ۵-۲۱: نمود مشترک در گراف وابستگی داده الگوی PCFB ..... ۸۴
- شکل ۵-۲۲: الگوریتم تخصیص ولتاژ آستانه در خط لوله‌های خطی ..... ۸۵
- شکل ۵-۲۳: ساختار یک خط لوله انشعاب-پیوند نامتوازن ..... ۸۶
- شکل ۵-۲۴: الگوریتم تکمیلی تخصیص ولتاژ آستانه ..... ۸۸
- شکل ۵-۲۵: توان نشی خط لوله ۱۰ تایی PCFB با ولتاژ آستانه بالای مختلف ..... ۹۰
- شکل ۶-۱: یک کانال FBCN برای اتصال دو سلول (منبع [Beer06]) ..... ۹۴
- شکل ۶-۲: مدل یک بافر ساده با PTPN (مرجع [Naji07]) ..... ۹۵
- شکل ۶-۳: مدل برای بافر با بیشتر از یک خواندن ..... ۹۶
- شکل ۶-۴: مدل برای بافر با بیشتر از یک نوشتن ..... ۹۶
- شکل ۶-۵: مدل PTPN یک ساختار با خروجی‌های همگرای نامتوازن ..... ۹۹
- شکل ۶-۶: افزایش معیار دور با تخصیص یک بافر به ولتاژ آستانه بالا ..... ۱۰۰
- شکل ۶-۷: ساختار کلی الگوریتم شبیه سازی بازپخت ..... ۱۰۴
- شکل ۶-۸: نمودار محدودده مقادیر پارامترهای تابع هزینه ..... ۱۰۸
- شکل ۶-۹: شبیه گد الگوریتم کوانتومی ژنتیکی ..... ۱۱۲
- شکل ۶-۱۰: بدنه بهینه توان نشی در ارتباط با ابزار سنتز ناهمگام ..... ۱۱۷
- شکل ۶-۱۱: زمان اجرای دو الگوریتم پیشنهادی ..... ۱۲۱
- شکل ۶-۱۷: الگوی شرطی برای خواندن شرطی (منبع [Naji07]) ..... ۱۲۴

- شکل ۷-۲: الگوی شرطی برای نوشتن شرطی (منبع [Naji07]) ..... ۱۲۵
- شکل ۷-۳: الگوی شرطی با بیش از یک شرط (منبع [Naji07]) ..... ۱۲۵
- شکل ۷-۴: مثال PTPN شرطی ..... ۱۲۷
- شکل ۷-۵: مقایسه زمان اجرای الگوریتم تخصیص ولتاژ شبیه ساز باز پخت با استفاده از روش کارپ و روش پیشنهادی برای یافتن بزرگترین معیار ..... ۱۳۴
- شکل ۸-۱: جریان معرفی شده برای کاهش توان نشتی براساس تخصیص ولتاژ آستانه دوگانه به صورت سلسله مراتبی ..... ۱۳۸

## فهرست جدول‌ها

- جدول ۱-۵: فرضیات تاخیر برای بلاک محاسباتی طبقه های مختلف ..... ۸۹
- جدول ۲-۵: پارامترهای مورد نیاز برای به دست آوردن معادلات (فرض شده است که مقادیر گذر بالا و پایین یکسان هستند) ..... ۸۹
- جدول ۳-۵: دور زمانی به دست آمده برای ۱۰ طبقه خط لوله با استفاده از معادلات پیشنهادی ..... ۸۹
- جدول ۴-۵: میزان کاهش توان نشتی در خط لوله خطی بر اساس الگوریتم ارائه شده ..... ۹۰
- جدول ۴-۵: میزان کاهش توان نشتی در ساختار انشعاب-پیوند بر اساس الگوریتم پیشنهادی ..... ۹۱
- جدول ۱-۶: تاثیر تابع هزینه بر میزان کاهش کارایی و توان نشتی ۱ ..... ۱۰۹
- جدول ۲-۶: تاثیر تابع هزینه بر میزان کاهش کارایی و توان نشتی ۲ ..... ۱۰۹
- جدول ۳-۶: تاثیر تابع هزینه بر میزان کاهش کارایی و توان نشتی ۳ ..... ۱۰۹
- جدول ۴-۶: تاثیر تابع هزینه بر میزان کاهش کارایی و توان نشتی ۴ ..... ۱۱۰
- جدول ۶-۶: جدول جستجو به منظور تعیین مقدار مطلق زاویه  $\theta_i$  ..... ۱۱۴
- جدول ۷-۶: نتایج بهینه‌سازی توان نشتی با استفاده از طراحی با ولتاژ آستانه دوگانه با استفاده از الگوریتم شبیه ساز بازیخت ..... ۱۱۸
- جدول ۸-۶: نتایج بهینه‌سازی توان نشتی با استفاده از طراحی با ولتاژ آستانه دوگانه با استفاده از الگوریتم ژنتیک کوانتومی ..... ۱۲۰
- جدول ۱-۷: نتایج حاصل از ارزیابی کارایی با استفاده از روش پیشنهادی و شبیه سازی پترینت و روش کارپ ..... ۱۳۱
- جدول ۲-۷: نتایج بهینه‌سازی توان نشتی با استفاده از طراحی با ولتاژ آستانه دوگانه بر روی مدارهای شرطی با استفاده از الگوریتم شبیه ساز بازیخت ..... ۱۳۲

## فصل ۱: مقدمه

در این فصل انگیزه‌های موجود برای کاهش توان نشتی<sup>۱</sup> مدارهای ناهمگام<sup>۲</sup> به عنوان دسته‌ای از مدارهای با توان مصرفی پویای<sup>۳</sup> پایین، مورد بررسی قرار خواهد گرفت. لذا در ابتدا نیازهای موجود برای ارائه روشهای طراحی مدارهای دیجیتال با مصرف توان پایین را معرفی می‌کنیم. در ادامه توان نشتی را به عنوان یکی از ارکان اصلی توان مجموع، مورد توجه قرار می‌دهیم و انگیزه به انجام رسانیدن این پایان‌نامه را روشن می‌نماییم. در انتها نوآوری‌هایی که در راستای انجام این پایان‌نامه حاصل شده است را مطرح خواهیم کرد.

### ۱-۱ طراحی کم مصرف

از آغاز ارائه اولین سری از مدارهای مجتمع، جهت ساخت تراشه‌هایی با امکان توان عملیاتی بیشتر و سرعت بالاتر، تکنولوژی سیلیکون<sup>۴</sup> همواره کاهش پیدا کرده است. در این میان، توان مصرفی به عنوان یکی از پارامترهای غیرقابل صرف نظر در طراحی مدارهای دیجیتال مطرح بوده است. به همراه افزایش حجم مجتمع‌سازی در تراشه‌ها، امکان ساخت یک سیستم کامل بر روی یک تراشه به وجود آمده است، که

---

<sup>۱</sup> Leakage Power

<sup>۲</sup> Asynchronous Circuits

<sup>۳</sup> Dynamic Power

<sup>۴</sup> Silicon

این موضوع زمینه توسعه سیستم‌های قابل حمل را فراهم آورده است. توسعه سیستم‌های قابل حمل الکترونیکی، مانند کامپیوترهای قابل حمل، تلفن همراه و ...، باعث شده است تا توان مصرفی به عنوان یک پارامتر حیاتی در طراحی مدارهای مجتمع مطرح گردد.

با وجود تلاش گسترده صنعت باتری‌سازی جهت ارائه باتری‌هایی با ظرفیت بالاتر از باتری‌های فعلی، متأسفانه انقلاب چشمگیری در زمینه افزایش طول عمر باتری‌ها دیده نمی‌شود. لذا گسترش کاربرد سیستم‌های قابل حمل، منجر به ارائه روش‌های طراحی مدارهای کم مصرف شده است.

از جنبه دیگر، توان مصرفی در تکنولوژی بسیارریزمیکرون<sup>۵</sup>، یک پارامتر حیاتی است. برای افزایش سرعت مدار و ساخت مدارهای مجتمع با قابلیت عملیاتی بیشتر بر روی یک تراشه، اندازه تکنولوژی به طور مداوم در حال کاهش است و در نتیجه توان مصرفی به ازای واحد سطح در حال افزایش است، که خود باعث افزایش دمای تراشه می‌گردد. به منظور فراهم آوردن دمای مناسب تراشه، حرارت مصرفی باید به گونه‌ای از بین برود. این موضوع مستلزم استفاده از وسایل خنک‌کننده بزرگتر و تکنیک‌های بسته‌بندی پرهزینه‌تر می‌باشد. بر اساس اطلاعات موجود واحدپردازنده مرکزی پنتیوم ۴، در فرکانس ۳.۴ گیگاهرتز و ولتاژ ۱.۳ ولت در حدود ۱۳۰ وات توان مصرف می‌کند [Inco04]. همچنین مصرف بالای توان، استفاده از تکنولوژی بردهای مدارچاپی ویژه را، جهت هدایت جریان بسیار زیاد از منبع ولتاژ به قسمتهای مختلف تراشه، ضروری می‌سازد.

یک دلیل دیگر جهت نیاز به طراحی کم مصرف، مطرح شدن پارامتر طراحی به نام قابلیت اطمینان<sup>۶</sup> تراشه است. با کاهش اندازه تکنولوژی، نه تنها تراکم توان مصرفی افزایش پیدا می‌کند، بلکه تراکم جریان نیز افزایش پیدا می‌کند. تراکم جریان زیاد، باعث ایجاد مشکلات متعددی مانند حامل داغ<sup>۷</sup> و حرکت الکترون<sup>۸</sup> می‌گردد [Kang03]. لذا قابلیت اطمینان تراشه با کاهش توان مصرفی (جریان)، افزایش پیدا خواهد کرد.

<sup>5</sup> Deep Sub Micron Technology

<sup>6</sup> Reliability

<sup>7</sup> hot carrier

<sup>8</sup> Electromigration

هرچند که توان مصرفی در حال حاضر، به عنوان پارامتر اول طراحی مدارهای دیجیتال مطرح شده- است، اما سرعت و قابلیت اطمینان و مساحت هنوز به عنوان پارامترهای طراحی مطرح هستند. اگر چه طراحی کم مصرف همواره با سرعت و مساحت در تضاد است.

## ۲-۱ انگیزه

امروزه چگالی داده‌ها در داخل چیپ به شدت افزایش یافته است و آنها را به پیچیده‌ترین سیستم‌ها در تکنولوژی جدید تبدیل کرده است. علاوه بر افزایش پیچیدگی، یکی از مهمترین چالش‌های پیش روی سیستم‌های دیجیتال، افزایش توان مصرفی در آنهاست. آنچه مسلم است، باید روش‌هایی یافت شود که طی آن بتوان توازی توان و کارایی را برای افزایش کارایی در سیستم‌های پیچیده مذکور ایجاد نمود و آن را مدیریت کرد. از آنجاییکه مدارهای همگام با مشکلات متعددی دست به گریبان هستند، که خود کارایی را تحت تاثیر قرار می‌دهد، طراحی ناهمگام به عنوان یک روش طراحی مدارهای خاص، مورد توجه قرار گرفته است.

بعد از پیچیدگی، مواردی نظیر مصرف توان و یا کاهش پایداری<sup>۹</sup> سیستم‌های بسیار مجتمع<sup>۱۰</sup> در برابر تغییرات محیطی، از جمله مسایلی هستند که این سیستم‌ها با آن دست به گریبان هستند. در طراحی مدارهای همگام، وجود یک مولد پالس ساعت<sup>۱۱</sup> مرکزی بر روی هر دو مسئله توان و کارایی، تاثیر مستقیم دارد. وجود و فعالیت پالس ساعت خود موجب مصرف حجم زیادی از انرژی می‌شود و این در مواردی که نیاز به توزیع پالس ساعت وجود داشته باشد، به مراتب فزونی می‌یابد. وجود تاخیر انتشارهای<sup>۱۲</sup> نامشخص برای سیگنال‌های پالس ساعت در یک تراشه و همچنین کاهش قابلیت اطمینان<sup>۱۳</sup> که ناشی از کوچک شدن اندازه ترانزیستورها و به خاطر عدم قطعیت در زمان‌بندی سیستم است، از مسایل مطرح در رابطه با پالس ساعت در سیستم‌های همگام می‌باشد. وجود این عدم قطعیت‌ها، طراح را مجبور می‌کند که

<sup>۹</sup> Robustness

<sup>۱۰</sup> VLSI

<sup>۱۱</sup> Clock

<sup>۱۲</sup> Propagation delay

<sup>۱۳</sup> Reliability

برای پریود پالس ساعت حجم عظیمی از حاشیه امنیت<sup>۱۴</sup> را در نظر بگیرد؛ که این امر کندی کل سیستم را در پی خواهد داشت.

سیستم‌های ناهمگام به گونه‌ای طراحی می‌شوند که محاسبات بر مبنای ارسال و دریافت پیغام انجام می‌شوند و طی آن همزمانی، بدون استفاده از پالس ساعت سراسری در سیستم و با دست‌دهی‌های<sup>۱۵</sup> محلی بین اجزای مختلف مرتبط با هم، امکان‌پذیر می‌شود. این امر هم به سرعت سیستم می‌افزاید و هم مصرف توان پویا را (با حذف پالس ساعت) به حد قابل توجهی می‌کاهد. در مواردی که محاسبات تخمینی انجام شده است، حتی تا ۷۵٪ مصرف انرژی در مقایسه با سیستم‌های همگام، کاهش مصرف توان وجود داشته است [Myer01].

یکی از نقاط ضعف مدارهای ناهمگام سربار بالای آنها از نظر مساحت است. چون برای ارضای فرضیات زمانی در این سیستم‌ها، به مدارهای اضافی نیاز می‌باشد، همچنین برای اینکه یک سیگنال خاص معتبر باشد، در سیستم‌های همگام فرضیاتی نظیر لبه پالس ساعت وجود دارد؛ اما در سیستم‌های ناهمگام خود سیگنال مبنای بررسی این اعتبار قرار می‌گیرد.

کاهش توان مصرفی در مدارها به یکی از مهمترین موضوع‌ها در طراحی مدارهای مجتمع تبدیل شده است. کاهش مقیاس مدارها و اندازه تکنولوژی و همچنین افزایش حجم مدارها موجب شده است تا توان نشتی به عنوان بخش مهمی از مجموع توان مصرفی تراشه‌ها در تکنولوژی بسیار ریزمیکرون مطرح گردد.

مدارهای ناهمگام در کنار مزایای ذکر شده، به دلیل داشتن حجم بالای ترانزیستور، مصرف توان نشتی بالایی دارند؛ به طوری که توان نشتی آینده مدارهای ناهمگام را با چالشی بزرگ مواجه کرده است. لذا نیاز شدیدی به ارائه روش‌هایی جهت کاهش توان نشتی مدارهای ناهمگام با حفظ کارایی آنها احساس می‌شود. آنچه که در مطلب زیر مد نظر است، ارائه روشی جهت طراحی مدارهای ناهمگام مبتنی بر الگو، با استفاده از ترانزیستورهای با ولتاژ آستانه دوگانه، جهت کاهش توان نشتی با حفظ کارایی مدار می‌باشد.

<sup>14</sup> Safety margin

<sup>15</sup> Handshaking

## ۳-۱ نوآوریها

مهم‌ترین نوآوری‌های این پایان‌نامه عبارتند از:

- مدلسازی طراحی مدارهای ناهمگام مبتنی بر الگو با ولتاژ آستانه دوگانه، به عنوان یک مسئله بهینه‌سازی
- ارائه یک روش تخصیص ولتاژ آستانه با استفاده از تعیین حلقه حیاتی<sup>۱۶</sup> در خط لوله‌های خطی<sup>۱۷</sup> ناهمگام، مبتنی بر روش ویلیامز<sup>۱۸</sup>
- ارائه یک الگوریتم تخصیص ولتاژ آستانه مبتنی بر روش مکاشفه‌ای شبیه‌سازی بازپخت<sup>۱۹</sup>
- ارائه یک الگوریتم تخصیص ولتاژ آستانه مبتنی بر روش مکاشفه‌ای ژنتیک کوانتومی<sup>۲۰</sup>
- ارائه پارامتر جدید و موثر جهت محاسبه کارایی مدارات ناهمگام با قابلیت پشتیبانی انتخاب به طور ایستا و ارائه یک الگوریتم جهت محاسبه آن
- انتشار چندین گزارش تکنیکی و مقاله ژورنال

## ۴-۱ سازماندهی پایان‌نامه

در ادامه این پایان‌نامه، در فصل دوم انواع منابع مصرف توان در مدارهای دیجیتال CMOS و تاثیر روند تکنولوژی بر میزان کاهش توان نشی بررسی می‌گردد و در ادامه مروری بر تکنیکهای کاهش توان نشی در سطح مدار خواهیم داشت. چنانچه خواننده با این مفاهیم آشنایی دارد می‌تواند از فصل سوم شروع نماید. فصل سوم به سنتز مدارهای ناهمگام با استفاده از روش تجزیه مبتنی بر داده که یک الگوریتم ترتیبی<sup>۲۱</sup> را با بررسی ارتباطات داده ای به سیستم معادل از پروسه‌های هم‌روند تبدیل می‌نماید و نتیجه آن مدار ریزدانه خط لوله شامل الگوهای طراحی عمومی است، خواهیم پرداخت. در فصل چهارم مروری بر

<sup>16</sup> Critical Cycles

<sup>17</sup> Linear Pipelines

<sup>18</sup> williams

<sup>19</sup> Simulated Annealing

<sup>20</sup> Quntom Genetic

<sup>21</sup> Sequential



کارهای پیشین در طراحی با ولتاژ آستانه دوگانه در مدارهای همگام خواهیم پرداخت و مشکلات ناشی از به کارگیری این روش‌ها را در مدارهای ناهمگام مورد بررسی قرار خواهیم داد. در فصل پنجم تعدادی از الگوهای ناهمگام را از جنبه مصرف توان نشتی مورد بررسی قرار داده و در ادامه، مدل تحلیل کارایی ویلیامز را برای استخراج حلقه‌های بحرانی خط لوله‌های خطی ناهمگام به کار می‌گیریم و بر این اساس الگوریتم تخصیص ولتاژ آستانه‌ای را برای خط لوله‌های قطعی مطرح خواهیم کرد. در فصل ششم، مدل پترینت احتمالی زمان‌دار را برای مدل‌سازی مسئله تخصیص ولتاژ آستانه در مدارهای ناهمگام مبتنی بر الگو، به عنوان یک مسئله بهینه‌سازی به کار خواهیم گرفت. در ادامه این فصل، دو الگوریتم تخصیص ولتاژ آستانه مبتنی بر روش‌های مکاشفه‌ای شبیه‌سازی بازپخت و ژنتیک کوانتومی، ارائه خواهیم داد. با توجه به آنکه در مدارهای ناهمگام، رفتار انتخابی می‌تواند تحلیل کارایی مدار را تحت تاثیر قرار دهد، لذا در فصل هفتم، یک معیار کارا و موثر جهت تحلیل کارایی مدارهای ناهمگام با قابلیت انتخاب احتمالی، پیشنهاد خواهیم کرد و الگوریتمی جهت محاسبه آن به کار خواهیم گرفت. در ادامه برای بهبود زمان اجرای الگوریتم‌های ارائه شده، یک روش هوشمندانه برای تعیین معیار کارایی در طول پروسه تخصیص ولتاژ آستانه ارائه خواهیم کرد. در انتها و در فصل هشتم، نتیجه‌گیری و پیشنهاداتی برای ادامه کار ارائه خواهد شد.

## فصل ۲: پیش زمینه

با کاهش ابعاد در تکنولوژی ریزمیکرون، تعداد گیتها و تراکم مدار و مجموع توان مصرفی در یک تراشه به سرعت افزایش پیدا کرده است. همچنین طراحی مدارهای کم مصرف در محدوده وسیعی از کاربردها به یک ضرورت تبدیل شده است. هرچند که طراحی تراشه‌هایی با توان مصرفی بهینه، شامل سبک-سنگین کردن‌هایی<sup>۲۲</sup>، نظیر تاخیر در مقابل توان و مساحت در مقابل توان، در سطوح مختلف طراحی می‌باشد. برای درک بهتر این مفهوم‌ها، لازم است تا انواع و منابع توان مصرفی در مدارهای CMOS را درک کنیم.

در این فصل منابع مهم توان مصرفی در مدارهای CMOS مشخص می‌شود و در ادامه تاثیر روند تکنولوژی بر میزان این منابع، به ویژه توان نشتی، بحث خواهد شد. انواع جریان نشتی در ترانزیستورهای کانال-کوتاه را مورد مطالعه قرار خواهیم داد. در انتها تکنیک‌های موجود جهت کاهش توان نشتی زیر آستانه<sup>۲۳</sup>، همچون استفاده از ترانزیستورهای با چند ولتاژ آستانه و کنترل بردار ورودی، را به طور خلاصه مرور می‌نماییم.

---

<sup>22</sup> Trade off

<sup>23</sup> Subthreshold Leakage

## ۱-۲ توان مصرفی در مدارهای دیجیتال

از یک نگاه کلی می‌توان توان مصرفی مدارهای CMOS را به دو دسته زیر تقسیم‌بندی کرد:

- توان لحظه‌ای
- توان متوسط

توان لحظه‌ای که تاثیر مستقیم بر روی قابلیت اطمینان تراشه دارد، طول عمر و کارایی تراشه را تحت تاثیر قرار می‌دهد. پدیده افت ولتاژ<sup>۲۴</sup> باعث می‌شود، که یک جریان لحظه‌ای بیش از اندازه از شبکه مقاومت توانی عبور کند و کارایی سیستم را به خاطر افزایش تاخیر گیت‌ها و اتصال‌ها، تحت تاثیر قرار دهد. توان مصرفی بالا، باعث خواهد شد که تراشه بیش از اندازه گرم شود؛ که این امر موجب کاهش قابلیت اطمینان و طول عمر مدار خواهد شد؛ همچنین اندازه حاشیه نویز کاهش می‌یابد و احتمال خرابی تراشه به خاطر نویز هم‌سینوایی<sup>۲۵</sup> افزایش خواهد یافت.

توان متوسط در مدارهای CMOS به دو شکل پویا<sup>۲۶</sup> و ایستا<sup>۲۷</sup> وجود دارد. توان مصرفی پویا در گیت- و در اثر فرآیند گذر<sup>۲۸</sup> از یک حالت به یک حالت دیگر رخ می‌دهد. در طی این تغییر حالت، خازن‌های داخلی و خارجی مربوط به ترانزیستورهای گیت شارژ و دشارژ می‌شود. توان ایستا (نشتی) مربوط به گیت‌های غیرفعال می‌شود. توان پویا به دوران عملیاتی و به ویژه در فرکانس‌های بالا و توان ایستا به دوران حالت بیکار<sup>۲۹</sup> مدار مربوط می‌باشد. یک نمای کلی از دسته‌بندی انواع منابع توان مصرفی مدارهای CMOS در شکل ۱-۲ نمایش داده شده است.

<sup>24</sup> Voltage drop


<sup>25</sup> Cross-talk

<sup>26</sup> Dynamic

<sup>27</sup> Static

<sup>28</sup> Switching

<sup>29</sup> Standby



شکل ۲-۱: دسته‌بندی توان مصرفی مدارهای CMOS

## ۲-۲ توان مصرفی پویا

توان مصرفی پویا که از پر و خالی شدن خازن‌های پارازیتی<sup>۳۰</sup> ناشی می‌شود، از سه مولفه اصلی زیر تشکیل شده‌است:

- توان مصرفی ناشی از گذر
- توان مصرفی اتصال کوتاه
- توان مصرفی ناشی از گذر ناخواسته<sup>۳۱</sup>

به دلیل محدودیت فضا، از توضیح جزئیات مربوط به اجزای توان مصرفی پویا خودداری می‌کنیم. خواننده علاقه‌مند می‌تواند به [Bell95] مراجعه نماید.

## ۳-۲ توان مصرفی ناشی

توان ناشی از جریان ناشی در ترانزیستورهای مدار ناشی می‌شود. از دید تئوری گیت‌های CMOS در حالت بیکار نباید توان مصرف کنند (از این جنبه که در هر لحظه یکی از دو قسمت شبکه پایین‌بر و یا بالابر خاموش است، لذا از مصرف توان ایستا باید جلوگیری شود). اما در واقعیت، همیشه مقداری جریان ناشی

<sup>30</sup> Parasitic

<sup>31</sup> Glitch