

کلیه حقوق مادی مترتب بر نتایج مطالعات، ابتكارات و
نوآوری های ناشی از تحقیق موضوع این پایان نامه
متعلق به دانشگاه رازی است.



پایان نامه جهت اخذ درجه کارشناسی ارشد رشته مهندسی برق
گرایش الکترونیک

عنوان پایان نامه
مدل‌سازی رفتاری و تکنیک‌های بهینه سازی حلقه‌های قفل فاز

استاد راهنما:

دکتر غلامرضا کریمی

استاد مشاور :

دکتر غلامرضا کریمی

نگارش:

ابوالفضل طالب بیگی هزاوه

ماه فروردین

۱۳۸۸



دانشکده فنی مهندسی

گروه مهندسی برق

پایان نامه جهت اخذ درجه کارشناسی ارشد رشته مهندسی برق گرایش الکترونیک

نام دانشجو ابوالفضل طالب بیگی هزاوه

عنوان پایان نامه

مدلسازی رفتاری و تکنیکهای بهینه سازی حلقه های قفل فاز

در تاریخ ۱۴۰۸/۳/۲۰ توسط هیأت داوران زیر بررسی و با درجه عالی به تصویب نهایی رسید.

۱- استاد راهنمای مهندسی برق دکتر غلامرضا کریمی با مرتبه ای علمی استادیار امضاء

۲- استاد داور داخل گروه الکترونیک دکтор محسن حیاتی با مرتبه ای علمی دانشیار امضاء

۳- استاد داور خارج از گروه الکترونیک دکتر بهروز رضایی با مرتبه ای علمی استادیار امضاء

چکیده :

در دنیای امروز، مدارات مجتمع به عنوان یک راهبرد، تاثیر بسیار زیادی روی پیشرفت سیستم های الکترونیکی داشته اند و توانسته اند با دستاوردهایی که در قسمت های مختلف، مجتمع سازی و فشرده سازی و بالا بردن دقت و سرعت سیستم ها و اجتماع سیستم های آنالوگ و دیجیتال در کنار هم، تحولی بزرگ در صنعت الکترونیک داشته باشند.

از نمونه کارهایی که در روند مجتمع سازی این مدارات مشاهده می شود بحث شبیه سازی مدارات با ایده های نوین برای بهینه کردن ساختار مدارات پایه یا ابداع یک سیستم جدید برای عملی خاص، می باشد که در این صورت پس از باز بینی و اجرای آن طرح و اطمینان از عملکرد درست سیستم در محیط شبیه سازی، اقدام به ساخت مدار می کنند.

از نمونه شبیه سازی هایی که وجود دارد استفاده از مدل مداری هر یک از اجزای مدار و نمایش خروجی توسط شبیه ساز HSPICE می باشد. از مشکلاتی که در این شبیه ساز وجود دارد این است که به ازای بالا رفتن اجزای مدار و نیز حفظ دقیقی که در تحلیل تمامی اجزا نیاز است، احتیاج به زمان محاسبه و بالا رفتن تحلیل ها منجر به افزایش مدت شبیه سازی می گردد، بنابراین برای سیستم های مدارات مجتمع که دارای تکنولوژی CMOS می باشند و دارای چند میلیون ترانزیستور در ابعاد زیر میکرون^۱ بروی یک تراشه (SOC)^۲ هستند برای تحلیل کل سیستم نیاز به مدت زمانی بس طولانی است تا اینکه خروجی و عملکرد تراشه و مدار شبیه سازی گردد.

مدلی که در سالهای اخیر، ۱۹۹۳ برای مدارات دیجیتال و ۱۹۹۹ برای مدارات ترکیبی آنالوگ و دیجیتال جهت شبیه سازی سیستم ها آمده است، به ترتیب VHDL-AMS ، VHDL می باشد که بر مبنای مدل سازی رفتاری تمامی اجزای مدار عمل می کند و ویژگی بسیار مهمی که در این شبیه سازها دیده می شود کاهش زمان شبیه سازی تا حد بسیار خوبی که خروجی های آن هم بسیار نزدیک به مدل های طراحی در محیط HSPICE می باشد.

مداری که در این پژوهه جهت بررسی اهمیت مدلسازی مد نظر قرار گرفته است مدار PLL می باشد که مقالات و تکنیک های بسیار زیادی بسته به کاربردهای آن در طراحی مدارات پیچیده سیگنال مختلط گزارش شده است. در این پژوهه یک سری راهکارهای جدید در جهت بهبود پایداری سیستم و کاهش زمان نشست ارائه شده است که در بهینه سازی عملکرد PLL مورد نظر نقش خوبی را داشته است. از طرف دیگر، به منظور بررسی اهمیت مدلسازی رفتاری به ارائه یک مدل رفتاری در مدار PLL پرداخته شده است که با توجه به نتایج شبیه سازی دیده می شود که در عملکرد مدار PLL مورد بحث برای

¹ Sub Micron

² System On Chip

مقدایر مختلف فرکانس های ورودی و ضرایب تقسیم یک حالت بهینه دیده می شود. روش هایی که در این قسمت استفاده شده است شامل، استفاده از نرم افزار^۲ ADS به منظور مشاهدهٔ ساختارهای بلوک های HSPICE و بلوکهای مداری در جهت طراحی دقیق عملکرد PLL مورد نظر است. استفادهٔ ای از نرم افزار زبان نوشتاری^۳ VHDL-AMS برای بیان و نمایش سایر رفتارهای PLL در حوزهٔ زمان با زبان VHDL-AMS، در شرایط متفاوت و نمایان شدن خاصیت تفکیکسازی^۴ در PLL می‌باشد. همچنین می‌توان به مقایسهٔ آن با مدل دقیق HSPICE در زمینهٔ سرعت تحلیل و دقت خروجی‌ها پرداخته شود؛ سپس استفاده از نرم افزار MATLAB برای نمایش رفتاری سیستم در حوزهٔ فرکانسی و نمایش مشخصهٔ پایداری سیستم‌های مورد نظر می‌باشد، تا بتوان اهداف از پیش تعیین شده را مشخص نمود و در نهایت استفاده از نرم افزار PLL DESIGN برای بیان مشخصهٔ نویز فاز در PLL و مقدار جیتر^۵ در سیستم، مورد بررسی قرار می‌گیرد.

در پایان پروژه به نتایجی می‌رسیم که PLL، علاوه بر داشتن عملکردی مناسب، دارای ساختاری است که در حالت قفل، پایداری سیستم تا رنج بالایی از فرکانس مطرح می‌شود که علاوه بر این که اثری روی زمان نشست ندارد بلکه پایداری و قفل شدن سیستم در هدف مورد نظر را هم تضمین می‌کند.

نکتهٔ مهم دیگر اینکه، کاهش زمان نشست متناسب با افزایش فرکانس قطع می‌باشد که این روند هم منتهی به افزایش نویز فاز یا جیتر در PLL می‌گردد پس به هر حال روندی که خواست ما را در جهت انتخاب پهنانی باند مورد نظر مشخص می‌کند متناسب با کاربردی که از PLL انتظار می‌رود بیان می‌گردد. البته در این پروژه، در جهت بهبود شرایط، سیستم‌های مختلف برای پهنانی باندهای مختلف ارائه شده است که با آنها آشنا خواهید شد. البته تکنیکی که در ادامهٔ پروژه در بارهٔ آن توضیح داده می‌شود با استفاده از تغییر باند فرکانس فیلتر در زمان‌های گذرا و ایستا می‌باشد، که به کاهش زمان نشست برای یک مدل طراحی با پهنانی باند فرکانسی مشخص منجر می‌شود. البته این از یک سو به تسريع پاسخ دهی سیستم برای تغییرات فرکانس کمک می‌کند و از سویی دیگر مقدار پهنانی باند را برای حالت پایدار برای جلوگیری از ورود نویزهای فرکانس بالا به سیستم، بهینه می‌کند.

همانطوری که مشخص است، ابزاری که به عنوان معیار حد پایداری سیستم معرفی می‌شود حد فاز و حد بهره^۶ می‌باشد که در حالت کلی نتایجی که از انجام پروژه حاصل شده است، می‌تواند در درجهٔ اول افزایش پایداری تا رسیدن به حد فاز ۸۵ درجه در مشخصهٔ دیاگرام بود در حوزهٔ فرکانس و در درجهٔ دوم رسیدن به یک شرایط قفل تضمین شده که متناسب با پهنانی باند برای مقدایر مختلف 10.6 MHZ

² Advanced Design System

³ Very High Speed Integrated Circuit Hardware Description Language – Analog Mixed Signal

⁴ Demodulation

⁵ Jitter

⁶ Phase Margin and Gain Margin

, 70 MHZ به ترتیب زمان های نشست 200 ns , 50 ns باشد. که در مورد آخر با استفاده از تکنیک، به کاهش زمان نشست به مقدار 130 ns دست یافته می شود و نتایج کار در فصل های ۵ و ۶ ارائه شده است. پس هویت اصلی پروژه در بیان بهینه سازی در حوزه‌ی فرکانسی و زمانی برای PLL مورد بررسی و یک مدل رفتاری برگرفته از زبان VHDL-AMS می باشد.

فهرست مطالب

صفحه	عنوان
فصل اول . مبانی ساختاری در PLL	
۱	۱-۱ آشکارساز فاز ساده
۲	۲-۱ توپولوژی پایه‌ی PLL
۳	۲-۲-۱ خروجی PLL در شرایط قفل
۴	۲-۲-۲ گذارهای کوچک در حالت قفل
۶	۳-۱ PLL های پمپ بار نوع یکم و دوم
۹	۱۰ نوع I PLL ۱-۳-۱
۱۰	۱۱ نوع II PLL ۲-۳-۱
۱۲	۱۲ اثرات غیر ایده آل در PLL ها ۴-۱
۱۲	۱۲ ۱-۴-۱ اثرات غیر ایده آل PFD/CP
۱۵	۱۵ ۲-۴-۱ تشویش در PLL ها
۱۶	۱۶ ۵-۱ کاربرد ها
۱۶	۱۶ ۱-۵-۱ کاهش جا بجایی یا تاء خیر
۱۷	۱۷ ۲-۵-۱ کاهش تشویش
فصل دوم . آشنایی های مفاهیم اولیه	
۱۹	۱-۲ تابع انتقال بین فاز خروجی و فاز ورودی
۲۰	۲-۲ مقادیر محاسباتی مقاومت و خازن فیلتر حلقه
۲۳	۳-۲ تابع انتقالی بین خطای فاز و فاز ورودی
۲۴	۴-۲ توابع انتقال بین فرکانس خروجی و خطای فرکانس نسبت به فرکانس ورودی
۲۵	۵-۲ رنجهای عملیاتی PLL
۲۵	۱-۵-۲ محدوده‌ی نگه دارنده‌ی قفل شدگی
۲۶	۲-۵-۲ محدوده‌ی قرار گیری در حالت قفل
۲۷	۳-۵-۲ محدوده‌ی پایداری دینامیکی PLL
۲۹	۴-۵-۲ زمان قفل شدگی
۳۰	۵-۵-۲ عوامل کاهش زمان نشت
۳۰	۶-۲ خطای فاز حالت پایدار

صفحة	عنوان
٣١	٧-٢ آنالیز پایداری سیستم نوع اول و دوم و پهنهای باند PLL
٣٣	١-٧-٢ علت استفاده‌ی از PLL‌های نوع دوم
٣٥	٨-٢ توابع انتقال نویز
فصل سوم. طراحی بلوکهای تابع PLL	
٣٧	١-٣ خصوصیات پروژه
٣٨	٢-٣ طراحی PDF
٣٩	٣-٣ طراحی پمپ بار CP
٤٥	٤-٣ طراحی مداری VCO
٥٠	٥-٣ طراحی فیلتر حلقه
٥٦	٦-٣ طراحی تقسیم کننده‌ی فرکانسی
فصل چهارم . تکنیک طراحی	
٦١	١-٤ مقدمه‌ای بر روند تکنیک
٦٢	١-١-٤ PLL درجه‌ی اول
٦٣	٢-١-٤ PLL درجه‌ی دوم
٦٧	٢-٤ مقایسه رفتاری سیستم‌ها
٧١	٣-٤ تکنیک اول و توجیه رفتاری آن
٧٢	٤-٤ تکنیک دوم و طراحی مداری آن
٧٤	٥-٤ نمایش خروجی‌های طراحی
٧٦	٦-٤ تکنیک سوم و توجیه رفتاری آن
٧٨	٨١ نتایج شبیه‌سازی PLL
٨٢	١-٥ پاسخ پله‌ی فرکانسی PLL در حوزه‌ی زمان
٨٤	٢-٥ پاسخ پله‌ی فرکانسی PLL در حوزه‌ی زمان با مدار XOR_KEY
٨٩	٣-٥ رفتار PLL بهینه شده در حوزه‌ی فرکانسی
٩٥	٤-٥ بهینه‌سازی نهایی
٩٨	٥-٥ علت استفاده از خازن جبران ساز Co

عنوان	
صفحة	
۹۹	۶-۵ نمایش عملکرد مدار XOR-KEY در روند عملیات PLL
۱۰۰	۷-۵ نمایش کاهش زمان نشست با کمک تکنیک تغییر پهنهای باند فرکانسی در حالت گذرا
۱۰۱	۸-۵ محاسبه‌ی جیتر در سیستم PLL با کمک مشخصه‌ی طیفی خروجی
 فصل ششم . مدل سازی رفتاری PLL	
۱۰۲	۱-۶ مدلسازی رفتاری به عنوان ابزاری برای شبیه سازی سیستمها
۱۰۳	۱-۱-۶ آشنایی ابتدایی و بررسی ویژگی های VHDL-AMS
۱۰۴	۲-۱-۶ اهمیت مدل سازی رفتاری
۱۰۵	۲-۶ نمایش برنامه‌ی مدل رفتاری
۱۰۶	۳-۶ نمایش خروجی مدل و مقایسه‌ی آن با خروجی واقعی
۱۰۷	۱-۳-۶ نمایش خروجی سیستم PLL عادی
۱۰۸	۲-۳-۶ نمایش خروجی PLL و نمایش پایداری حاصل از تکنیکها در مدل رفتاری
۱۱۰	۳-۳-۶ نمایش خروجی PLL برای حالت بهینه پهنهای باند و پایدار
۱۱۱	۴-۶ نمایش سایر رفتارها با کمک این مدل
۱۱۲	۵-۶ شبیه سازی نویز فاز
۱۱۳	۶-۶ محاسبه‌ی JITTER
۱۱۴	۱-۶-۶ PLL مرتبه‌ی دوم
۱۱۵	۲-۶-۶ PLL مرتبه‌ی اول
 پیوست ها	
۱۱۶	مدل های MOSFET استفاده شده در این پروژه
۱۱۹	برنامه‌ی نوشته شده به زبان VHDL-AMS برای مدلسازی رفتاری PLL

فهرست شکل

عنوان	صفحة
شکل ۱-۱ : تعریف آشکار ساز فاز	۲
شکل ۱-۲ : دریچه‌ی OR انحصاری بعنوان یک آشکار ساز	۳
شکل ۱-۳ : نمایش مشخصه‌ی آشکارساز فاز و مشاهده‌ی خروجی آن بازای مقادیر مختلف اختلاف فاز.	۳
شکل ۱-۴ : حلقه‌ی فید بک برای مقایسه‌ی فازهای ورودی - خروجی و PLL ساده	۴
شکل ۱-۵ : شکل موج‌های یک PLL در شرایط قفل و خطای فاز خروجی	۵
شکل ۱-۶ : جابجایی داده نسبت به ساعت به خاطر وجود خطای کوچک فرکانسی	۶
شکل ۱-۷ : پاسخ یک PLL به پله‌ی فاز	۷
شکل ۱-۸ : پاسخ یک PLL به یک پله‌ی کوچک در فرکانس	۸
شکل ۱-۹ : تغییرات سریع و آهسته‌ی فاز اضافی	۸
شکل ۱-۱۰ : مدل خطی یک PLL نوع I	۹
شکل ۱-۱۱ : پاسخ تحت میرایی PLL به یک پله‌ی فرکانسی	۱۰
شکل ۱-۱۲ : پاسخ تحت میرایی سیستم مرتبه‌ی دوم برای مقادیر مختلف	۱۰
شکل ۱-۱۳ : مکان هندسی ریشه‌های PLL نوع I	۱۱
شکل ۱-۱۴ : نمودار بود PLL نوع I	۱۱
شکل ۱-۱۵ : شکل موج‌های خروجی یک PFD فرضی برای حالات با اختلاف فاز و بدون اختلاف فاز	۱۲
شکل ۱-۱۶ : ناحیه‌ی مرده در یک جریان پمپ بار	۱۲
شکل ۱-۱۷ : تشویش ناشی از ناحیه‌ی مرده	۱۳
شکل ۱-۱۸ : پاسخ یک PD به اختلاف فاز کوچک در ورودی	۱۳
شکل ۱-۱۹ : اثر ناهمسانی جریان UP , DOWN	۱۴
شکل ۱-۲۰ : اشتراک بار بین Cp و خازنهای Y , X	۱۴
شکل ۱-۲۱ : گره زدن Y , X برای کاهش اشتراک بار	۱۵
شکل ۱-۲۲ : شکل موج‌های ایده‌آل همراه با تشویش	۱۶
شکل ۱-۲۳ : تاخیر بین کلاک بافر شده و داده	۱۷
شکل ۱-۲۴ : استفاده از PLL برای حذف لغزش	۱۷
شکل ۱-۲۵ : زمان بندی مجدد داده با DFF که توسط پالس ساعت کم نویز کار می‌کند و استفاده از مدار جبران کننده‌ی بازیافت ساعت قفل فاز برای ایجاد پالس ساعت	۱۸
شکل ۱-۲ : مدل PLL حالت کلی تشکیل شده از بلوک‌های ساختاری اصلی	۲۰

عنوان	صفحة
شکل ۲-۲: نمایش محدوده‌ی عملیاتی PLL	۲۵
شکل ۲-۳: ساختار PLL با مدل پمپ بار نوع اول	۳۱
شکل ۲-۴: دیاگرام بود PLL نوع اول	۳۲
شکل ۲-۵: ساختار PLL با مدل پمپ بار نوع دوم	۳۲
شکل ۲-۶: دیاگرام بود PLL نوع دوم	۳۳
شکل ۲-۷: مدل کلی PLL به همراه نویز‌های مختلف PLL	۳۵
شکل ۳-۱: ساختار کلی یک آشکار‌ساز فاز-فرکانسی بر پایه‌ی لج	۳۹
شکل ۳-۲: نمایش عملکرد و مشخصه‌ی PFD ساده	۴۰
شکل ۳-۳: نمایش عملکرد و مشخصه‌ی آشکار‌ساز فاز-فرکانسی بر پایه‌ی لج	۴۰
شکل ۳-۴: مدار تست PFD در نرم افزار ADS	۴۲
شکل ۳-۵: نمایش خروجی PFD به ازای اختلاف فاز ۱ ns	۴۳
شکل ۳-۶: نمایش خروجی PFD به ازای اختلاف فاز 1.8 ns	۴۳
شکل ۳-۷: نمایش خروجی PFD به ازای اختلاف فاز 1.9 nF	۴۴
شکل ۳-۸: نمایش خروجی PFD به ازای اختلاف فاز 50 ps	۴۴
شکل ۳-۹: نمایش خروجی PFD به ازای اختلاف فاز 0 ps	۴۵
شکل ۳-۱۰: ساختار مداری یک پمپ بار	۴۵
شکل ۳-۱۱: شکل مدار طراحی شده از پمپ بار	۴۶
شکل ۳-۱۲: ساختار مدار سوئیچ مصنوعی	۴۷
شکل ۳-۱۳: مدار تست پمپ بار در ADS	۴۸
شکل ۳-۱۴: خروجی پمپ بار برای حالت بالا رونده	۴۸
شکل ۳-۱۵: خروجی پمپ بار برای حالت پایین رونده	۴۹
شکل ۳-۱۶: خروجی پمپ بار برای حالت بدون اختلاف فاز	۴۹
شکل ۳-۱۷: ساختار مداری طبقه‌ی تفاضلی بهره منفی برای اسیلاتور حلقه‌ی	۵۰
شکل ۳-۱۸: مدار نمایش دهنده‌ی مشخصه‌ی خازن متغیر با ولتاژ	۵۲
شکل ۳-۱۹: نمایش مشخصه‌ی خازن متغیر با ولتاژ	۵۲
شکل ۳-۲۰: نمایش مشخصه‌ی VCO در مطلب برحسب معادلات خطی	۵۲
شکل ۳-۲۱: نمایش مشخصه‌ی VCO شیب	۵۳
شکل ۳-۲۲: مدار تست VCO در ADS	۵۴

عنوان	
صفحة	
..... شکل ۳-۲۳ : نمایش خروجی های مختلف مربوط به VCO	۵۴
..... شکل ۳-۲۴ : مشخصه ای VCO مربوط به ADS	۵۵
..... شکل ۳-۲۵ : خروجی بهینه	۵۵
..... شکل ۳-۲۶ : نمایش خروجی نهایی از VCO	۵۶
..... شکل ۳-۲۷ : مدار تست تقسیم کننده ای DFF در ADS	۵۸
..... شکل ۳-۲۸ : خروجی های نقاط مختلف تقسیم کننده	۶۰
..... شکل ۱-۴ : مدل یک CP-PLL ساده	۶۳
..... شکل ۲-۴ : پاسخ سیستم حلقه بسته به ورودی پله	۶۴
..... شکل ۳-۴ : مشخصه ای بود حلقه بسته ای سیستم PLL نوع اول	۶۵
..... شکل ۴-۴ : مشخصه ای بود حلقه باز سیستم PLL نوع اول	۶۵
..... شکل ۴-۵ : مکان هندسی ریشه ها و محاسبه ای حد فاز برای پایداری	۶۶
..... شکل ۴-۶ : مدل یک CP-PLL نوع دوم	۶۷
..... شکل ۴-۷ : پاسخ سیستم حلقه بسته به ورودی پله	۶۹
..... شکل ۴-۸ : مشخصه ای بود حلقه بسته ای سیستم PLL نوع دوم	۶۹
..... شکل ۴-۹ : مشخصه ای بود حلقه باز سیستم PLL نوع اول	۶۹
..... شکل ۴-۱۰ : مکان هندسی ریشه ها و محاسبه ای حد فاز برای پایداری	۷۰
..... شکل ۴-۱۱a : مکان هندسی ریشه ها و مشخصه ای پایداری سیستم به ازای $Cl = 0.01 \text{ nF}$	۷۱
..... شکل ۴-۱۱b : مکان هندسی ریشه ها و مشخصه ای پایداری سیستم به ازای $Cl = 0.1 \text{ nF}$	۷۲
..... شکل ۴-۱۲ : نمایش تغییر خازن بار در فیلتر حلقه و تغییر مشخصه ای پایداری	۷۳
..... شکل ۴-۱۳ : ساختار مداری مدار سوئیچینگ حساس به اختلاف فاز XOR-KEY	۷۶
..... شکل ۴-۱۴ : مدار تست XOR-KEY در ADS	۷۶
..... شکل ۴-۱۵ : خروجی های سوئیچ به ازای اختلاف فاز $>0.1 \text{ ns}$	۷۷
..... شکل ۴-۱۶ : خروجی های سوئیچ به ازای اختلاف فاز $<0.1 \text{ ns}$	۷۸
..... شکل ۴-۱۷ : نمایش تغییر مقاومت در فیلتر حلقه و تغییر پهنه ای باند PLL در حالت های مختلف	۷۹
..... شکل ۱-۵ : نمایش مدار تست PLL در ADS	۸۳
..... شکل ۲-۵ : نمایش ولتاژ کنترل VCO در شرایط مختلف ($Cl = 50 \text{ pF}$)	۸۳
..... شکل ۳-۵: a) نمایش ولتاژ کنترل VCO و b) نمایش طیفی خروجی PLL در شرایط مختلف ($Cl = 10 \text{ pF}$)	۸۴

عنوان	
صفحة	
شکل ۵-۴ : نمایش ولتاژ کنترل VCO در شرایط مختلف ($R_p=5k$, $C_p=1n$, $Cl=10pF$) و بدون خازن جیران ساز Co.	۸۵
شکل ۵-۵: نمایش خروجی های up , down و پالسهای ورودی PFD در شرایط مختلف $Cl = 10 pF$	۸۵
شکل ۵-۶-۵ : نمایش کاهش جهش ها تا کمتر از ۱۴۰ میلی ولت	۸۵
شکل ۵-۷-۵ : نمایش خروجی های up , down و پالسهای ورودی PFD	۸۶
شکل ۵-۸-۵ : نمایش کاهش جهش ها تا کمتر از ۲۵ میلی ولت	۸۷
شکل ۵-۹-۵ : نمایش خروجی های up , down و پالسهای ورودی PFD	۸۷
شکل ۵-۱۰-۵ : نمایش خروجی برای حالت قفل	۸۷
شکل ۵-۱۲-۵ : نمونه‌ی بهینه شده‌ی در حوزه‌ی فرکانسی برای پهنای باند	۸۸
شکل ۵-۱۳-۵ : کاهش جهش های حالت بهینه تا مقدار کمتر از ۵۰ میلی ولت	۸۹
شکل ۵-۱۴-۵ : خروجی های PLL به ازای ورودی های سیستم	۸۹
شکل ۵-۱۵-۵ : نمایش خروجی VCO	۸۹
شکل ۵-۱۶-۵ : پاسخ سیستم به ورودی پله	۹۱
شکل ۵-۱۷-۵ : دیاگرام بود تابع حلقه بسته	۹۱
شکل ۵-۱۸-۵ : دیاگرام بود تابع حلقه باز	۹۱
شکل ۵-۱۹-۵ : نمایش مکان هندسی ریشه ها ای سیستم در حالت گذرا	۹۲
شکل ۵-۲۰-۵ : پاسخ سیستم به ورودی پله	۹۲
شکل ۵-۲۱-۵ : دیاگرام بود تابع حلقه بسته	۹۳
شکل ۵-۲۲-۵ : دیاگرام بود تابع حلقه باز	۹۳
شکل ۵-۲۳-۵ : نمایش مکان هندسی ریشه ها ای سیستم در حالت قفل	۹۴
شکل ۵-۲۴-۵ : نمایی گسترده از مکان هندسی ریشه ها	۹۴
شکل ۵-۲۵-۵ : ولتاژ کنترل VCO در شرایط مختلف ($Cl = 3 pF$) و به همراه خازن جیران ساز Co = 0.5 pF	۹۵
شکل ۵-۲۶-۵ : نمایش خروجی های up , down و پالسهای ورودی PFD	۹۶
شکل ۵-۲۷-۵ : نمایش ماکریتم دامنه‌ی جهش های ۶۰ میلی ولتی در حالت ایستاد	۹۶
شکل ۵-۲۸-۵ : خروجی های مختلف PLL عادی	۹۷
شکل ۵-۲۹-۵ : مشخصه‌ی سیستم PLL عادی	۹۷

صفحة	عنوان
٩٨.....	شكل ٣٠-٥ : مدار PLL با مدار سوئیچ در شرایط قفل $Cl = 3 \text{ pF}$ به همراه خازن جبران ساز $Co = 0.5 \text{ pF}$
٩٩.....	شكل ٣١-٥ : نمایش ولتاژ کنترل VCO در شرایط مختلف $Cl = 3 \text{ pF}$ و بدون خازن جبران ساز Co
٩٩.....	شكل ٣٢-٥ : نمایش جریان در خروجی مدار سوئیچ.....
١٠٠.....	شكل ٣٣-٥ : نمایش ولتاژ در خروجی مدار سوئیچ.....
١٠١.....	شكل ٣٤-٥ a: ولتاژ کنترل VCO در یک PLL سریع و نمایش کاهش زمان نشست. b) نمایش طیفی خروجی PLL
١٠١.....	شكل ٣٥-٥: نمایش طیفی خروجی در فرکانس 2 GHz (N=4) 2.5 V و متابع میخک ها در فرکانس $\Delta f = 500 \text{ MHz}$
١٠٧.....	شكل ١-٦ : خروجی سیستم PLL عادی با استفاده از مدل رفتاری
١٠٧.....	شكل ٢-٦ : خروجی سیستم PLL عادی با استفاده از مدل مداری
١٠٨.....	شكل ٣-٦ : نمایش پالس های ورودی و خروجی و ولتاژ کنترل VCO
١٠٩.....	شكل ٤-٦ : نمایش خروجی مدار سوئیچ XOR-KEY (جریان و ولتاژ).....
١٠٩.....	شكل ٥-٦ : نمایش خروجی سوئیچ و ولتاژ کنترل در ADS در مقایسه‌ی مدل شبیه‌سازی شده‌ی مدلسازی رفتاری
١١٠.....	شكل ٦-٦ : نمایش مدل رفتاری برای حالت رفتاری متفاوت برای N=100
١١٠.....	شكل ٦-٧ : مدل طراحی برای حالت بهینه و مقایسه‌ی آن با مدل دقیق Hspice
١١١.....	شكل ٦-٨ : نمایی از مدل مداری.....
١١٢.....	شكل ٦-٩ : نمایش خاصیت دمودلاسیون PLL ، در مدلسازی رفتاری PLL
١١٣.....	شكل ٦-١٠ : نمایی کلی از نرم افزار برای سیستم بهینه شده
١١٣.....	شكل ٦-١١ : نمایش سنتز نویز فاز خروجی به ازای نویز های مختلف
١١٤.....	شكل ٦-١٢ : نمایش سنتز شده‌ی پاسخ فرکانسی حلقه بسته.....
١١٤.....	شكل ٦-١٣ : پاسخ پله‌ی سیستم
١١٥.....	شكل ٦-١٤ : نمایش سنتز نویز فاز خروجی به ازای نویز های مختلف، مشابه حالت قفل سیستم
١١٥.....	شكل ٦-١٥ : پاسخ پله سیستم و حلقه بسته‌ی حالت قفل

فهرست جداول

صفحه	عنوان
۱۰۷	جدول ۱-۶: مقایسه‌ی بین مدل رفتاری و مدل مداری برای حالت ناپایدار
۱۰۸	جدول ۲-۶: مقایسه‌ی بین مدل رفتاری و مدل مداری برای حالت پایدار سازی سیستم
۱۱۱	جدول ۳-۶: مقایسه‌ی بین مدل رفتاری و مدل مداری برای حالت بهینه

مخفف ها و کوتاه نشتهای:

CP-PLL	Charge Pump Phase Lock Loop
PLL	Phase Lock Loop
Integral N-PLL	Integral N-Phase Lock Loop
Fractional N-PLL	Fractional N-Phase Lock Loop
DLL	Delay-Locked Loop
VCO	Voltage Control Oscillator
VHDL-AMS	Very High Speed Integrated Circuit Hardware Description Language – Analog Mixed Signal
PFD	Phase Frequency Detector
PD	Phase Detector

فصل اول


مبانی ساختاری در PLL

مقدمه

مفهوم قفل فاز در دهه ۱۹۳۰ ابداع شد و بلا فاصله کاربرد گسترده‌ای در الکترونیک و مخابرات پیدا کرد. اگر چه حلقه‌ی قفل فاز اصلی به همان صورت باقی مانده است ولی پیاده سازی آن در فناوری‌های مختلف برای کاربرد‌های متفاوت هنوز جزو مشکلات طراحان است. یک PLL که برای تولید پالس ساعت در ریز پردازنده بکار می‌رود کاملاً شیوه به سنتز کننده‌ی فرکانسی است که در تلفن سلولی استفاده می‌گردد ولی مدارات واقعی آن‌ها بصورت کاملاً متفاوت از هم طراحی می‌شوند.


۱-۱ آشکار ساز فاز ساده:

PLL سیستم فیدبک داری است که فاز ورودی را با فاز خروجی مقایسه می‌کند. این مقایسه توسط یک آشکار ساز فاز PD انجام می‌شود. آشکار ساز فاز مداری است که ولتاژ متوسط خروجی آن، V_{out} بطور خطی با اختلاف فاز بین دو ورودی، $\Delta\Phi$ متناسب است. مطابق شکل ۱-۱ در حالت ایده‌آل رابطه‌ی بین Φ و V_{out} خطی است و مبدأ را در صفر قطع می‌کند. شبکه Kpd که بهره‌ی آشکار ساز فاز نامیده می‌شود بر حسب ولتاژ بر رادیان بیان می‌شود.



شکل ۱-۱: تعریف آشکار ساز فاز.

یک مثال خوب از آشکار ساز فاز در بیچه‌ی OR انحصاری (XOR) است که در شکل ۲-۱ به نمایش گذاشته شده است، وقتی اختلاف فاز بین دو ورودی تغییر می‌کند، پهنهای پالس‌های خروجی نیز تغییر می‌کند، بنابراین سطح DC ایجاد می‌شود که متناسب با $\Delta\Phi$ است. اگر چه XOR برای لبه‌های پائین رونده و بالا رونده، پالس خطا ایجاد می‌کند، ولی انواع دیگر آشکار ساز فقط به یک لبه حساس می‌باشند؛




شکل ۲-۱ : دریچه‌ی OR انحصاری بعنوان یک آشکار ساز.

عملکرد آشکار ساز های فاز شبیه به تقویت کننده های دیفرانسیلی است، هم از این لحاظ که تفاوت بین دو ورودی را می گیرد و هم از این لحاظ که خروجی متناسب با آن تولید می کند.

۲-۱ توبولوژی پایه‌ی PLL

برای رسیدن به مفهوم قفل فاز، ابتدا مسئله‌ی تطبیق فاز خروجی یک VCO با فاز یک پالس ساعت مرجع را در نظر گرفته می شود. مطابق شکل ۱-۳، لبه‌ی بالا رونده‌ی V2 به اندازه‌ی Δt ثانیه نسبت به V1 جایه جا شده است و هدف حذف این خطای خطا می باشد. با فرض وجود یک ورودی کنترل V_{out} ، برای تغییر فاز باید فرکانس را تغییر داد و بنابراین براساس معادله ۱-۱ مقدار این تغییرات مشخص می گردد؛ [1]

$$\Phi = \int (\omega + K_{VCO}) dt \quad (1-1)$$




شکل ۱-۳: نمایش مشخصه‌ی آشکارساز فاز و مشاهده‌ی خروجی آن بازای مقادیر مختلف اختلاف فاز.

حال با تغییر ولتاژ کنترل و فرکانس VCO برای مدت کوتاهی تطبیق فاز حاصل می شود. بطور کلی فاز خروجی با فاز مرجع تطبیق می یابد، اگر فرکانس VCO بطور موقت عوض شود و وسیله‌ای برای مقایسه‌ی

دو فاز موجود باشد تا تعیین کند چه موقع ورودی و خروجی بر هم منطبق شود. هدف این تطبیق را قفل فاز می‌گویند.

پس مطابق شکل ۴-۱ PLL به سادگی تشکیل شده از VCO، PD در حلقه‌ی فیدبک که PD فاز‌های V_{in} ، ϕ_{in} را مقایسه می‌کند و خطای ایجاد می‌کند که فرکانس VCO را تغییر می‌دهد تا هنگامی که حلقه قفل کند.



شکل ۱-۴ : حلقه‌ی فید بک برای مقایسه‌ی فاز‌های ورودی - خروجی و PLL ساده

در تکمیل حلقه برای اینکه خروجی PD، شامل مولفه‌ی DC مطلوب گردد و مولفه‌های فرکانس بالای نامطلوب حذف گردد و ولتاژ کنترل VCO در حالت قفل ثابت باشد، به یک فیلتر پائین گذر بین VCO، CP نیاز داریم. بررسی‌های بعدی نشان می‌دهد که افزایش بهره‌ی حلقه با ز منجر به کاهش خطای فاز در حالت پایدار می‌گردد و شرایط قفل فاز میسر می‌شود؛ حال در این جا شرط قفل را بررسی می‌کنیم

$$d\Phi_{out}/dt - d\Phi_{in}/dt = 0 ; \quad (2-1)$$

$$\omega_{out} = \omega_{in} ;$$

۲-۱-خروجی PLL در شرایط قفل :

برای آشنایی با رفتار PLL، مطابق شکل ۵-۱ از ساده‌ترین حالت شروع می‌کنیم که مدار قفل است و حال شکل موجه‌ای هر قسمت در حلقه را بررسی می‌کنیم. V_{in} ، V_{out} اختلاف فاز کوچکی دارد و فرکانس هایش برابر است. بنابراین PD پالس‌هایی به پهنه‌ای این اختلاف فاز ایجاد می‌کند و فیلتر پائین گذر مولفه‌ی DC، V_1 را خارج می‌کند و نتیجه به VCO اعمال می‌شود. فرض کنید بهره‌ی فیلتر برابر یک است. پالس‌های کوچک موجود در فیلتر را جهش^۷ می‌نامند.

⁷ Jumping