

بِسْمِ اللّٰهِ الرَّحْمٰنِ الرَّحِیْمِ



دانشگاه صنعتی اصفهان

دانشکده برق و کامپیوتر

طراحی یک فیلتر Gm_C با قابلیت انتخاب کانال تحت استانداردهای

GSM, W-CDMA, IEEE 802.11b/g, WiMAX

پایان نامه کارشناسی ارشد مهندسی برق-الکترونیک

پیمان محمودیان دهکردی

استاد راهنما

دکتر رسول دهقانی



دانشگاه صنعتی اصفهان

دانشکده برق و کامپیوتر

پایان‌نامه‌ی کارشناسی ارشد رشته‌ی مهندسی برق - الکترونیک آقای پیمان محمودیان

تحت عنوان

طراحی یک فیلتر G_m-C با قابلیت انتخاب کانال تحت استانداردهای GSM, W-CDMA, IEEE 802.11b/g و WiMAX

در تاریخ توسط ۱۳۹۳/۰۶/۲۶ کمیته‌ی تخصصی زیر مورد بررسی و تصویب نهایی قرار گرفت.

دکتر رسول دهقانی

۱- استاد راهنمای پایان‌نامه

دکتر سید مسعود سیدی

۲- استاد داور

دکتر سید محمد علی خسروی فرد

سرپرست تحصیلات تکمیلی دانشکده

تشکر و قدردانی

خداوند متعال را سپاسگزارم که به من توفیق گذراندن این دوره را داد. بی شک بدون حضور خانواده، اساتید، دوستان ارجمندم و سایر کسانی که به گردن اینجانب حق دارند، رسیدن به چنین مرحله ای امکان پذیر نبود، لذا از خداوند تبارک و تعالی خواستار موفقیت روزافزونشان در تمام مراحل زندگی هستم.

در اینجا لازم می دانم از زحمات بی دریغ پدر و مادرم که همواره یار و مشوق من بوده اند و راه را در این مسیر هموار نمودند، تشکر و قدردانی نمایم. همچنین از استاد ارجمند، آقای دکتر رسول دهقانی که در طی این مدت رهنمودهای گرانبهایشان همانند نعمتی برای رفع مشکلات موجود در سر راه بوده و سبب انجام این پایان نامه گردیدند کمال تشکر را دارم.

کلیه حقوق مادی مرتبط با نتایج مطالعات،

ابتکارات و نوآوریهای ناشی از تحقیق موضوع این

پایان نامه (رساله) متعلق به دانشگاه صنعتی اصفهان است.

تقدیم به

آنان که ناتوان شدند تا من به توانایی برسم، موهایشان سپید شد تا من در اجتماع رو سپید شوم و عاشقانه سوختند تا روشنگر
راهم باشند و گرمابخش وجودم. و همچنین تقدیم به.....

پدر و مادرم و.....

فهرست مطالب

عنوان	صفحه
فهرست مطالب	هشت
چکیده	۱۸
فصل اول : مقدمه	
۱-۱ - لزوم استفاده از فرستنده - گیرنده‌های با قابلیت انتخاب کانال	۱۹
۲-۱ - سیستم رادیویی تعریف شده بر مبنای نرم افزار	۱۹
فصل دوم : معرفی استانداردهای GSM-W_CDMA-WLANb/g-WiMAX و تعیین مشخصات فیلتر مورد نیاز هر استاندارد	
۱-۲ - معرفی استانداردها	۲۱
۱-۲-۱ - استاندارد GSM	۲۱
۲-۱-۲ - استاندارد W_CDMA	۲۲
۳-۱-۲ - استاندارد WLAN 802.11b/g	۲۲
۴-۱-۲ - استاندارد WiMAX	۲۲
۲-۲ - تعیین مرتبه‌ی فیلتر مورد نیاز	۲۳
۳-۲ - تقسیم بندی فیلترهای پیوسته با زمان از لحاظ پاسخ دامنه	۲۸
۱-۳-۲ - فیلتر باترورث	۲۸
۲-۳-۲ - فیلتر چپی شف	۲۸
۳-۳-۲ - فیلتر بیضوی	۲۹
فصل سوم : پیاده‌سازی فیلتر پیوسته با زمان با قابلیت انتخاب کانال	
۱-۳ - ساختارهای مختلف فیلترهای پیوسته با زمان	۳۰
۱-۱-۳ - فیلتر فعال RC	۳۰
۲-۱-۳ - فیلتر OTA_C	۳۱
۲-۳ - روشهای پیاده سازی فیلترهای پیوسته با زمان با مرتبه‌ی بالا	۳۲
۱-۲-۳ - روش اتصال متوالی	۳۲
۲-۲-۳ - روش فیدبک چند حلقه‌ای	۳۳
۳-۲-۳ - روش نردبانی LC	۳۴
۳-۳ - حساسیت	۳۴
۴-۳ - طراحی فیلتر پایین گذر مرتبه‌ی چهار	۳۵

فصل چهارم : طراحی مدار تقویت کننده‌ی هدایت انتقالی (OTA)

- ۴۰ ۱-۴- ملاحظات عمومی
- ۴۲ ۲-۴- بررسی ساختارها و روشهای بهبود مشخصه خطی OTA
- ۴۲ ۱-۲-۴- قرار دادن مقاومت در گره سورس مشترک زوج دیفرانسیل ورودی
- ۴۴ ۲-۲-۴- روش بایاس dc تطبیقی
- ۴۴ ۳-۲-۴- روش اتصال متقاطع زوجهای دیفرانسیل ورودی
- ۴۶ ۴-۲-۴- روش اعمال سیگنال ورودی به پایه بدنه ترانزیستورهای ورودی
- ۴۷ ۳-۴- مدار زوج شبه دیفرانسیل
- ۴۹ ۱-۳-۴- استفاده از زوج شبه دیفرانسیل به عنوان مدار OTA
- ۵۲ ۴-۴- انتخاب ساختار مناسب برای مدار OTA موردنظر
- ۵۳ ۵-۴- طراحی مدار OTA
- ۵۳ ۱-۵-۴- شرایط بایاس
- ۵۵ ۲-۵-۴- اصلاح مدار OTA
- ۵۹ ۳-۵-۴- پایدرای مدار OTA
- ۶۵ ۶-۴- طراحی فیلتر پایین گذر مرتبه چهار با استفاده از OTA طراحی شده
- ۶۶ ۱-۶-۴- پاسخ پله‌ی فیلتر طراحی شده
- ۶۷ ۲-۶-۴- پاسخ فرکانسی فیلتر طراحی شده
- ۶۸ ۳-۶-۴- بررسی رفتار خطی فیلتر
- ۷۲ ۴-۶-۴- بررسی پاسخ فرکانسی فیلتر در گوشه‌های پروسه

فصل پنجم : معرفی تکنیکهای موجود به منظور تنظیم و کنترل پارامترهای اساسی فیلتر

- ۷۳ ۱-۵- ضرورت تنظیم و کنترل پارامترهای اساسی فیلتر
- ۷۳ ۲-۵- چگونگی تنظیم ضریب کیفیت و فرکانس قطع فیلتر
- ۷۴ ۱-۲-۵- استفاده از حلقه‌ی قفل فاز به منظور کنترل فرکانس
- ۷۶ ۲-۲-۵- روشهای کنترل ضریب کیفیت
- ۷۶ ۲-۲-۵- الف- روش حلقه‌ی قفل دامنه
- ۷۷ ۲-۲-۵- ب- روش حداقل میانگین مربعات
- ۷۹ ۳-۵- طراحی مدار کنترل فرکانس
- ۷۹ ۱-۳-۵- حلقه قفل فاز ساده
- ۸۰ ۱-۳-۵- الف- بررسی رفتار دینامیکی PLL ساده

۸۲ PLL پمپ بار ۲-۳-۵
۸۴ CPPLL الف- بررسی رفتار دینامیکی ۲-۳-۵
۸۶ CPPLL پیاده‌سازی مداری ۴-۵
۸۶ PFD پیاده‌سازی مداری ۱-۴-۵
۸۸ طراحی مدار پمپ بار ۲-۴-۵
۹۴ نوسان ساز کنترل شده با ولتاژ ۳-۴-۵
۹۵ فیلتر حلقه ۴-۴-۵
۹۸ مبدل ولتاژ سینوسی به مربعی ۵-۴-۵
۹۹ DC انتقال دهنده‌ی سطح ۶-۴-۵
۱۰۰ مدار کنترل جریان حلقه ۷-۴-۵
۱۰۲ پاسخ گذرای حلقه‌ی قفل فاز طراحی شده ۵-۵
۱۰۶ پاسخ فرکانسی فیلتر طراحی شده در حضور حلقه‌ی قفل فاز ۶-۵
۱۱۰ بررسی اثر عدم تطبیق در فیلتر طراحی شده ۷-۵

فصل ششم : نتایج و پیشنهادات

۱۱۱ نتایج ۱-۶
۱۱۲ پیشنهادات ۲-۶
۱۱۳ مراجع

فهرست اشکال

- شکل ۱-۱ - دیاگرام بلوکی یک گیرنده‌ی SDR..... ۲۰
- شکل ۱-۲ - دیاگرام بلوکی گیرنده با ساختار تبدیل مستقیم..... ۲۳
- شکل ۲-۲ - تضعیف لازم برای کاهش اثر تداخل کانال مجاور در استاندارد GSM..... ۲۴
- شکل ۳-۲ - تضعیف لازم برای کاهش اثر تداخل کانال مجاور در استاندارد WCDMA..... ۲۴
- شکل ۴-۲ - تضعیف لازم برای کاهش اثر تداخل کانال مجاور در استاندارد WLANb..... ۲۵
- شکل ۵-۲ - تضعیف لازم برای کاهش اثر تداخل کانال مجاور در استاندارد WLANg..... ۲۵
- شکل ۶-۲ - تضعیف لازم برای کاهش اثر تداخل کانال مجاور در استاندارد WiMAX..... ۲۵
- شکل ۷-۲ - تابع انتقال GSM..... ۲۶
- شکل ۸-۲ - تابع انتقال WCDMA..... ۲۶
- شکل ۹-۲ - تابع انتقال WLANb..... ۲۷
- شکل ۱۰-۲ - تابع انتقال WLANg..... ۲۷
- شکل ۱۱-۲ - تابع انتقال WiMAX..... ۲۷
- شکل ۱۲-۲ - پاسخ دامنه‌ی فیلتر باترورث برای مرتبه‌های مختلف..... ۲۸
- شکل ۱۳-۲ - پاسخ دامنه‌ی فیلتر چپی شف برای مرتبه‌های مختلف..... ۲۸
- شکل ۱۴-۲ - مقایسه‌ی پاسخ دامنه‌ی فیلتر چپی شف و باترورث با مرتبه‌ی یکسان..... ۲۹
- شکل ۱۵-۲ - پاسخ دامنه‌ی فیلتر بیضوی..... ۲۹
- شکل ۱-۳ - فیلتر پایین گذر مرتبه اول با ساختار Active_RC..... ۳۰
- شکل ۲-۳ - پیاده‌سازی فیلتر پیوسته با زمان با استفاده از ساختار OTA_C..... ۳۱
- شکل ۳-۳ - روشهای مختلف تغییر فرکانس قطع فیلتر در ساختار Gm_C..... ۳۱
- شکل ۴-۳ - تغییر الف -خازن ب - توان مصرفی فیلتر شکل ۳-۳..... ۳۲
- شکل ۵-۳ - پیاده‌سازی فیلتر مرتبه بالا با روش اتصال متوالی..... ۳۲
- شکل ۶-۳ - پیاده‌سازی فیلتر با استفاده از روش فیدبک چند حلقه‌ای..... ۳۳
- شکل ۷-۳ - فیلتر مرتبه دوم با ساختار Gm_C..... ۳۶
- شکل ۸-۳ - فیلتر مرتبه دوم با ساختار اصلاح شده..... ۳۶
- شکل ۹-۳ - بلوک کلی فیلتر پایین گذر مرتبه چهار با ساختار Gm_C..... ۳۷
- شکل ۱۰-۳ - پاسخ فرکانسی فیلتر برای استاندارد GSM..... ۳۸
- شکل ۱۱-۳ - پاسخ فرکانسی فیلتر برای استاندارد WCDMA..... ۳۸
- شکل ۱۲-۳ - پاسخ فرکانسی فیلتر برای استاندارد WLANg..... ۳۸

۳۹	شکل ۳-۱۳- پاسخ فرکانسی فیلتر برای استاندارد WiMAX
۳۹	شکل ۳-۱۴- پاسخ فرکانسی فیلتر برای استاندارد WLANb
۴۰	شکل ۴-۱- گیرنده SDR با ساختار تبدیل مستقیم
۴۱	شکل ۴-۲- دیاگرام بلوکی OTA
۴۱	شکل ۴-۳- مدار OTA ساده
۴۱	شکل ۴-۴- استفاده از تکنیک Regulated gate cascode به منظور افزایش مقاومت خروجی
۴۲	شکل ۴-۵- زوج دیفرانسیل ساده
۴۳	شکل ۴-۶- زوج دیفرانسیل و استفاده از روش دژنراسیون سورس
۴۳	شکل ۴-۷- پیاده سازی مقاومت سورس با استفاده از ترانزیستورهای اثر میدان
۴۴	شکل ۴-۸- مدار OTA به همراه مدار بایاس تطبیقی
۴۵	شکل ۴-۹- مدار زوج دیفرانسیل با ساختار اتصال متقاطع
۴۵	شکل ۴-۱۰- مدار Flipped Voltage Follower
۴۶	شکل ۴-۱۱- محدوده‌ی مجاز تغییرات V_a و V_b در مدار FVF
۴۷	شکل ۴-۱۲- استفاده از تکنیک Bulk Driven
۴۸	شکل ۴-۱۳- زوج شبه دیفرانسیل
۴۸	شکل ۴-۱۴- عملکرد مدار CMFF و نحوه‌ی اتصال آن
۴۸	شکل ۴-۱۵- مدار شبه دیفرانسیل به همراه مدار CMFF
۴۹	شکل ۴-۱۶- ترانزیستورهای زوج شبه دیفرانسیل در ناحیه‌ی اهمی
۵۰	شکل ۴-۱۷- استفاده از تکنیک Regulated Gate Cascode در ساختار زوج شبه دیفرانسیل
۵۰	شکل ۴-۱۸- استفاده از مدار FVF برای پیاده‌سازی تقویت‌کننده‌ی عملیاتی
۵۱	شکل ۴-۱۹- مدار OTA به همراه مدار تقویت‌کننده‌ی عملیاتی
۵۲	شکل ۴-۲۰- اصلاح تقویت‌کننده عملیاتی
۵۳	شکل ۴-۲۱- نیم مدار ساختار OTA انتخاب شده
۵۵	شکل ۴-۲۲- دیاگرام بلوکی مدار OTA اصلاح شده
۵۵	شکل ۴-۲۳- نقطه کار ترانزیستور M_6 : بدون استفاده از مدار کنترل جریان - ● با استفاده از مدار کنترل جریان
۵۶	شکل ۴-۲۴- مدار OTA اصلاح شده
۵۷	شکل ۴-۲۵- الف: ولتاژ گیت ترانزیستور M_6 - ب: جریان ترانزیستور M_6
۵۸	شکل ۴-۲۶- منحنی G_m الف- برحسب ولتاژ کنترل ب- بر حسب ولتاژ دیفرانسل ورودی
۵۸	شکل ۴-۲۷- مدار CMFB

- شکل ۴-۲۸- مدار فیدبک به کار رفته در مدار OTA به همراه خازنهای پارازیتی ۵۹
- شکل ۴-۲۹- پاسخ فرکانسی حلقه باز فیدبک به کار رفته در مدار OTA برای ۶۰
- شکل ۴-۳۰- حلقه‌ی کنترل جریان جبران سازی شده ۶۰
- شکل ۴-۳۱- پاسخ فرکانسی حلقه باز مدار کنترل جریان الف) قبل از جبران سازی ب) بعد از جبران سازی ۶۱
- شکل ۴-۳۲- مدار CMFB جبران سازی شده ۶۱
- شکل ۴-۳۳- پاسخ فرکانسی حلقه باز CMFB الف- قبل از جبران سازی ب- بعد از جبران سازی ۶۲
- شکل ۴-۳۴- مدار کامل OTA ۶۲
- شکل ۴-۳۵- توان مصرفی مدار OTA برای مقادیر مختلف V_{cont} ۶۳
- شکل ۴-۳۶- پاسخ فرکانسی مدار OTA ۶۴
- شکل ۴-۳۷- پاسخ زمانی OTA به ورودی دیفرانسیل ۶۴
- شکل ۴-۳۸- فیلتر مرتبه‌ی چهار با ساختار Gm_C ۶۵
- شکل ۴-۳۹- تغییر پهنای باند فیلتر با ولتاژ کنترل ۶۵
- شکل ۴-۴۰- پاسخ فیلتر به ورودی پله ۶۶
- شکل ۴-۴۱- پاسخ فرکانسی فیلتر برای $f_c=200KHz$ ۶۷
- شکل ۴-۴۲- پاسخ فرکانسی فیلتر برای $f_c=2.5MHz$ ۶۷
- شکل ۴-۴۳- پاسخ فرکانسی فیلتر برای $f_c=10MHz$ ۶۷
- شکل ۴-۴۴- پاسخ فرکانسی فیلتر برای $f_c=12.5MHz$ ۶۷
- شکل ۴-۴۵- توان خروجی بر حسب توان ورودی ۶۸
- شکل ۴-۴۶- بررسی THD فیلتر طراحی شده ۶۹
- شکل ۴-۴۷- اندازه‌گیری IIP3 برای دو سیگنال ورودی در داخل ناحیه عبور فیلتر ۷۱
- شکل ۴-۴۸- IIP3 بر حسب فرکانس مرکزی بین دو سیگنال ورودی با $\Delta f=500KHz$ ۷۱
- شکل ۴-۴۹- اندازه‌گیری IIP3 برای دو سیگنال ورودی در خارج ناحیه عبور فیلتر ۷۲
- شکل ۴-۵۰- پهنای باند فیلتر در حالات SS، FF، TT ۷۲
- شکل ۵-۱- دیاگرام بلوکی روش Master-slave ۷۳
- شکل ۵-۲- دیاگرام بلوکی Master-Slave با استفاده از VCF ۷۴
- شکل ۵-۳- مدار تنظیم فرکانس با استفاده از STC ۷۵
- شکل ۵-۴- شکل موج نقاط مختلف مدار STC ۷۵
- شکل ۵-۵- دیاگرام بلوکی روش MLL ۷۶
- شکل ۵-۶- دیاگرام بلوکی روش LMS ۷۷

- شکل ۵-۷- شمای کلی یک فیلتر با مدارهای تنظیم آن ۷۸
- شکل ۵-۸- تغییر فرکانس قطع و ضریب کیفیت فیلتر با تغییر دما در گوشه‌های فرآیند ۷۸
- شکل ۵-۹- دیاگرام بلوکی حلقه قفل فاز ساده ۷۹
- شکل ۵-۱۰- الف- دیاگرام بلوکی آشکار ساز فاز ب - منحنی مشخصه‌ی آشکار ساز فاز ۷۹
- شکل ۵-۱۱- مدل خطی یک حلقه قفل فاز ساده ۸۰
- شکل ۵-۱۲- پاسخ فرکانسی حلقه باز PLL ساده ۸۱
- شکل ۵-۱۳- گستره‌ی گیر اندازی حلقه قفل فاز ۸۲
- شکل ۵-۱۴- آشکار ساز فرکانس برای افزایش گستره‌ی گیر اندازی ۸۳
- شکل ۵-۱۵- آشکار ساز فاز / فرکانس - الف) دارای فرکانس متفاوت $w_A > w_B$ ب) سیگنال B,A دارای فاز نابرابر ۸۳
- شکل ۵-۱۶- الف) فلیپ فلاپ D به صورت آشکار ساز فاز - فرکانس - ب) پاسخ فلیپ فلاپ به ورودیهایی با فاز نابرابر ج) مشخصه ورودی خروجی ۸۳
- شکل ۵-۱۷- PFD با پمپ بار ۸۴
- شکل ۵-۱۸- دیاگرام بلوکی مدل خطی از یک CPPLL ۸۵
- شکل ۵-۱۹- PLL پمپ بار اصلاح شده ۸۵
- شکل ۵-۲۰- دیاگرام بلوکی CppLL ۸۶
- شکل ۵-۲۱- ناحیه‌ی مرده در یک پمپ بار ۸۶
- شکل ۵-۲۲- پاسخ یک PD واقعی به اختلاف فاز کوچکی در ورودی ۸۷
- شکل ۵-۲۳- پیاده سازی مدار PFD ۸۷
- شکل ۵-۲۴- شکل موج خروجی مدار PFD ۸۸
- شکل ۵-۲۵- دیاگرام بلوکی مدار پمپ بار به همراه خازن حلقه ۸۹
- شکل ۵-۲۶- پیاده سازی مداری پمپ بار ۸۹
- شکل ۵-۲۷- اثر جابه جایی بین QA و QB ۹۰
- شکل ۵-۲۸- اثر ناهمسانی جریانهای UP و DOWN ۹۰
- شکل ۵-۲۹- اشتراک بار بین Cp و خازنهای گره A و B ۹۱
- شکل ۵-۳۰- مدار پمپ بار ۹۲
- شکل ۵-۳۱- جریان I_{DN} و I_{UP} ۹۲
- شکل ۵-۳۲- ولتاژ گره B در مدار پمپ بار اولیه ۹۲
- شکل ۵-۳۳- مدار پمپ بار اصلاح شده ۹۳
- شکل ۵-۳۴- جریان I_{DN} و I_{UP} بعد از اصلاح مدار پمپ بار ۹۳

- شکل ۳۵-۵- ولتاژ گره B بعد از استفاده از تقویت کننده عملیاتی ۹۴
- شکل ۳۶-۵- نوسان ساز کنترل شده با ولتاژ ۹۴
- شکل ۳۷-۵- منحنی تغییرات فرکانس نوسان VCO با ولتاژ کنترل ۹۵
- شکل ۳۸-۵- فیلتر حلقه ۹۶
- شکل ۳۹-۵- مدل خطی CPPLL ۹۶
- شکل ۴۰-۵- نمودار بود تابع تبدیل فیلتر حلقه ۹۶
- شکل ۴۱-۵- شمای کلی مدار کنترل فرکانس ۹۸
- شکل ۴۲-۵- مدار مبدل شکل موج سینوسی به مربعی ۹۸
- شکل ۴۳-۵- مدار انتقال دهنده ی سطح ۹۹
- شکل ۴۴-۵- شکل موج نقاط A,B,C و مدار انتقال دهنده ی سطح ۹۹
- شکل ۴۵-۵- مدار مقایسه گر به همراه مدار کنترل جریان ۱۰۰
- شکل ۴۶-۵- شکل موج نقاط A,B,C,D و جریان Charge Pump مدار کنترل جریان ۱۰۱
- شکل ۴۷-۵- پاسخ زمانی نقاط مختلف حلقه قفل فاز برای حالت TT در فرکانس 480kHz ۱۰۲
- شکل ۴۸-۵- پاسخ زمانی نقاط مختلف حلقه قفل فاز برای حالت SS در فرکانس 480kHz ۱۰۲
- شکل ۴۹-۵- پاسخ زمانی نقاط مختلف حلقه قفل فاز برای حالت FF در فرکانس 480kHz ۱۰۲
- شکل ۵۰-۵- پاسخ زمانی نقاط مختلف حلقه قفل فاز برای حالت TT در فرکانس 3.4MHz ۱۰۳
- شکل ۵۱-۵- پاسخ زمانی نقاط مختلف حلقه قفل فاز برای حالت SS در فرکانس 3.4MHz ۱۰۳
- شکل ۵۲-۵- پاسخ زمانی نقاط مختلف حلقه قفل فاز برای حالت FF در فرکانس 3.4MHz ۱۰۳
- شکل ۵۳-۵- پاسخ زمانی نقاط مختلف حلقه قفل فاز برای حالت TT در فرکانس 12MHz ۱۰۴
- شکل ۵۴-۵- پاسخ زمانی نقاط مختلف حلقه قفل فاز برای حالت SS در فرکانس 12MHz ۱۰۴
- شکل ۵۵-۵- پاسخ زمانی نقاط مختلف حلقه قفل فاز برای حالت FF در فرکانس 12MHz ۱۰۴
- شکل ۵۶-۵- پاسخ زمانی نقاط مختلف حلقه قفل فاز برای حالت TT در فرکانس 14.3MHz ۱۰۵
- شکل ۵۷-۵- پاسخ زمانی نقاط مختلف حلقه قفل فاز برای حالت SS در فرکانس 14.3MHz ۱۰۵
- شکل ۵۸-۵- پاسخ زمانی نقاط مختلف حلقه قفل فاز برای حالت FF در فرکانس 14.3MHz ۱۰۵
- شکل ۵۹-۵- پاسخ فرکانسی فیلتر GSM در گوشه های پروسه ۱۰۶
- شکل ۶۰-۵- پاسخ فرکانسی فیلتر WCDMA در گوشه های پروسه ۱۰۷
- شکل ۶۱-۵- پاسخ فرکانسی فیلتر WiMAX در گوشه های پروسه ۱۰۸
- شکل ۶۲-۵- پاسخ فرکانسی فیلتر WLAN b در گوشه های پروسه ۱۰۹
- شکل ۶۳-۵- اثر عدم تطبیق بر عملکرد فیلتر طراحی شده برای فرکانس 200kHz ۱۱۰

- شکل ۵-۶۴- عدم تطبیق بر عملکرد فیلتر طراحی شده برای فرکانس 2.5MHz ۱۱۰
- شکل ۵-۶۵- اثر عدم تطبیق بر عملکرد فیلتر طراحی شده برای فرکانس 10MHz ۱۱۰
- شکل ۵-۶۶- اثر عدم تطبیق بر عملکرد فیلتر طراحی شده برای فرکانس 12.5MHz ۱۱۰

فهرست جداول

- جدول ۱-۲ - ویژگی‌ها و مشخصات فنی مربوط به استانداردهای GSM-W_CDMA-802.11b/g-WiMAX..... ۲۳
- جدول ۲-۲ - CNR مورد نیاز برای استانداردهای مورد نظر ۲۶
- جدول ۱-۳ - مقادیر ضریب کیفیت و پهنای باند مورد نیاز هر طبقه‌ی فیلتر ۳۷
- جدول ۱-۴ - ابعاد ترانزیستورهای مدار OTA ۶۳
- جدول ۲-۴ - مقدار ولتاژ کنترل لازم برای پهنای باند مورد نیاز ۶۵
- جدول ۳-۴ - مقادیر ولتاژ و (W/L) لازم برای تنظیم ضریب کیفیت فیلتر ۶۶
- جدول ۱-۵ - ابعاد ترانزیستورهای مدار Flip Flop ۸۸
- جدول ۲-۵ - ابعاد ترانزیستورهای مدار پمپ بار ۹۳
- جدول ۳-۵ - فرکانس نوسان VCO انتخاب شده برای هر یک از پهنای باندهای مورد نظر ۹۵
- جدول ۴-۵ - مقادیر المانهای مربوط به فیلتر حلقه ۹۷
- جدول ۵-۵ - ابعاد ترانزیستور مدار انتقال دهنده سطح ۱۰۰
- جدول ۶-۵ - ابعاد ترانزیستورهای مدار کنترل جریان ۱۰۰
- جدول ۷-۵ - جدول درستی مدار کنترل جریان ۱۰۱
- جدول ۸-۵ - ولتاژ کنترل و زمان قفل بدست آمده حلقه‌ی قفل فاز در شبیه سازی حالت گذرا ۱۰۶
- جدول ۱-۶ - مشخصات فیلتر طراحی شده و مقایسه آن با کارهای مشابه ۱۱۲

چکیده

در این پایان نامه هدف، طراحی یک فیلتر پایین گذر پیوسته با زمان با ساختار Gm_C به منظور استفاده در استانداردهای IEEE802.11b/g, WiMAX, W-CDMA, GSM می‌باشد. با توجه به اینکه در فیلتر با چنین ساختاری مهمترین بخش آن، مدار هدایت انتقالی یا همان مدار Gm می‌باشد، در فیلتر طراحی شده از یک مدار هدایت انتقالی یا مبدل ولتاژ به جریان استفاده شده است که در آن دو ویژگی مهم، یکی استفاده از حلقه‌ی فیدبک منفی جهت قرار دادن ترانزیستورهای ورودی در ناحیه‌ی اهمی و افزایش امپدانس خروجی مدار و دیگری استفاده از مدار تطبیق dc به منظور کاهش توان مصرفی مدار مبدل ولتاژ به جریان وجود دارد. با قرار گرفتن ترانزیستورهای ورودی در ناحیه‌ی اهمی می‌توان با استفاده از تغییر ولتاژ درین ترانزیستورهای ورودی که نقش تبدیل ولتاژ به جریان را دارند به رنج وسیعی از تغییرات خطی هدایت انتقالی (Gm) برحسب ولتاژ درین دست یافت. نتایج شبیه سازی در تکنولوژی TSMC $0.18\mu m$ نشان می‌دهد که Gm مدار مبدل ولتاژ به جریان دارای تغییرات بین $340\mu S - 3.5\mu S$ می‌باشد. از آنجا که مهمترین ویژگی فیلتر با ساختار Gm_C تنظیم فرکانس قطع آن با تغییر مقدار Gm مدار مبدل ولتاژ به جریان می‌باشد، با توجه به رنج تغییرات هدایت انتقالی بدست آمده در مدار مبدل ولتاژ به جریان، فیلتر طراحی شده نیز قابلیت تنظیم فرکانس قطع بین $200\text{ KHz} - 12.5\text{ MHz}$ را داراست که پهنای باند مورد نیاز استانداردهای مورد نظر را برآورده می‌کند. نتایج شبیه‌سازی نشان می‌دهد که فیلتر به ازای بیشترین فرکانس قطع و ماکزیمم دامنه‌ی سیگنال ورودی 0.4 ولت دارای اعوجاج کلی زیر 1% می‌باشد. همچنین نتایج نشان می‌دهد که مقدار $IIP3$ برای دو پهنای باند نمونه‌ی 2.5 MHz و 10 MHz به ترتیب برابر با 27 dBm و 24.8 dBm می‌باشد. به منظور کاهش تغییرات پهنای باند فیلتر به دلیل تغییرات پروسه و دما از یک حلقه‌ی قفل فاز استفاده شده است که با استفاده از این مدار کنترل فرکانس، تغییرات فرکانس قطع فیلتر به کمتر از 10% رسیده است.

کلمات کلیدی: هدایت انتقالی - مدار مبدل ولتاژ به جریان - اعوجاج - حلقه‌ی قفل فاز.

فصل اول

مقدمه


۱-۱ - لزوم استفاده از فرستنده - گیرنده‌های با قابلیت انتخاب کانال

امروزه امکان برقراری ارتباط بین اشخاص صرفنظر از موقعیت مکانی آنها از طریق تلفن همراه وجود دارد که این ارتباط بوسیله‌ی دستگاه‌های گوناگون که هر یک تحت یک پروتکل خاص پیاده‌سازی شده‌اند برقرار می‌شود. حال اگر در یک کشور چندین استاندارد مختلف برای ایجاد ارتباطات تلفن همراه وجود داشته باشد مردم آن کشور باید همواره چندین دستگاه ارتباطی به همراه داشته باشند تا بتوانند از مزایای هر یک از این استانداردها استفاده کنند. علاوه بر این زمانی که مشترکین تلفن همراه بخواهند ارائه دهنده‌ی سرویس مخابراتی خود را تغییر دهند اگر این ارائه‌دهندگان از پروتکل‌های گوناگون استفاده کنند، مشترکین تلفن همراه نیز مجبور خواهند بود که دستگاه تلفن همراه خود را تعویض کنند. علّت بوجود آمدن چنین مشکلاتی این است که دستگاه‌های ارتباطی نظیر تلفن همراه معمولاً به صورت سخت‌افزاری پیاده‌سازی می‌شوند که قابلیت پیکربندی مجدد و انعطاف‌پذیری را ندارند چرا که باید، برای هر استاندارد یک سخت‌افزار را در نظر بگیریم که از نظر فضای اشغال شده بر روی سطح مدار مجتمع و همچنین از نظر هزینه مقرون به صرفه نیست. به دلیل مشکلات ذکر شده، محققین و طراحان طرح جایگزینی مبتنی بر نرم افزار تحت عنوان سیستم رادیویی تعریف شده بر مبنای نرم افزار^۱ را در نظر گرفته‌اند.

۱-۲ - سیستم رادیویی تعریف شده بر مبنای نرم افزار

SDR در حقیقت مفهومی در جهت حرکت به سمت تحقق دستگاه‌های ارتباطی است که قابلیت کار در چندین استاندارد مختلف را داشته باشند. در واقع می‌توان گفت که SDR یک سیستم ارتباط رادیویی است که با استفاده از سخت‌افزار قابل برنامه‌ریزی قابلیت تنظیم بر روی باندهای فرکانسی مورد نظر در یک طیف فرکانسی وسیع را دارا می‌باشد. این قابلیت برنامه‌ریزی، SDR را قادر می‌سازد که در پهنای باندهای مختلف و مدهای کاری گوناگون کارایی داشته باشد. دیاگرام بلوکی یک گیرنده‌ی SDR در شکل (۱-۱) نشان داده شده است.

¹ - Software Defined Radio (SDR)



شکل ۱-۱ - دیاگرام بلوکی یک گیرنده SDR [۱]

همانطور که در شکل (۱-۱) دیده می‌شود بلوک‌های استفاده شده در یک گیرنده SDR را می‌توان به دو قسمت آنالوگ و دیجیتال تبدیل کرد. بلوک‌های آنالوگ به کار رفته در گیرنده SDR عبارتند از آنتن، تقویت کننده با نویز کم^۱ و فیلتر که نقش مهمی را در عملکرد سیستم ایفا می‌کنند. بلوک دیگری که در ساختار SDR استفاده می‌شود و وظیفه‌ی تطبیق گیرنده با پروتکل‌ها و استانداردهای گوناگون را دارد واحد پردازش سیگنال دیجیتال^۲ می‌باشد. در بین قسمت آنالوگ و بخش DSP گیرنده، از یک مبدل آنالوگ به دیجیتال نیز استفاده می‌شود. بنابراین هدف مادر این پایان‌نامه طراحی یک فیلتر پایین گذر پیوسته با زمان به منظور پوشش استانداردهای WiMAX -80211b/g -WCDMA-GSM در ساختار گیرنده SDR می‌باشد [۱].

با توجه به مطالب گفته شده ابتدا در فصل دوم استانداردهای مورد نظر و مشخصات فیلتر مورد نیاز برای هر کدام از آن‌ها به طور اجمالی معرفی می‌شوند. در فصل سوم ابتدا روشهای مختلف پیاده‌سازی فیلتر پیوسته با زمان معرفی شده و در ادامه از بین آنها ساختار مناسب برای فیلتر مورد نظر انتخاب می‌شود. در فصل چهارم به طراحی فیلتر پیوسته با زمان با ساختار Gm_C پرداخته می‌شود. به منظور کنترل فرکانس قطع فیلتر و کاهش تغییرات آن با دما و پروسه، در فصل پنجم طراحی مدار کنترل فرکانس مورد بحث قرار می‌گیرد. در نهایت نتایج و پیشنهادات در فصل ششم بیان می‌شود.

^۱ -Low Noise Amplifier (LNA)

^۲ - Digital Signal Processing (DSP)