



دانشگاه تبریز  
دانشکده مهندسی برق و کامپیوتر  
گروه الکترونیک

پایان نامه

برای دریافت درجه کارشناسی ارشد در رشته مهندسی برق - الکترونیک

عنوان

طراحی پردازنده اصلاح خطا برای مبدل آنالوگ به دیجیتال خط لوله‌ای جهت دریافت  
سیگنال‌های عصبی

اساتید راهنما

دکتر جواد فرون‌چی

دکتر قادر کریمیان

پژوهشگر

محمد فرداد

تیر ۱۳۸۹

بِسْمِ خدَا



اگر شایسته تقدیم باشد

تقدیم به همه آنانی که برای اعتلای این مرز و بوم کوشیده اند و می کوشند

## تقدیر و تشکر

سپاس و ستایش خداوند را که هر چه هست همه از مهر او است.

از خانواده‌ی عزیزم که با حمایت‌های همیشگی خود زمینه موفقیت را برایم فراهم ساختند تشکر و قدردانی می‌نمایم.

از کمک‌های علمی و فکری اساتید راهنمای ارجمندم دکتر فزون‌چی و دکتر کریمیان که در طول این دوره با صبر و حوصله مرا راهنمایی نموده و همواره پشتیبان من بوده‌اند کمال تشکر را دارم.

همچنین بر خود لازم می‌دانم، از زحمات اساتیدی که در تمامی دوران تحصیل در کسب علم و دانش یاری‌گرم بودند خصوصاً اساتید محترم گروه الکترونیک دانشکده مهندسی برق و کامپیوتر دانشگاه تبریز تشکر و سپاسگزاری می‌نمایم.

در آخر جا دارد به کلیه دوستانی که مراد انجام این پروژه یاری داده‌اند، نهایت سپاس و امتنان را ابراز دارم.

نام خانوادگی دانشجو: فرداد	نام: محمد
عنوان پایان نامه: طراحی پردازنده اصلاح خطا برای مبدل آنالوگ به دیجیتال خط لوله‌ای جهت دریافت سیگنال‌های عصبی	
اساتید راهنما: دکتر جواد فرون‌چی، دکتر قادر کریمیان	
مقطع تحصیلی: کارشناسی ارشد رشته: مهندسی برق گروه: الکترونیک دانشگاه: تبریز دانشکده: مهندسی برق و کامپیوتر تاریخ فارغ التحصیلی: ۸۹/۴/۳۰ تعداد صفحه: ۱۱۱	
کلید واژه‌ها: مبدل آنالوگ به دیجیتال خط لوله‌ای، پردازنده‌ی دیجیتال اصلاح خطا، تقریب تابع	
<p><b>چکیده :</b></p> <p>مبدل‌های آنالوگ به دیجیتال بخش ضروری سیستم‌هایی است که در آن‌ها پردازش سیگنال انجام می‌گیرد. در کاربردهایی همچون مخابرات بی‌سیم، بازشناسی تصویر و تجهیزات پزشکی نیاز به مبدل‌هایی است که علاوه بر دارا بودن تعداد بیت خروجی بالا بتوانند با سرعت مناسبی از سیگنال ورودی نمونه‌برداری کنند. برای پیاده‌سازی چنین مبدل‌هایی اغلب از ساختار خط لوله‌ای استفاده می‌گردد. مبدل‌های آنالوگ به دیجیتال خط لوله‌ای علاوه بر داشتن سرعت و دقت بالا دارای توان مصرفی مناسبی هستند. در فناوری‌های جدید که در آن با کاهش اندازه مشخصه، ترانزیستورهایی با طول کانال کوتاه برای دسترسی به سرعت‌های بالا مورد استفاده قرار می‌گیرند، طراحی مدارات آنالوگ با دقت مطلوب مشکل است. با توجه به این مسأله برای رفع یا بهبود عملکرد مبدل از مدارها و سیستم‌های جبران‌ساز بهره گرفته می‌شود. اغلب روش‌های پیشنهادی تنها تعدادی از خطاهای مبدل را اصلاح می‌کنند و نیاز به سیستمی که بتواند تمام خطاها را جبران نماید همچنان باقی است. در این پایان‌نامه یک روش جدید دیجیتال بر مبنای پردازش بیت‌های خروجی مبدل ارائه شده است. ایده‌ی اصلی پیدا کردن تابعی است که خروجی مبدل را به عنوان ورودی دریافت کرده و مقدار اصلاح شده‌ی آن را تحویل دهد. در واقع این تابع، تقریبی از مدل معکوس خطاهای مبدل است و با اعمال آن بر روی داده‌های خروجی تأثیر خطاها تا حد قابل قبولی جبران می‌شود. برای یافتن تابع مناسب مجموعه‌ای از ورودی‌های از پیش مشخص به مبدل اعمال می‌شوند و خروجی متناظر با هر ورودی به دست می‌آید. سپس این مجموعه‌ی ورودی-خروجی برای تقریب تابع مورد استفاده قرار می‌گیرد. از آنجایی که نمونه‌های ورودی را می‌توان با فواصل زمانی به مبدل اعمال نمود، نیازی به متوقف کردن کار عادی مبدل نیست و عملیات تقریب تابع توسط پردازنده طراحی شده در پس‌زمینه انجام می‌پذیرد. مدل تقریب زده شده به طور مداوم به‌روزرسانی می‌شود تا تغییرات خطاهای مبدل قابل ردگیری باشد. برای بررسی عملکرد ساختار پیشنهادی ابتدا یک مبدل ۱۲ بیت با <math>1/5</math> بیت در هر طبقه و فرکانس نمونه‌برداری <math>100\text{MS/s}</math> در SIMULINK پیاده‌سازی گردید. سپس خطاهایی به میزان ۱ تا ۵ درصد برای بخش‌های مختلف هر طبقه در نظر گرفته شد. پس از این مرحله چند الگوریتم مختلف تقریب تابع بر روی خروجی مبدل اعمال شدند و بهترین الگوریتم از لحاظ عملکرد و حجم محاسبات برای پیاده‌سازی انتخاب گردید. سپس ساختار پیشنهادی با استفاده از الگوریتم انتخابی بر روی تراشه Xilinx virtex-4 LX25 FPGA پیاده‌سازی شده است. نتایج شبیه‌سازی نشان می‌دهد که برای فرکانس ورودی <math>5/34\text{ MHz}</math> مقدار پارامتر SNDR از <math>45\text{dB}</math> به <math>69\text{dB}</math> بهبود می‌یابد. همچنین مقدار پارامتر SFDR از <math>45/5\text{dB}</math> به <math>90\text{dB}</math> افزایش می‌یابد. روش پیشنهادی دارای مزایای زیر است: زمان لازم برای جبران‌سازی مبدل کوتاه است. کل خطاهای مبدل همزمان جبران می‌شود و فرآیند جبران‌سازی مستقل از نوع خطاها است. برای انجام جبران‌سازی نیاز به دستکاری ساختار متداول مبدل نیست و اصلاح خطا با پردازش بیت‌های خروجی مبدل بدون اختلال در کار آن انجام می‌پذیرد.</p>	

صفحه	فهرست مطالب
VII	فهرست جدول‌ها
VIII	فهرست شکل‌ها
XI	فهرست اختصارات
۱	مقدمه

### فصل اول : بررسی منابع و پیشینه تحقیق

۴	۱-۱ ساختار مبدل آنالوگ به دیجیتال خط‌لوله‌ای
۷	۲-۱ منابع خطا در مبدل آنالوگ به دیجیتال خط‌لوله‌ای
۱۱	۳-۱ خصوصیات استاتیکی و دینامیکی مبدل
۱۴	۴-۱ جبران‌سازی خطاها در مبدل آنالوگ به دیجیتال خط‌لوله‌ای
۱۸	۵-۱ بررسی جزئیات بعضی از روش‌های جبران‌سازی خطا در مبدل خط‌لوله‌ای
۱۸	۱-۵-۱ یک روش پیش‌زمینه و تعمیم آن برای حالت پس‌زمینه
۲۳	۲-۵-۱ روش‌های جبران‌سازی مبتنی بر همبستگی
۳۵	۳-۵-۱ روش‌های جبران‌سازی مبتنی بر برابرسازی
۴۰	۴-۵-۱ روش‌های جبران‌سازی مبتنی بر شیوه‌های آماری
۴۲	۵-۵-۱ روش‌های جبران‌سازی مبتنی بر استفاده از دو مبدل
۴۳	۶-۵-۱ روش‌های جبران‌سازی مبتنی بر محاسبه‌ی اندازه‌ی شکاف ناشی از خطا
۴۷	۶-۱ خلاصه‌ی بررسی منابع

### فصل دوم: مواد و روش‌ها

۴۹	۱-۲ ساختار کلی روش پیشنهادی
۵۱	۲-۲ جزئیات بخش تقریب تابع
۵۱	۱-۲-۲ تقریب تابع با استفاده از شبکه عصبی
۵۹	۲-۲-۲ بهبود سرعت همگرایی شبکه عصبی برای جبران‌سازی مبدل
۶۱	۳-۲-۲ مشکلات استفاده از شبکه عصبی در جبران‌سازی مبدل خط‌لوله‌ای
۶۲	۴-۲-۲ تقریب تابع با استفاده از درونیایی

۶۷	..... ۳-۲ تعداد و نحوه‌ی توزیع مجموعه ورودی‌های معلوم
۶۹	..... ۴-۲ پیاده‌سازی سخت‌افزاری
۶۹	..... ۱-۴-۲ ساختار کلی سخت‌افزار طراحی شده
۷۱	..... ۲-۴-۲ جزئیات واحد محاسبه‌ی ضرایب
۷۴	..... ۳-۴-۲ جزئیات واحد جستجو و واحد درونیابی
۷۵	..... ۴-۴-۲ مقدار سخت‌افزار مصرفی برای طراحی پردازنده

### فصل سوم : بررسی نتایج و پیشنهادها

۷۸	..... ۱-۳ شبیه‌سازی مبدل آنالوگ به دیجیتال خطلوله‌ای و نمودارهای آن
۷۹	..... ۲-۳ اعمال خطا به مبدل و نمودارهای آن
۸۳	..... ۳-۳ نتایج شبیه‌سازی الگوریتم‌های مختلف
۸۶	..... ۴-۳ نتایج پیاده‌سازی بر روی FPGA
۸۸	..... ۵-۳ نتیجه‌گیری
۹۰	..... ۶-۳ پیشنهادها

## فهرست جدول‌ها

### فصل اول

جدول (۱-۱): نویز با دامنه‌های مختلف با توجه به اندازه‌ی سیگنال ورودی ..... ۳۵

### فصل دوم

جدول (۱-۲): نحوه‌ی زمان‌بندی سیگنال‌های کنترلی واحد محاسبه‌ی ضرایب ..... ۷۳

جدول (۲-۲): مقدار سخت‌افزار مورد استفاده برای پیاده‌سازی پردازنده ..... ۷۵

### فصل سوم

جدول (۱-۳): مشخصات دینامیکی مبدل شبیه‌سازی شده در حالت بدون خطا ..... ۷۹

جدول (۲-۳): مشخصات دینامیکی مبدل شبیه‌سازی شده در حالت وجود خطا ..... ۸۲

جدول (۳-۳): نتایج جبران‌سازی با استفاده از روش‌های مختلف تقریب تابع ..... ۸۴

جدول (۴-۳): نتایج جبران‌سازی با استفاده از توزیع یکنواخت و غیر یکنواخت ..... ۸۴

جدول (۵-۳): نتایج حاصل از نرم‌افزار و سیستم پیاده‌سازی شده با ۲/۵ درصد ورودی‌ها ..... ۸۶

جدول (۶-۳): نتایج حاصل از نرم‌افزار و سیستم پیاده‌سازی شده با ۵ درصد ورودی‌ها ..... ۸۶

جدول (۷-۳): مقایسه‌ی نتایج روش پیشنهادی با نتایج چند روش ارائه شده در مقالات اخیر ..... ۸۷



## فهرست شکل‌ها

### فصل اول

- شکل (۱-۱): ساختار کلی مبدل آنالوگ به دیجیتال خطلوله‌ای ..... ۴
- شکل (۲-۱): ساختار داخلی هر طبقه مبدل آنالوگ به دیجیتال خطلوله‌ای ..... ۴
- شکل (۳-۱): ساختار مدار تاخیر زمانی ..... ۶
- شکل (۴-۱): نحوه عملکرد بخش اصلاح دیجیتال ..... ۶
- شکل (۵-۱): ساختار جزئی تر مدار داخلی هر طبقه از مبدل خطلوله‌ای ..... ۷
- شکل (۶-۱): ساختار مدار MDAC ..... ۸
- شکل (۷-۱): حالت‌های مختلف مدار MDAC (a) حالت نمونه برداری (b) حالت تقویت سیگنال ..... ۹
- شکل (۸-۱): تأثیر حالت‌های مختلف خطای بهره در منحنی ولتاژ باقیمانده- ولتاژ ورودی ..... ۱۰
- شکل (۹-۱): خروجی مبدل با خطای DNL برای ورودی شیب ..... ۱۲
- شکل (۱۰-۱): خروجی مبدل با خطای INL برای ورودی شیب ..... ۱۲
- شکل (۱۱-۱): نحوه‌ی محاسبه‌ی SFDR ..... ۱۴
- شکل (۱۲-۱): مدار مورد استفاده برای استخراج مدل ریاضی یک طبقه ..... ۱۸
- شکل (۱۳-۱): مبدلی دارای L طبقه ..... ۱۹
- شکل (۱۴-۱): مدار دیجیتال پیشنهاد شده برای هر طبقه ..... ۲۰
- شکل (۱۵-۱): مدار کلی پیشنهاد شده برای یکنواختی ساختار دیجیتال ..... ۲۰
- شکل (۱۶-۱): مدار داخلی هر طبقه برای پیاده‌سازی الگوریتم Accuracy Bootstarping ..... ۲۱
- شکل (۱۷-۱): ساختار کلی پیشنهاد شده برای اجرای الگوریتم Accuracy Bootstarping ... ۲۲
- شکل (۱۸-۱): مدار اجرا کننده الگوریتم Accuracy Bootstarping به صورت پس‌زمینه ..... ۲۲
- شکل (۱۹-۱): ساختار مورد نیاز برای اعمال ورودی به طبقات مختلف ..... ۲۳
- شکل (۲۰-۱): اعمال رشته اعداد شبه تصادفی به یک طبقه از مبدل ..... ۲۴
- شکل (۲۱-۱): مدل خطاهای مؤثر در بهره به صورت یک پارامتر ..... ۲۶
- شکل (۲۲-۱): انتقال خطای بهره به قبل از تفریق‌گر در مدل خطاهای مؤثر ..... ۲۶
- شکل (۲۳-۱): ساختار جبران‌ساز خطای بهره با اعمال نویز شبه تصادفی به مبدل خطلوله‌ای ..... ۲۷
- شکل (۲۴-۱): ساختار جبران‌ساز کل مبدل با استفاده از نویز شبه تصادفی ..... ۲۹

- شکل (۱-۲۵): مدل ارائه شده برای خطاهای هر طبقه از مبدل خط لوله‌ای ..... ۳۰
- شکل (۱-۲۶): مدل اصلاح شده برای خطاهای هر طبقه از مبدل خط لوله‌ای ..... ۳۰
- شکل (۱-۲۷): سیستم جبران‌ساز اصلاح خطا با استفاده از محاسبه‌ی مبنا ..... ۳۱
- شکل (۱-۲۸): سیستم دو کاناله برای کاهش خطای ناشی از ورودی ..... ۳۳
- شکل (۱-۲۹): ساختار کلی سیستم جبران‌سازی دو کاناله برای افزایش دقت و سرعت ..... ۳۳
- شکل (۱-۳۰): اعمال نویز با دامنه‌های کوچک و بزرگ ..... ۳۴
- شکل (۱-۳۱): اعمال نویز با دامنه‌های مختلف با توجه به اندازه‌ی سیگنال ورودی ..... ۳۵
- شکل (۱-۳۲): ساختار کلی مورد استفاده در الگوریتم حداقل میانگین ..... ۳۶
- شکل (۱-۳۳): جبران‌سازی با استفاده از الگوریتم LMS برای مبدل با یک بیت در هر طبقه ..... ۳۷
- شکل (۱-۳۴): جبران‌سازی با استفاده از الگوریتم LMS برای مبدل با چند بیت در هر طبقه ..... ۳۸
- شکل (۱-۳۵): سیستم جبران‌سازی تودرتو با استفاده از الگوریتم LMS ..... ۴۰
- شکل (۱-۳۶): سیستم جبران‌سازی تودرتو با گام به‌روزرسانی متغیر ..... ۴۰
- شکل (۱-۳۷): سیستم جبران‌سازی پیشنهاد شده با استفاده از روش آماری ..... ۴۱
- شکل (۱-۳۸): محاسبه‌ی اختلاف بین دو منحنی باقیمانده ..... ۴۱
- شکل (۱-۳۹): سیستم جبران‌سازی با استفاده از دو مبدل ..... ۴۲
- شکل (۱-۴۰): ساختار مورد استفاده برای کاهش خطا با استفاده از حلقه‌ی LMS ..... ۴۳
- شکل (۱-۴۱): تأثیر خطای بهره‌ی طبقه اول بر منحنی تغییرات خروجی-تغییرات ورودی ..... ۴۴
- شکل (۱-۴۲): تأثیر خطای بهره‌ی ۲ طبقه اول بر منحنی تغییرات خروجی-تغییرات ورودی ..... ۴۴
- شکل (۱-۴۳): سیستم جبران‌سازی با استفاده از محاسبه‌ی شکاف ناشی از خطا ..... ۴۵
- شکل (۱-۴۴): منحنی هیستوگرام خروجی برای مبدل با یک بیت در هر طبقه با وجود خطا ..... ۴۶

## فصل دوم

- شکل (۲-۱): سیستم جبران‌سازی پیشنهادی به همراه مبدل ..... ۴۹
- شکل (۲-۲): ساختار یک شبکه عصبی پیش‌خور ..... ۵۲
- شکل (۲-۳): ساختار یک نرون لایه‌ی میانی در شبکه‌ی پیش‌خور ..... ۵۲
- شکل (۲-۴): ساختار یک نرون لایه خروجی در شبکه‌ی پیش‌خور ..... ۵۳
- شکل (۲-۵): فلوچارت الگوریتم محاسبه‌ی ضرایب ..... ۶۶
- شکل (۲-۶): نمودار تغییرات خطا بر حسب کد ورودی ..... ۶۸

- شکل (۷-۲): توزیع غیر یکنواخت ورودی‌های از پیش مشخص ..... ۶۸
- شکل (۸-۲): ساختار پردازنده‌ی دیجیتال پیشنهادی ..... ۶۹
- شکل (۹-۲): جزئیات بخش تقریب تابع ..... ۷۰
- شکل (۱۰-۲): جزئیات بخش محاسبه‌ی ضرایب ..... ۷۱
- شکل (۱۱-۲): جزئیات بخش جستجو و بخش درونیابی ..... ۷۵

### فصل سوم

- شکل (۱-۳): تغییرات ولتاژ باقیمانده-تغییرات ولتاژ ورودی در یک طبقه ۱/۵ بیت بدون خطا ..... ۷۸
- شکل (۲-۳): نمودار FFT خروجی مبدل در حالت بدون خطا ..... ۷۹
- شکل (۳-۳): مدل استفاده شده برای اعمال خطا در شبیه‌سازی ..... ۸۰
- شکل (۴-۳): تغییرات  $V_{res}$  - تغییرات  $V_{in}$  در یک طبقه ۱/۵ بیت با خطای بهره داخلی ..... ۸۰
- شکل (۵-۳): تغییرات  $V_{res}$  - تغییرات  $V_{in}$  یک طبقه ۱/۵ بیت با خطای عدم تطبیق خازن‌ها ..... ۸۱
- شکل (۶-۳): تغییرات  $V_{res}$  بر حسب تغییرات  $V_{in}$  در یک طبقه ۱/۵ بیت با خطای آفست ..... ۸۱
- شکل (۷-۳): تغییرات  $V_{res}$  بر حسب تغییرات  $V_{in}$  در یک طبقه ۱/۵ بیت با خطای غیر خطی ..... ۸۱
- شکل (۸-۳): نمودار FFT خروجی مبدل در حالت بدون خطا ..... ۸۲
- شکل (۹-۳): نمودار DNL در حالت وجود خطا ..... ۸۳
- شکل (۱۰-۳): نمودار INL در حالت وجود خطا ..... ۸۳
- شکل (۱۱-۳): نمودار DNL بعد از جبران‌سازی ..... ۸۵
- شکل (۱۲-۳): نمودار INL بعد از جبران‌سازی ..... ۸۵

## فهرست اختصارات

عنوان اختصار	عبارت کامل
ADC	مبدل آنالوگ به دیجیتال
DAC	مبدل دیجیتال به آنالوگ
RSD	بیت علامت اضافی
MDAC	مبدل آنالوگ به دیجیتال ضرب کننده
INL	غیر خطی بودن انتگرالی
DNL	غیر خطی بود تفاضلی
SNR	نسبت سیگنال به نویز
SNDR	نسبت سیگنال به نویز و اعوجاج
SFDR	محدوده‌ی دینامیکی فاقد عوامل مزاحم
ENOB	تعداد بیت مؤثر
RNG	تولید کنند نویز تصادفی
LMS	کمترین میانگین مربعات

مبدل‌های آنالوگ به دیجیتال<sup>۱</sup> بخش اساسی سیستم‌هایی هستند که در آن‌ها پردازش سیگنال<sup>۲</sup> روی داده‌های دیجیتال انجام می‌گیرد [۲،۱]. تعداد بیت‌های خروجی<sup>۳</sup>، سرعت تبدیل سیگنال آنالوگ به مقادیر دیجیتال<sup>۴</sup> و خطی بودن از جمله مشخصه‌های کلیدی این مبدل‌ها به شمار می‌روند [۳]. اینگونه مبدل‌ها انواع گوناگونی دارند که از جمله مهم‌ترین آن‌ها می‌توان به مبدل‌های سیگما-دلته<sup>۵</sup>، مبدل‌های تقریب متوالی<sup>۶</sup>، مبدل‌های خطلوله‌ای<sup>۷</sup> و مبدل‌های فلش<sup>۸</sup> اشاره نمود. هر یک از انواع مبدل‌ها دارای محدودیت تعداد بیت‌های خروجی و محدوده‌ی نرخ نمونه‌برداری<sup>۹</sup> منحصر به خود است. به عنوان مثال مبدل فلش سریع‌ترین نرخ نمونه‌برداری را دارد اما اغلب دارای تعداد بیت‌های خروجی کمی است و در نقطه مقابل آن مبدل سیگما-دلته دارای تعداد بیت خروجی بالا است در حالی که سرعت تبدیل در آن نسبتاً پایین است [۴].

در کاربردهایی همچون مخابرات بی‌سیم، بازشناسی تصویر، سیستم‌های ویدیویی با کیفیت بالا و تجهیزات پزشکی نیاز به مبدل‌هایی است که علاوه بر دارا بودن تعداد بیت خروجی بالا بتوانند با سرعت مناسبی از سیگنال ورودی نمونه‌برداری کنند. برای پیاده‌سازی چنین مبدل‌هایی اغلب از ساختار خطلوله‌ای استفاده می‌گردد. مبدل‌های آنالوگ به دیجیتال خطلوله‌ای علاوه بر داشتن سرعت و دقت بالا دارای توان مصرفی پایینی هستند [۵،۲]. مجموعه‌ی این خصوصیات موجب شده است این مبدل‌ها در کاربردهای گسترده‌ای مورد استفاده قرار گیرند. برای دستیابی به تعداد بیت خروجی مناسب، در طراحی ساختار مبدل خطلوله‌ای باید از تقویت‌کننده‌های عملیاتی<sup>۱۰</sup> با بهره‌ی بالا و همچنین تطابق خازنی<sup>۱۱</sup> بسیار خوب استفاده نمود. ساخت تقویت‌کننده با بهره‌ی بالا و همچنین تطابق خوب بین قطعات آنالوگ تشکیل دهنده‌ی مبدل، مخصوصاً در فناوری‌های جدید که در آن با کاهش اندازه مشخصه<sup>۱۲</sup>، ترانزیستورهایی با طول کانال کوتاه برای دسترسی به سرعت‌های بالا مورد استفاده قرار می‌گیرند، بسیار مشکل بوده و مدارات آنالوگ طراحی شده فاقد دقت لازم هستند. عدم دقیق بودن اجزای سازنده‌ی مبدل خطلوله‌ای سبب کاهش تعداد مؤثر بیت‌های خروجی آن می‌گردد [۶-۸].

<sup>1</sup> Analog to Digital Converters (ADCs)

<sup>2</sup> Signal Processing

<sup>3</sup> Resolution

<sup>4</sup> Conversion Speed

<sup>5</sup> Sigma-Delta Converters

<sup>6</sup> Successive Approximation Converters

<sup>7</sup> Pipeline Converters

<sup>8</sup> Flash Converters

<sup>9</sup> Sampling Rate

<sup>10</sup> Operational Amplifier (Op-Amp)

<sup>11</sup> Capacitor Matching

<sup>12</sup> Feature Size

برای رفع این مشکل می‌توان از تکنیک‌های مداری استفاده نمود. به عنوان مثال برای رفع مشکل عدم تطبیق بین خازن‌ها می‌توان مقدار خازن‌ها را بزرگ انتخاب کرد. زیرا عدم تطبیق نسبی بین دو خازن با سطح اشغال شده توسط آن‌ها نسبت عکس دارد. اما با بزرگ انتخاب کردن خازن‌ها نیاز به تقویت کننده‌های بزرگ برای دست یافتن به یک فرکانس بهره‌ی واحد ثابت<sup>۱</sup> داریم و از طرفی با افزایش اندازه‌ی خازن‌ها توان مصرفی مدار افزایش می‌یابد [۹]. همچنین برای افزایش بهره می‌توان از تقویت کننده‌های عملیاتی چند طبقه<sup>۲</sup> [۱۰] یا تکنیک‌های تقویت بهره<sup>۳</sup> [۱۱] سود جست که هر دو مصرف کننده‌ی شدیدی توان هستند [۹].

با توجه به این مسأله برای رفع یا بهبود عملکرد مبدل از مدارها و سیستم‌های جبران‌ساز<sup>۴</sup> بهره گرفته می‌شود. در این پایان‌نامه یک روش جدید جبران‌سازی دیجیتال برای بهبود عملکرد مبدل‌های آنالوگ به دیجیتال خط‌لوله‌ای و جبران خطاهای ناشی از عدم دقت و عدم تطابق بخش‌های سازنده‌ی این مبدل‌ها ارائه شده است.

در فصل اول ضمن توضیح درباره ساختار کلی مبدل‌های خط لوله‌ای، منابع اصلی خطا را مورد بحث قرار می‌دهیم. بدین منظور پارامترهایی معرفی می‌شوند تا از طریق آن‌ها بتوان میزان تأثیر کمی خطاها را در عملکرد کلی مبدل مورد بررسی قرار داد. در ادامه این فصل مهم‌ترین روش‌هایی که تا کنون برای جبران‌سازی خطا در مبدل‌های آنالوگ به دیجیتال خط لوله‌ای مورد استفاده قرار گرفته‌اند و روند پیشرفت آن‌ها را مورد بررسی قرار خواهیم داد.

در فصل دوم ساختار روش پیشنهادی و عملکرد آن را مورد بحث قرار می‌دهیم. همچنین در این فصل پیاده‌سازی سخت افزاری سیستم پیشنهاد شده مورد بررسی قرار می‌گیرد.

در نهایت در فصل سوم نتایج شبیه‌سازی ارائه می‌گردد. در این فصل همچنین نتایج انجام پروژه مورد بحث قرار گرفته و پیشنهادهایی برای ادامه‌ی کار ارائه می‌شود.

---

<sup>1</sup> Fixed Unity Gain Frequency

<sup>2</sup> Multi-Stage Op-Amp

<sup>3</sup> Gain Boosting


<sup>4</sup> Calibration Systems

## فصل اول

# بررسی منابع و پیشینه پژوهش

## ۱-۱ ساختار مبدل آنالوگ به دیجیتال خط لوله‌ای


ساختار کلی مبدل خط لوله‌ای در شکل (۱-۱) نشان داده شده است [۱۲].



شکل (۱-۱): ساختار کلی مبدل آنالوگ به دیجیتال خط لوله‌ای

که در آن ساختار داخلی هر طبقه به صورت شکل (۲-۱) است [۱۳].

در طبقه‌ی اول با لبه‌ی بالارونده‌ی سیگنال ساعت<sup>۱</sup> از سیگنال آنالوگ ورودی توسط مدار نمونه‌برداری/نگهدارنده<sup>۲</sup> نمونه برداری می‌شود. سپس خروجی مدار نمونه‌برداری/نگهدارنده وارد مبدل آنالوگ به دیجیتال داخلی<sup>۳</sup> هر طبقه می‌گردد. این بخش معمولاً از تعداد مشخصی مقایسه‌گر تشکیل شده است.



شکل (۲-۱): ساختار داخلی هر طبقه مبدل آنالوگ به دیجیتال خط لوله‌ای

<sup>۱</sup> Clock Pulse

<sup>۲</sup> Sample and Hold circuit (S/H)

<sup>۳</sup> SubADC



تعداد این مقایسه‌گرها برابر با تعداد بیت‌های خروجی هر طبقه از مبدل بوده و وظیفه‌ی این بخش تولید مقادیر دیجیتال مربوط به هر طبقه است. در ادامه بیت‌های به دست آمده وارد بخش دیجیتال به آنالوگ داخلی<sup>۱</sup> شده و مقدار معادل آنالوگ آن‌ها به دست می‌آید. این قسمت یا به صورت مدارات مقاومتی و یا به صورت مدارهای کلیدزنی خازنی<sup>۲</sup> پیاده‌سازی می‌شود. مقدار آنالوگ به دست آمده از این قسمت، از سیگنال نمونه‌برداری شده‌ی ورودی کسر شده و مقدار حاصل توسط تقویت کننده‌ای با بهره A تقویت می‌گردد تا سیگنال باقیمانده<sup>۳</sup> این طبقه آماده گردد. این سیگنال به عنوان سیگنال ورودی طبقه بعدی مورد استفاده قرار می‌گیرد.

همانطور که در شکل (۱-۱) ملاحظه می‌شود هنگامی که یک طبقه در حال آماده‌سازی ولتاژ باقیمانده است، طبقه بعدی آن در همان لحظه مشغول پردازش ولتاژ باقیمانده‌ی حاصل از لبه‌ی بالارونده‌ی قبلی پالس ساعت در طبقه‌ی پیشین است. این پردازش متوالی نمونه‌ها توسط طبقات پشت سر هم اساس ساختار خطلوله‌ای را تشکیل می‌دهد. به عبارت دیگر، مبدل یک عدد N بیتی معادل با هر نمونه‌ی ورودی آنالوگ را در خروجی خود ارائه می‌دهد و هر طبقه وظیفه‌ی تأمین بخشی از این عدد دیجیتال را بر عهده دارد. در واقع، طبقه‌ی اول بیت یا بیت‌های پر ارزش‌تر<sup>۴</sup> و طبقات بعدی به ترتیب بیت‌های کم ارزش‌تر<sup>۵</sup> مربوط به یک نمونه از سیگنال آنالوگ ورودی را تولید می‌نمایند.

از آنجایی که در هر پالس ساعت، هر طبقه ولتاژ باقیمانده‌ی طبقه‌ی قبلی را پردازش می‌نماید، از زمان ورود یک نمونه سیگنال ورودی به طبقه‌ی اول تا آماده شدن تمام بیت‌های دیجیتال مربوط به آن به اندازه تعداد طبقات پالس ساعت نیاز داریم. بنابراین به جهت اینکه عدد دیجیتال نهایی در خروجی همه طبقات به طور همزمان ظاهر شود، نیاز به مدار تاخیر خواهیم داشت. این وظیفه توسط بلوک تطبیق زمان<sup>۶</sup> انجام می‌گیرد. این قسمت از واحدهای تاخیر<sup>۷</sup> مطابق شکل (۱-۳) تشکیل شده است.

بعد از تنظیم زمانی، خروجی‌های دیجیتال وارد بخش تصحیح دیجیتال<sup>۸</sup> می‌شوند. در این بخش از یک روش اصلاح دیجیتالی معروف به RSD<sup>۹</sup> استفاده می‌گردد [۱۲]. در واقع این روش استفاده از یک بیت اضافی بی‌اهمیت در هر طبقه برای افزایش دقت کوانتیزاسیون در مشخصات مبدل آنالوگ به دیجیتال داخلی می‌باشد. نحوه‌ی عملکرد این سیستم در شکل (۱-۴) نشان داده شده است. زمانی

<sup>۱</sup> SubDAC

<sup>۲</sup> Switched capacitor

<sup>۳</sup> Residue

<sup>۴</sup> MSB

<sup>۵</sup> LSB


<sup>۶</sup> Time Alignment

<sup>۷</sup> Delay

<sup>۸</sup> Digital Correction

<sup>۹</sup> Redundant Sign Digit

که تمام بیت‌های طبقات مختلف بدست آمد این بیت‌ها به صورت یک بیت هم‌پوشانی<sup>۱</sup> با هم جمع می‌شوند تا بیت‌های نهایی بدست آیند. اضافه کردن یک بیت درحقیقت افزایش تفکیک پذیری<sup>۲</sup> هر طبقه به اندازه‌ی یک بیت بدون افزودن سطح کوانتیزاسون اضافی می‌باشد. وجود آفست در سطوح مقایسه‌ی مقایسه کننده موجب ایجاد خطا در عملکرد آن خواهد شد که با استفاده از این روش، اثر این خطا به میزان زیادی کاهش می‌یابد.



شکل (۳-۱): ساختار مدار تاخیر زمانی

$$\begin{array}{r}
 B_{1, MSB} \dots B_{1, LSB} \\
 B_{1, MSB} \dots B_{1, LSB} \\
 \vdots \\
 B_{1, MSB} \dots B_{1, LSB} \\
 + \\
 \hline
 D_N \quad D_{N-1} \quad D_{N-2} \quad \dots \quad D_2 \quad D_1 \quad D_0
 \end{array}$$


شکل (۴-۱): نحوه عملکرد بخش اصلاح دیجیتالی

<sup>۱</sup> One-Bit Overlap

<sup>۲</sup> Resolution

## ۲-۱ منابع خطا در مبدل آنالوگ به دیجیتال خطلوله‌ای

ساختار داخلی یک طبقه از یک مبدل با جزئیات بیشتر در شکل (۵-۱) نشان داده شده است [۱۴]. عدم دقت مدارهای آنالوگ سازنده‌ی هر طبقه از مبدل آنالوگ به دیجیتال خطلوله‌ای، موجب ایجاد خطاهای اجتناب‌ناپذیری در عملکرد کلی مبدل می‌گردد. در این بخش منابع عمده‌ی ایجاد خطا مورد بحث قرار می‌گیرد.



شکل (۵-۱): ساختار جزئی تر مدار داخلی هر طبقه از مبدل خطلوله‌ای

### ۱- خطای مدار نمونه‌بردار/نگهدارنده

بخش نمونه‌بردار/نگهدارنده، اولین بلوک هر طبقه است. این بخش را می‌توان به صورت بخشی از مدار MDAC<sup>۱</sup> و یا به صورت جداگانه طراحی نمود. در طراحی این بخش مشکلاتی همچون تزریق بار<sup>۲</sup>، درروی پالس ساعت<sup>۳</sup> و زمان نشست<sup>۴</sup> باعث ایجاد خطا در عملکرد مبدل می‌شوند.

### ۲- خطای مدار آنالوگ به دیجیتال داخلی هر طبقه

همانطور که در بالا اشاره شد، عمده خطای مربوط به بلوک آنالوگ به دیجیتال داخلی ناشی از آفست مقایسه‌کننده‌هایی است که مدار آن را تشکیل می‌دهند. در شکل (۵-۱) ساختار داخلی بلوک آنالوگ به دیجیتال داخلی نمایش داده شده است. در صورتی که در مقایسه‌کننده‌ها خطای آفست وجود داشته باشد، مقدار ولتاژی که با مقادیر مشخص مقایسه می‌شود اشتباه تشخیص داده شده و کد

<sup>۱</sup> Multiplying Digital-to-Analog Converter (MDAC)

<sup>۲</sup> Charge Injection


<sup>۳</sup> Clock Feedthrough

<sup>۴</sup> Settling Time

خروجی نادرست تولید خواهد کرد. این خطا با استفاده از روش RSD، به میزان زیادی کاهش می یابد [۱۴].

### ۳- خطای مدار MDAC

یکی از بخش‌های مهم و اساسی در هر طبقه از مبدل آنالوگ به دیجیتال خطلوله‌ای مدار MDAC است. وظیفه‌ی این بلوک تفریق سیگنال ورودی طبقه از سیگنال مرجع و تقویت حاصل این تفریق است. معمولاً این طبقه دارای ساختار کلیدزنی خازنی<sup>۱</sup> است [۱۵] و هسته اصلی آن از یک تقویت‌کننده‌ی عملیاتی تشکیل یافته است. در شکل (۶-۱) نمونه‌ای از این مدار برای یک طبقه ۱/۵ بیت آورده شده است [۱۶].



شکل (۶-۱): ساختار مدار MDAC

این مدار در فاز  $\phi_1$  با استفاده از خازن‌های  $C_1$  و  $C_2$  از ورودی نمونه‌برداری کرده و در فاز  $\phi_2$  خازن  $C_1$  به خروجی تقویت‌کننده متصل شده و خازن  $C_2$  به یکی از ولتاژهای مرجع متصل می‌گردد. انتخاب یکی از ولتاژهای مرجع بستگی به مقدار خروجی بلوک آنالوگ به دیجیتال داخلی دارد. این فرآیند موجب می‌شود که اختلاف ولتاژ ورودی هر طبقه از مقدار خروجی بلوک دیجیتال به آنالوگ داخلی توسط تقویت‌کننده، تقویت گردد. در شکل زیر این دو حالت نشان داده شده است [۱۷].

<sup>۱</sup> Switch Capacitor