

# به نام خالق یگانه هستی

۱۲۸۴۹۷



دانشگاه شهید بهشتی  
دانشکده مهندسی برق و کامپیوتر


طراحی مدار جمع کننده دینامیک

پایان نامه کارشناسی ارشد مهندسی برق  
گرایش الکترونیک

شیما رضائی

استاد راهنما:  
دکتر کیوان ناوی

۱۳۸۸/۱۰/۲۰



۱۳۸۸

۱۲۸۴۹۳



دانشگاه شهید بهشتی  
دانشکده مهندسی برق و کامپیوتر

طراحی مدار جمع کننده دینامیک

پایان نامه کارشناسی ارشد مهندسی برق  
گرایش الکترونیک

شیما رضائی

استاد راهنما:  
دکتر کیوان ناوی

۱۳۸۸



دانشگاه شهید بهشتی  
دانشکده مهندسی برق و کامپیوتر

پایان نامه کارشناسی ارشد مهندسی برق - گرایش الکترونیک  
تحت عنوان:

طراحی مدار جمع کننده دینامیک

در تاریخ ۸۸/۶/۱۶ پایان نامه دانشجو شیما رضائی توسط کمیته تخصصی داوران مورد بررسی و تصویب نهائی قرار گرفت.

امضاء

آقای دکتر کیوان ناوی

۱- استاد راهنما اول:

امضاء

آقای دکتر امید هاشمی پور

۲- استاد داور (داخلی)

امضاء

آقای دکتر سیروس صدوقی

۳- استاد داور (خارجی)

امضاء

خانم دکتر فرح ترکمنی آذر

۴- نماینده تحصیلات تکمیلی

## سپاس

در آغاز از حضرت حق تعالی به خاطر نگاه بی‌نهایت مهربانش، رحمانیت کبریائیش و بخشش‌های بی‌منت‌هایش و از اهل‌بیت عصمت و طهارت به خاطر همه عنایت‌ها و توجهاتشان، با توان ناچیزم سپاس‌گزاری می‌کنم و نیز از پدر و مادر عزیزم به خاطر تمام صبرها، شکیبایی‌ها، گذشت‌ها، حمایت‌ها، محبت‌های بی‌پایان، راهنمایی‌ها، تشویق‌ها، همدلی‌ها، مساعدت‌ها و نیز دعای خیرشان که آرام‌بخش قلبم و قوت قدم‌هایم در پیمودن این راه سخت بود، نهایت سپاس و قدردانی را دارم.

در ادامه از استاد ارجمند و بزرگوارم جناب آقای دکتر ناوی که با راهنمایی‌های بسیار مؤثرشان در شکل‌گیری و انجام این پژوهش، صبر و شکیبایی بی‌نظیرشان در مقابل تمام کاستی‌ها، آرامش بسیار و گذشت بی‌پایانشان در طول این مدت همواره مشوق و حامی من بوده‌اند، صمیمانه قدردانی می‌کنم.

و در پایان از تمامی اساتید بزرگوارم، خانواده عزیزم، خویشان همراه و دوستان صمیمی‌ام به خاطر همه دلگرمی‌ها، همدلی‌ها و کمک‌هایشان سپاس‌گزارم و برای همه عزیزان نیل به کمالات والای انسانی و زندگی جاوید در بهشت ابدی پروردگار را آرزومندم.

کلیه حقوق مادی مترتب بر نتایج مطالعات،  
ابتکارات و نوآوریهای ناشی از تحقیق موضوع  
این پایان نامه متعلق به دانشگاه شهید بهشتی  
می باشد.

## به نام خدا

نام و نام خانوادگی: شیما رضائی

عنوان پایان نامه: طراحی مدار جمع کننده دینامیک

استاد/اساتید راهنما: دکتر کیوان ناوی

اینجانب شیما رضائی تهیه کننده پایان نامه کارشناسی ارشد حاضر خود را ملزم به حفظ امانت‌داری و قدردانی از زحمات سایر محققین و نویسندگان بنا بر قانون Copyright می‌دانم. بدین وسیله اعلام می‌نمایم که مسئولیت کلیه مطالب درج شده با اینجانب می‌باشد و در صورت استفاده از اشکال، جداول، و مطالب سایر منابع، بلافاصله مرجع آن ذکر شده و سایر مطالب از کار تحقیقاتی اینجانب استخراج گشته است و امانت‌داری را به صورت کامل رعایت نموده‌ام. در صورتی که خلاف این مطلب ثابت شود، مسئولیت کلیه عواقب قانونی با شخص اینجانب می‌باشد.

نام و نام خانوادگی دانشجو: شیما رضائی

امضاء و تاریخ: ۸۸/۷/۱۴

تقدیم به

خانواده عزیزم



## فهرست مطالب

۱	فصل ۱- مقدمه
۲	۱-۱ مقدمه
۳	۲-۱ طرح کلی ارائه شده در این پژوهش
۴	۳-۱ ساختار کلی پژوهش
۴	۴-۱ خلاصه و نتیجه‌گیری فصل
۶	فصل ۲- توان مصرفی و روش‌های کاهش آن در مدارهای دیجیتال
۷	۱-۲ مقدمه
۷	۲-۲ توان مصرفی و انواع آن
۷	۱-۲-۲ توان مصرفی دینامیک
۸	۱-۲-۲-۱ توان مصرفی ناشی از فعالیت کلیدزنی
۸	۲-۲-۲-۱ توان مصرفی ناشی از جریان اتصال کوتاه
۸	۲-۲-۲ توان مصرفی استاتیک
۹	۱-۲-۲-۲ توان ناشی زیرآستانه
۹	۲-۲-۲-۲ توان ناشی گیت
۹	۳-۲-۲-۲ توان ناشی پیوند P-N سورس - زیرلایه و درین - زیرلایه
۱۰	۳-۲ تکنیک‌های کاهش توان ناشی
۱۰	۱-۳-۲ تکنیک‌های زمان طراحی
۱۲	۲-۳-۲ تکنیک‌های زمان اجرا
۱۲	۱-۲-۳-۲ تکنیک‌های کاهش توان ناشی در حالت انتظار
۱۲	۱-۱-۲-۳-۲ کاهش توان ناشی به کمک اثر Stack طبیعی
۱۳	۲-۱-۲-۳-۲ استفاده از ترانزیستور Sleep جهت اعمال اثر stack به مدار
۱۳	۳-۱-۲-۳-۲ روش ولتاژ آستانه متغیر

- ۲-۳-۲-۲ تکنیک‌های کاهش توان نشستی در حالت فعال ----- ۱۳
- ۲-۳-۲-۱ تغییر ولتاژ آستانه به‌طور دینامیک ----- ۱۴
- ۲-۳-۲-۴ خلاصه و نتیجه‌گیری فصل ----- ۱۴
- فصل ۳- طراحی مدار تمام جمع‌کننده تک‌بیتی دینامیک کم‌توان ----- ۱۵
- ۱-۳-۱ مقدمه ----- ۱۶
- ۲-۳ روش‌های مختلف پیاده‌سازی بلوک تمام جمع‌کننده در سطح منطقی ----- ۱۹
- ۳-۳ بررسی انواع تمام جمع‌کننده‌های تک‌بیتی استاتیک ----- ۲۱
- ۱-۳-۳ انواع تمام جمع‌کننده‌های تک‌بیتی استاتیک که تولید بیت جمع آنها وابسته به بیت نقلی خروجی‌شان می‌باشد ----- ۲۲
- ۱-۳-۳-۱-۱ مدار تمام جمع‌کننده تک‌بیتی CMOS مکمل ----- ۲۲
- ۱-۳-۳-۲-۱ مدار تمام جمع‌کننده تک‌بیتی با ساختار متقارن (آینه‌ای) ----- ۲۳
- ۱-۳-۳-۳-۱ مدار تمام جمع‌کننده تک‌بیتی ۱۳ ترانزیستوری ----- ۲۵
- ۱-۳-۳-۴-۱ مدار تمام جمع‌کننده تک‌بیتی ۱۷ ترانزیستوری ----- ۲۵
- ۱-۳-۳-۲ انواع تمام جمع‌کننده‌های تک‌بیتی استاتیک که تولید بیت جمع آنها مستقل از بیت نقلی خروجی‌شان می‌باشد ----- ۲۶
- ۱-۳-۳-۱-۲ مدار تمام جمع‌کننده تک‌بیتی با ساختار تفاضلی ----- ۲۶
- ۱-۳-۳-۲-۲ مدار تمام جمع‌کننده تک‌بیتی متقارن پیاده‌سازی شده با تابع XOR و Majority سه ورودی ----- ۲۹
- ۱-۳-۳-۳-۲ مدار تمام جمع‌کننده تک‌بیتی CPL ----- ۳۰
- ۱-۳-۳-۴-۲ مدار تمام جمع‌کننده تک‌بیتی LEAP ----- ۳۱
- ۱-۳-۳-۵-۲ مدار تمام جمع‌کننده تک‌بیتی TG ----- ۳۳
- ۱-۳-۳-۶-۲ مدار تمام جمع‌کننده تک‌بیتی TFA ----- ۳۵
- ۱-۳-۳-۷-۲ مدار تمام جمع‌کننده تک‌بیتی ۱۴ ترانزیستوری ----- ۳۶
- ۱-۳-۳-۸-۲ مدار تمام جمع‌کننده تک‌بیتی LP ----- ۳۶
- ۱-۳-۳-۹-۲ مدار تمام جمع‌کننده تک‌بیتی استاتیک با ساختار پل ----- ۳۷
- ۴-۳ بررسی انواع جمع‌کننده‌های دینامیک ----- ۳۹
- ۱-۴-۳ مقدمه ----- ۳۹
- ۲-۴-۳ مدار تمام جمع‌کننده تک‌بیتی دومینوی دوخروجی ----- ۴۱

- ۳-۴-۳ مدار تمام جمع کننده تکبیتی دینامیک متعارف پیاده سازی شده با ساختار NORA و ترتیب بلوک PN ----- ۴۲
- ۳-۴-۴ مدار تمام جمع کننده تکبیتی دینامیک مکمل پیاده سازی شده با ساختار NORA و ترتیب بلوک PN ----- ۴۳
- ۳-۴-۵ مدار تمام جمع کننده تکبیتی دینامیک متعارف پیاده سازی شده با ساختار دینامیک چند خروجی ----- ۴۳
- ۳-۴-۶ مدار تمام جمع کننده تکبیتی دینامیک مد جریان ----- ۴۴
- ۳-۴-۷ مدار تمام جمع کننده تکبیتی دینامیک با استفاده از NOR، NAND و Majority-not خازنی سه ورودی، پیاده سازی شده با ساختار NORA و ترتیب بلوک PN ----- ۴۵
- ۳-۴-۵ مدار تمام جمع کننده تکبیتی دینامیک توان پایین پیشنهادی ----- ۴۷
- ۳-۵-۱ مقدمه ----- ۴۷
- ۳-۵-۲ طراحی تابع Majority-not دینامیک خازنی پنج ورودی ----- ۴۸
- ۳-۵-۳ تعیین ولتاژ آستانه ترانزیستور اصلی شبکه پایین کننده مدار Majority-not ----- ۴۹
- ۳-۵-۴ مدار تمام جمع کننده تکبیتی دینامیک پیشنهادی ----- ۵۲
- ۳-۵-۵ نتایج شبیه سازی ها و مقایسه ----- ۵۳
- ۳-۶ خلاصه و نتیجه گیری فصل ----- ۵۴
- ۳-۴-۴ طراحی مدار نگهدار کم توان برای تمام جمع کننده تکبیتی دینامیک پیشنهادی در فصل ۳ ----- ۵۵
- ۳-۴-۱ مقدمه ----- ۵۶
- ۳-۴-۲ بررسی انواع مدارهای نگهدار ----- ۵۷
- ۳-۴-۱-۲ مدار دومینو با نگهدار متعارف ----- ۵۷
- ۳-۴-۲-۲ مدار دومینوی سرعت بالا ----- ۵۹
- ۳-۴-۲-۳ مدار دومینوی سرعت بالا با دو ترانزیستور نگهدار ----- ۶۰
- ۳-۴-۲-۴ مدار دومینو با نگهدار شرطی ----- ۶۱
- ۳-۴-۵-۲ مدار دومینو با نگهدار کنترل تفاضلی ----- ۶۲
- ۳-۴-۶-۲ مدار دومینوی تفاضلی (دو خروجی) با نگهدار تفاضلی ----- ۶۳
- ۳-۴-۷-۲ مدار دومینو با نگهدار کامل ----- ۶۴
- ۳-۴-۸-۲ مدار دینامیک پیش شارژ مقاوم نوین ----- ۶۴
- ۳-۴-۳ ارائه طراحی مدار نگهدار کم توان برای مدار تمام جمع کننده تکبیتی دینامیک پیشنهادی در فصل ۳ ----- ۶۵

۶۵	۱-۳-۴ مقدمه
۶۶	۲-۳-۴ طراحی مدار نگهدار کم توان
۷۰	۴-۴ نتایج شبیه سازی ها و مقایسه
۷۲	۱-۴-۴ شبیه سازی مدار جمع کننده پیشنهادی با نگهدار متعارف
۷۳	۲-۴-۴ شبیه سازی مدار جمع کننده پیشنهادی با نگهدار سرعت بالا
۷۵	۳-۴-۴ شبیه سازی مدار جمع کننده پیشنهادی با نگهدار سرعت بالا با دو ترانزیستور نگهدار
۷۷	۴-۴-۴ شبیه سازی مدار جمع کننده پیشنهادی با نگهدار شرطی
۷۸	۵-۴-۴ شبیه سازی مدار جمع کننده پیشنهادی با نگهدار کنترل تفاضلی
۷۹	۶-۴-۴ شبیه سازی مدار جمع کننده پیشنهادی با نگهدار کم توان طراحی شده
۸۱	۵-۴ خلاصه و نتیجه گیری فصل
۸۲	فصل ۵- طراحی مدار تمام جمع کننده تکبیتی کم توان به کمک ساختار دینامیک چند خروجی
۸۳	۱-۵ مقدمه
۸۶	۲-۵ Sneak path و روش های رفع آن
۸۷	۳-۵ تمام جمع کننده تکبیتی متعارف با ساختار دینامیک چند خروجی
۸۸	۱-۳-۵ بلوک دیاگرام تمام جمع کننده تکبیتی با ساختار دینامیک چند خروجی
۸۹	۲-۳-۵ تمام جمع کننده تکبیتی متعارف با ساختار دینامیک چند خروجی
۹۰	۴-۵ طراحی مدار تمام جمع کننده تکبیتی به کمک NOR، NAND و Majority-not خازنی سه ورودی و ساختار دینامیک چند خروجی
۹۱	۱-۴-۵ مدار تمام جمع کننده تکبیتی با NOR، NAND و Majority-not خازنی سه ورودی و ساختار NORA
۹۳	۲-۴-۵ طراحی مدار تمام جمع کننده تکبیتی به کمک NOR، NAND و Majority-not خازنی سه ورودی و ساختار دینامیک چند خروجی
۹۳	۱-۲-۴-۵ طراحی مدار تمام جمع کننده تکبیتی با ساختار دینامیک چند خروجی پیش شارژ و ترکیب بلوک های P و N
۹۴	۲-۲-۴-۵ طراحی مدار تمام جمع کننده تکبیتی با ساختار دینامیک چند خروجی پیش دشارژ و ترکیب بلوک های P و N

۹۵	۳-۲-۴-۵ طراحی مدار تمام جمع کننده تکبیتی با ساختار دینامیک چند خروجی پیش شارژ و ترکیب بلوک های N
	۴-۲-۴-۵ طراحی مدار تمام جمع کننده تکبیتی بهبود یافته با ساختار دینامیک چند خروجی پیش شارژ و ترکیب بلوک های N
۹۹	۵-۵ شبیه سازی و مقایسه
۱۰۰	۶-۵ خلاصه و نتیجه گیری فصل
۱۰۳	فصل ۶- خلاصه، نتیجه گیری و کارهای آینده
۱۰۴	۱-۶ خلاصه و نتیجه گیری
۱۰۵	۲-۶ کارهای آینده
۱۰۶	مقاله ارائه شده مستخرج از پایان نامه
۱۰۸	فهرست مراجع
۱۰۹	

## چکیده

در این پژوهش ابتدا توان مصرفی و روش‌های کاهش آن در مدارهای دیجیتال استاتیک و دینامیک مورد بررسی قرار گرفته است. در ادامه بسیاری از بلوک‌های تمام جمع‌کننده تک‌بیتی استاتیک و دینامیک در سطح ترانزیستور مطالعه شده و در نهایت با الهام از مطالعات انجام شده یک مدار تمام جمع‌کننده تک‌بیتی دینامیک توان‌پایین به روشی جدید طراحی گردیده است. جمع‌کننده پیشنهادی اخیر به کمک مدار Majority-not خازنی سه و پنج ورودی و به کمک ساختار دینامیک دو طبقه NORA پیاده‌سازی شده است. به منظور عملکرد صحیح مدار Majority-not مقدار ولتاژ آستانه ترانزیستورهای اصلی شبکه پایین‌کننده آنها به‌طور صحیح طراحی و مقداردهی شده است. مزیت اصلی این جمع‌کننده نسبت به ساختارهای مشابه، توان مصرفی پایین آن می‌باشد. در ادامه انواع مدارهای نگهدار کمکی که به منظور جلوگیری از دشارژ ناخواسته خروجی شناور در مدارهای دینامیک استفاده می‌شود، از نظر میزان تلف توان و تأخیر مورد بررسی قرار گرفته و در نهایت به کمک نگهدار پیش‌شارژ مقاوم نویز یک نگهدار کم‌توان سرعت‌بالا به‌طور خاص برای جمع‌کننده پیشنهادی طراحی گردیده است. دستاورد دیگر این تحقیق ارائه دو مدار تمام جمع‌کننده تک‌بیتی دینامیک کم‌توان دیگر به کمک ساختار دینامیک چند خروجی می‌باشد. این دو جمع‌کننده براساس توابع NOR، NAND و Majority-not ساخته شده به کمک یک ترانزیستور و چهار خازن پیاده‌سازی شده است. همچنین یکی از جمع‌کننده‌های اخیر از تکنیک سوئینگ ولتاژ پایین نیز بهره می‌برد که در نهایت منجر به مصرف توان ناچیز آن گردیده است.

کلیدواژه: جمع‌کننده، Majority-not، NORA، ولتاژ آستانه، کم‌توان، نگهدار، پیش‌شارژ مقاوم نویز، ساختار دینامیک چند خروجی.

## فصل ۱

مقدمه

## فصل ۱- مقدمه

### ۱-۱ مقدمه

مدارهای دیجیتال همواره به دلیل سادگی در طراحی، قابلیت پیاده‌سازی با تکنولوژی‌های ارزان، تأثیرپذیری کمتر از نویز و مصرف توان کمتر نسبت به مدارهای آنالوگ مزیت دارند [۱]. در میان مدارهای دیجیتال مدار تمام جمع‌کننده از اهمیت خاصی برخوردار است.

مدار تمام جمع‌کننده یکی از بلوک‌های اساسی تشکیل‌دهنده سیستم‌های VLSI زیادی نظیر میکروپروسورها و پردازنده‌های DSP پردازش تصویر و ویدئو می‌باشد. همچنین وظیفه اصلی این عملگر که جمع دو عدد باینری است، اساس کار عملگرهای دیگری نظیر تفریق، ضرب، تقسیم، محاسبات آدرسی، MAC<sup>۱</sup> و غیره می‌باشد [۲]-[۱۳]. از آنجا که توان و سرعت بلوک‌های جمع‌کننده، ضرب‌کننده و شیفت‌دهنده‌ها تعیین‌کننده میزان عملکرد یک سیستم VLSI می‌باشد، طراحان مدارهای مجتمع همچنان در تلاش هستند تا حد امکان این بلوک‌ها را بهینه کنند. این بهینه‌سازی می‌تواند در سطح مداری یا سطح منطقی صورت بگیرد [۱۴]-[۱۵]. در سال‌های اخیر سلول تمام جمع‌کننده به کمک انواع مدارهای دیجیتال پیاده‌سازی شده و از نظر سرعت و توان مصرفی بهینه گردیده است. از این میان مدارهای دیجیتال دینامیک در مقایسه با مدارهای دیجیتال استاتیک به دلیل تأخیر کمتر و حجم مداری کوچکتر بیشتر مورد توجه بوده و در میکروپروسورها پیشرفته نیز به‌طور گسترده به کار می‌روند. هر گیت استاتیک خروجی‌اش را تا زمانی که ولتاژ منبع تغذیه اعمال می‌شود، حفظ می‌کند. اما مشکل عمده مدارهای استاتیک افزایش تعداد ترانزیستورهای آن و در نتیجه افزایش قابل توجه تأخیر در آن می‌باشد [۱۶]. نتیجه اینکه در کاربردهای دیجیتالی که کارایی، سرعت و چگالی بیشتر مدنظر می‌باشد، استفاده از مدارهای دینامیک به منظور کاهش تأخیر و مساحت تراشه مزیت‌های بیشتری را در اختیار طراحان قرار می‌دهد. اساس عملکرد مدارهای دینامیک مبتنی بر بار ذخیره شده در خازن‌های گره‌های مدار به‌خصوص گره خروجی می‌باشد. اما از آنجا که بر اثر عواملی همچون جریان‌های نشتی و نویز ورودی امکان تخلیه ناصحیح این بار وجود دارد، نیاز هست که به‌طور متناوب بار الکتریکی

<sup>۱</sup> Multiply and accumulate



ذخیره شده در گره‌ها تازه‌سازی<sup>۱</sup> شود. در نتیجه مدارهای دینامیک نیاز به سیگنال کلاک متناوب جهت انجام این عمل دارند. این قابلیت ذخیره موقت یک وضعیت به طراحان این امکان را می‌دهد که مدارهای ترتیبی بسیار ساده‌ای را با توابع حافظه پیاده‌سازی کنند. همچنین استفاده از سیگنال‌های کلاک مشترک به هم‌زمان‌سازی بلوک‌های مختلف مدار با هم کمک می‌کند. نتیجه اینکه تکنیک‌های مدارهای دینامیک برای طراحی منطق همگام بسیار مناسب می‌باشد [۱۶]. همچنین زمانی که توابع منطقی پیچیده توسط مدارهای دینامیک پیاده‌سازی می‌شود، حجم مدار و سطح سیلیکون اشغال شده توسط آنها به میزان مناسبی کاهش می‌یابد. در مقابل مشکل عمده مدارهای دینامیک جریان نشستی بالا، حساسیت زیاد آنها به نویز ورودی، تخریب خروجی و مصرف توان به علت پدیده‌هایی همچون اشتراک بار و جریان‌های نشستی در حالت خروجی شناور می‌باشد [۱۶]-[۱۷]. جهت رفع این معایب انواع مدارهای نگهدار خروجی طراحی گردیده است. با توجه به آنچه گفته شد مدارهای جمع‌کننده دینامیک دارای سرعت بهتری نسبت به جمع‌کننده‌های استاتیک می‌باشند. نکته دیگری که در طراحی مدار جمع‌کننده باید در نظر گرفت، میزان توان مصرفی آن می‌باشد. در سال‌های اخیر رشد سریع تکنولوژی مخابرات سیار، سیستم‌های قابل حمل و نقل مانند نوت‌بوک‌ها و کارهای محاسباتی باعث شده ساخت سیستم‌های VLSI توان‌پایین به‌طور چشمگیری پیشرفت داشته باشد [۱۸]. این مسأله به این خاطر است که تکنولوژی ساخت باتری به سرعت قطعات نیمه هادی پیشرفت نکرده است. به‌طور مثال سیستم موبایل با محدودیت شدید توان قابل استفاده مواجه می‌باشد [۱۶]. همچنین به‌دلیل کاهش تکنولوژی ساخت مدارات مجتمع که به منظور دستیابی به چگالی مجتمع‌سازی بالاتر و سطح کارایی بهتر انجام می‌گیرد کاهش منابع تغذیه، ولتاژ آستانه ترانزیستورها و ضخامت لایه اکسید گیت آنها امری اجتناب‌ناپذیر می‌باشد. کاهش ولتاژ آستانه و ضخامت لایه اکسید گیت ترانزیستورها به ترتیب باعث افزایش جریان‌های نشستی زیرآستانه و جریان نشستی گیت می‌گردد که به همراه افزایش فرکانس کار سیستم‌های دیجیتال افزایش توان مصرفی مدار را در پی خواهد داشت [۱۹]-[۲۱]. در نتیجه طراحان با محدودیت‌های بیشتری که شامل سرعت بالا، عملکرد بهتر، سطح سیلیکون مورد استفاده کمتر هم‌زمان با مصرف توان کمتر تا حد امکان مواجه هستند [۱۶]. در این تحقیق سعی شده تا با طراحی مدارهای تمام جمع‌کننده دینامیک توان‌پایین گامی مؤثر در این راستا برداشته شود.

## ۱-۲ طرح کلی ارائه شده در این پژوهش

<sup>۱</sup> Refreshing

در این پژوهش پس از مطالعه بسیاری از مدارهای جمع‌کننده استاتیک و دینامیک و بررسی مزایا و معایب هریک، مطالعه تعداد زیادی از مدارهای نگهدار موجود به همراه مزایا و معایب هریک و نیز بررسی انواع روش‌های کاهش توان مصرفی در مدارهای دیجیتال در نهایت سه مدار تمام جمع‌کننده تک‌بیتی دینامیک بسیار کم‌توان طراحی گردید. یکی از جمع‌کننده‌های ارائه شده به کمک بلوک Majority-not پنج ورودی و دو مدار دیگر به کمک ساختار دینامیک چند خروجی پیاده‌سازی شده‌اند. همچنین به منظور جلوگیری از دشارژ خروجی شناور یک نگهدار کم‌توان به‌طور خاص برای جمع‌کننده‌ی پیشنهادی که براساس تابع Majority-not پنج ورودی طراحی شده، ارائه گردیده است. جمع‌کننده پیشنهادی براساس تابع Majority-not پنج ورودی به دلیل ضرورت تغییر ولتاژ آستانه ترانزیستور اصلی شبکه پایین‌کننده جهت عملکرد صحیح آن به عنوان بلوک Majority-not، دارای ساختاری مشابه مدارهای دینامیک دوآستانه‌ای، البته با کمی تفاوت، شده است که می‌تواند در کاهش توان مصرفی آن در تکنولوژی‌های نانومتری نقش مؤثری را ایفا کند.

### ۱-۳ ساختار کلی پژوهش

ساختار این تحقیق به این شرح می‌باشد: فصل اول شامل مقدمه، فصل دوم بررسی توان مصرفی و روش‌های کاهش آن در مدارهای دیجیتال، فصل سوم مروری بر مدارهای تمام جمع‌کننده تک‌بیتی ارائه شده تاکنون و طراحی یک مدار جمع‌کننده توان‌پایین به کمک بلوک Majority-not پنج ورودی و شبیه‌سازی و مقایسه آن با مدارهای قبلی، فصل چهارم شامل بررسی مدارهای نگهدار موجود، طراحی یک نگهدار کم‌توان برای جمع‌کننده پیشنهادی در فصل قبل و شبیه‌سازی و مقایسه آن با مدل‌های قبلی، فصل پنجم مروری بر ساختارهای دینامیک چند خروجی و ارائه دو مدار جمع‌کننده تک‌بیتی با این ساختار. در فصل پایانی نیز خلاصه و نتیجه‌گیری کلی تحقیق به همراه پیشنهاداتی در زمینه کارهای آتی ارائه شده است.

### ۱-۴ خلاصه و نتیجه‌گیری فصل

با توجه به آنچه گفته شد بهینه‌سازی بلوک تمام جمع‌کننده از نظر سرعت و توان مصرفی به دلیل کاربردهای وسیع آن در سیستم‌های VLSI و ضرورت‌های اجتناب‌ناپذیر کاهش توان مصرفی، همواره حائز اهمیت می‌باشد. این نکته به همراه ارجحیت بعضی از مشخصه‌های ساختار دینامیک نسبت به استاتیک انگیزه‌ای شد تا در این تحقیق طراحی بلوک‌های تمام جمع‌کننده‌ی دینامیک توان‌پایین مدنظر قرار گیرد. در ادامه این فصل طرح کلی تحقیق و ترتیب مطالب آن ذکر گردیده است.

## فصل ۲

توان مصرفی و روش‌های کاهش آن در مدارهای دیجیتالی