

لَهُ الْحِلْةُ الْمُنْعَلِّمَةُ



دانشگاه صنعتی خواجه نصیرالدین طوسی

دانشگاه مهندسی برق و کامپیوتر

پایان نامه دوره کارشناسی ارشد مهندسی برق - الکترونیک

طراحی و شبیه‌سازی مبدل آنالوگ به دیجیتال هیبرید پایپ لاین-دلتا-سیگما
برای کاربردهای مخابراتی

توسط:

رضا محمدی

استاد راهنما:
دکتر حسین شمسی

۱۳۹۱ بهمن

تأییدیه هیات داوران

(برای پایان نامه)

هیات داوران پس از مطالعه پایان نامه و شرکت در جلسه دفاع از پایان نامه تهیه شده تحت عنوان : طراحی و شبیه سازی مبدل آنالوگ به دیجیتال هیبرید پاپ لاین - دلتا - سیگما برای کاربردهای مخابراتی توسط آقای رضا محمدی، صحت و کفایت تحقیق انجام شده را برای اخذ درجه کارشناسی ارشد رشته برق گرایش الکترونیک در تاریخ ۱۳۹۱/۱۱/۲۹ مورد تایید قرار می دهند.

اعضای هیئت داوران	نام و نام خانوادگی	رتبه علمی	امضاء
۱- استاد راهنمای	دکتر حسین شمسی	استادیار	
۲- استاد ممتحن داخلی	دکتر امیر مسعود سوداگر	استادیار	
۳- استاد ممتحن خارجی	دکتر امید هاشمی پور	دانشیار	
۴- نماینده تحصیلات تکمیلی	دکتر امیر مسعود سوداگر	استادیار	

اظهار نامه دانشجو

موضوع پایان نامه:

اینجانب رضا محمدی دانشجوی دوره کارشناسی ارشد مهندسی برق گرایش الکترونیک، دانشکده مهندسی برق دانشگاه صنعتی خواجه نصیرالدین طوسی گواهی می‌نمایم که تحقیقات ارائه شده در این پایان نامه با عنوان طراحی و شبیه‌سازی مبدل آنالوگ به دیجیتال هیبرید پایپ لاین-دلتا-سیگما برای کاربردهای مخابراتی توسط شخص اینجانب انجام شده است و صحت و اصالت مطالب نگارش شده مورد تأیید است و در مورد استفاده از کار دیگر محققان به مرجع مورد استفاده اشاره شده است. بعلاوه گواهی می‌کنم که مطالب مندرج در این پایان نامه تاکنون برای دریافت هیچ نوع مدرک یا امتیازی توسط اینجانب یا فرد دیگری در هیچ جا ارائه نشده است و در تدوین متن پایان نامه چارچوب (فرمت) مصوب دانشگاه را بطور کامل رعایت کرده‌ام.

امضاء دانشجو

تاریخ

حق طبع و نشر و مالکیت نتایج

(۱) حق چاپ و تکثیر این پایان‌نامه متعلق به نویسنده آن است. هرگونه کپی برداری به صورت کل پایان‌نامه یا بخشی از آن تنها با موافقت نویسنده یا کتابخانه دانشکده برق دانشگاه صنعتی خواجه نصیرالدین طوسی مجاز است.

(۲) کلیه حقوق معنوی این اثر متعلق به دانشگاه صنعتی خواجه نصیرالدین طوسی است و بدون اجازه‌ی کتبی دانشگاه به شخص ثالث قابل واگذاری نیست.

همچنین استفاده از اطلاعات و نتایج موجود در پایان‌نامه بدون ذکر مرجع مجاز نیست.

ضمناً متن این صفحه نیز باید در نسخه تکثیر شده وجود داشته باشد.

لقد کم بـ مدروـ مـ اـ عـ زـ مـ

قدرتانی:

داینجالازم می دانم از استاد بزرگوارم، جناب آقای دکتر حسین شمسی که باراہنی های ارزنده می خود مراد پیشبرد این پایان نامه یاری

رسانید و به عنین فرصتی را فرام نمودند تا تو انم از تجربیات ارزشمند شان استفاده کنم؛ مشکر و قدردانی نمایم. علاوه بر درس های پیاری که در

خدمت اساتید که اتقدر آقایان دکترا میدهاشمی پور و دکترا میرمود سوداکر در دانشگاه شهید بهشتی و خواجہ نصیرالدین طوسی که زبانه ام؛ از

ایشان به خاطر قبول زحمت ارزیابی این پایان نامه کمال مشکر را دارم.

از دوستان خوبم در آزمایشگاه تحقیقاتی مارات میکروالکترونیک و همی دوستان دوران تحصیلیم در دانشگاه خواجہ نصیرالدین طوسی که

دوران خاطره انگیری را با ایشان سپری کرده ام؛ مشکر می کنم. به عنین از تمام کسانی که از تجربیاتشان در انجام این پایان نامه و به عنین

دوران تحصیل استفاده نموده ام سپاسگزارم.

درنهایت، برخود واجب می دانم از پروردگار عزیزم به خاطر تامی ز حماشان مشکر کنم؛ عزیزانی که دلگرمی ها و لوزی هایشان در تمام مرحل

زندگی پشتوازای بسیار محکم برایم بوده و قطعاً تامی موقیت هایم را مد و یون آهنا، می دانم. به عنین از خواهر و برادر عزیزم که در مدت تحصیل تا

حدودی از این عزیزان غافل شده ام؛ عذرخواهی می کنم. امیدوارم روزی پاگلکوی مجتهدی بی دیغشان باشم.

چکیده

در این پایان‌نامه، یک مدولاتور دلتا-سیگما مرتبه‌ی چهار طراحی و شبیه‌سازی شده است. طرح ارائه شده، روشی برای امکان دستیابی به مدولاتور دلتا-سیگما مرتبه‌ی بالا با کوانتايزر دقت بالا، بدون نیاز به مدارهای خطی‌ساز را پیشنهاد می‌کند. در ضمن، ساختار ارائه شده مشکل پایداری نیز نداشته و ذاتاً پایدار می‌باشد. مدولاتور طراحی شده از دو مدولاتور مرتبه‌ی دوی تک-بیت در طبقات اول و دوم و یک مبدل آنالوگ به دیجیتال پایپ‌لاین ۸ بیت به عنوان کوانتايزر خارجی در طبقه‌ی سوم استفاده می‌کند. همچنین، امکان پیاده‌سازی روش کاهش فرکانس نمونه-برداری کوانتايزر خارجی، بر روی این ساختار مطرح شده است. نحوه‌ی پیاده‌سازی کاهش نرخ نمونه برداری برای ADC ارائه شده به گونه‌ای انجام شده است که منجر به حذف تعدادی از فیلترهای دیجیتال شده و صرفه جویی در مقدار توان مصرفی بخش دیجیتال را رقم می‌زند.

به منظور اثبات ایده‌ی مطرح شده، مدولاتور مرتبه‌ی ۲-۲ و همچنین ساختار با نرخ نمونه-برداری کاهش داده شده‌ی آن، با استفاده از نرم افزار MATLAB/SIMULINK به صورت رفتاری شبیه‌سازی شده است.

در نهایت، یک مبدل آنالوگ به دیجیتال ۱۲ بیتی با پهنای باند سیگنال ورودی برابر با ۱۰ مگاهرتز و فرکانس نمونه‌برداری ۱۶۰ مگا نمونه بر ثانیه در تکنولوژی سی‌ماس ۹۰ نانومتر و ولتاژ تغذیه یک ولت به کمک نرم‌افزار H-Spice طراحی و شبیه‌سازی شده است. مقدار سیگنال به نویز به دست آمده، با دامنه‌ی ورودی پیک تا پیک ۰/۶۶ ولت و فرکانس ۱۰۰ کیلوهرتز، برابر با ۶۷ دسی‌بل می‌باشد. توان مصرفی این مبدل در حدود ۲۵ میلی‌وات می‌باشد.

كلمات کلیدی: مبدل آنالوگ به دیجیتال، پایپ لاین، نرخ فرآنمونه برداری، مدولاتور دلتا-سیگما، دلتا-سیگما-پایپ‌لاین

فهرست

عنوان	صفحه
فهرست	ز.....
فهرست شکل‌ها	ی.....
فصل ۱ - مقدمه	۱.....
۱ - انگیزه‌ی تحقیق	۲.....
۲ - فصل بندی پایان‌نامه	۳.....
فصل ۲ - مبدل‌های آنالوگ به دیجیتال فرآنمونه بردار	۵.....
۱ - مقدمه	۶.....
۲ - مبدل‌های آنالوگ به دیجیتال دلتا-سیگما (فرآنمونه بردار)	۷.....
۳ - اصول مبدل‌های آنالوگ به دیجیتال دلتا-سیگما	۷.....
۴ - مدولاتورهای دلتا-سیگما	۸.....
۵ - مدولاتور دلتا-سیگمای مرتبه‌ی اول	۹.....
۶ - مدولاتور دلتا-سیگمای مرتبه‌ی دوم	۱۰.....
۷ - مدولاتور دلتا-سیگمای چند طبقه	۱۱.....
۸ - مشکل غیرخطی بودن مبدل‌های دیجیتال به آنالوگ چند بیتی و روش‌های خطی سازی آنها	۱۳.....
۹ - فیلتر یکدهی	۱۷.....
۱۰ - انواع مدولاتورها و مبدل‌های دلتا-سیگما پایپ لاین	۲۱.....
۱۱ - مقدمه	۲۱.....
۱۲ - اشاره‌ای به مبدل‌های آنالوگ به دیجیتال پایپ لاین (نرخ نایکوئیست)	۲۱.....
۱۳ - مدولاتورهای دلتا-سیگما پایپ لاین (ساختار Lslie-Singh)	۲۵.....
۱۴ - مبدل آنالوگ به دیجیتال دلتا-سیگما-پایپ لاین با نرخ فرآنمونه برداری کاهش داده شده	۲۷.....
۱۵ - معماری‌های ارائه شده برای مرتبه‌ی بالای شکل‌دهی و جبران کاهش SNR	۲۸.....
۱۶ - ساختار هیبرید دلتا-سیگما-پایپ لاین با طبقه‌ی اول پایپ لاین مشترک	۲۹.....
۱۷ - مبدل هیبرید دلتا-سیگما-پایپ لاین با مرتبه شکل‌دهی نویز افزایش یافته	۳۱.....
۱۸ - ساختار دلتا-سیگما پایپ لاین زمان پیوسته	۳۵.....
فصل ۳ - مبدل آنالوگ به دیجیتال دلتا-سیگما-پایپ لاین با مرتبه‌ی ۲-۲ + پیشنهادی	۳۶.....
۱ - مقدمه	۳۷.....
۲ - مدولاتور دلتا-سیگما پایپ لاین با مرتبه‌ی ۲-۲ +	۳۷.....

۳-۳-۱- معماري مبدل آنالوگ به ديجيتال دلتا-سيگما-پايبلاين مرتبه ۰-۲-۰ با نرخ نمونه برداری کاهش داده	۳۹	شده
فصل ۴- شبیه‌سازیها و رأی نتایج		
۴-۱- مقدمه	۴۳	
۴-۲- شبیه‌سازی‌های سیستمی با نرم افزار MATLAB	۴۳	
۴-۲-۱- شبیه‌سازی‌های سیستمی مدولاتور پیشنهادی	۴۳	
۴-۲-۲- معماري مبدل با نرخ نمونه برداری کاهش داده شده و نتایج شبیه‌سازی	۴۷	
۴-۲-۳- مقایسه سخت افزاری براساس شبیه‌سازی‌های سیستمی	۴۹	
۴-۲-۴- شبیه‌سازی‌ها با نرم افزار H-SPICE	۵۱	
۴-۳-۱- مقدمه	۵۱	
۴-۳-۲- مدولاتور دلتا-سیگما مرتبه دو	۵۱	
۴-۳-۳- نویز و تعیین مقادیر خازن‌های استفاده شده	۵۳	
۴-۳-۴- طراحی تقویت کننده‌های عملیاتی	۵۵	
۴-۳-۵- طراحی کوانتايزر	۵۸	
۴-۳-۶- طراحی مدار دیجیتال به آنالوگ	۶۰	
۴-۳-۷- مبدل آنالوگ به دیجیتال پایپلاین با دقت ۸ بیت	۶۱	
۴-۳-۸- نتایج شبیه‌سازی‌های مداری	۶۲	
۴-۳-۹- مقایسه‌ی عملکرد مبدل طراحی شده در این پایان‌نامه با مبدل‌های دیگر	۶۴	
فصل ۵- نتیجه‌گیری و پیشنهادها	۶۶	
۵-۱- نتیجه‌گیری	۶۷	
۵-۲- پیشنهادها	۶۷	
فهرست مراجع	۶۹	

فهرست

عنوان

صفحه

جدول ۱-۲: مقایسه سخت افزار مورد نیاز برای خطی سازی DAC با تعداد بیت های B با روش های مختلف ۱۷	۱۷
جدول ۱-۴: ضرایب مقیاس بندی برای مدولاتور ارائه شده ۴۴	۴۴
جدول ۲-۴: مقایسه سخت افزاری مدولاتور های متداول و ارائه شده و ساختار با نرخ کاهش داده شده ۵۰	۵۰
جدول ۳-۴: مقادیر خازن های نمونه بردار و انتگرال گیری برای مدولاتور های طبقات اول و دوم ۵۵	۵۵
جدول ۴-۴: اندازه هی ترانزیستور های تقویت کننده عملیاتی انتگرال گیر اول و مدار بایاس آن بر حسب میکرومتر ... ۵۷	۵۷
جدول ۴-۵: مشخصات تقویت کننده های عملیاتی طراحی شده ۵۸	۵۸
جدول ۴-۶: اندازه هی ترانزیستور های مدار Latch بر حسب میکرومتر ۵۹	۵۹
جدول ۷-۴: اندازه ترانزیستور های مدار NAND استفاده شده در SR-latch ۵۹	۵۹
جدول ۸-۴: اندازه هی ترانزیستور های مدار DAC بر حسب میکرومتر ۶۰	۶۰
جدول ۹-۴: مشخصات مبدل های آنالوگ به دیجیتال پایپ لاین موجود ۶۱	۶۱
جدول ۱۰-۴: مشخصات مدولاتور شبیه سازی شده ۶۲	۶۲
جدول ۱۱-۴: مقایسه ADC پیاده سازی شده در این پایان نامه با چند مبدل آنالوگ به دیجیتال دیگر ۶۵	۶۵

فهرست شکل‌ها

عنوان

صفحه

شکل ۱-۲: حذف نویز خارج از باند و عمل یکدهی برای سیگنال فرآنمونه برداری شده ۸	۸
شکل ۲-۲: الف) ساختار کلی مدولاتور دلتا-سیگما و ب) مدل خطی آن ۹	۹
شکل ۳-۲: الف) مدلاتور دلتا-سیگمای مرتبهی اول و ب) مدل خطی آن ۱۰	۱۰
شکل ۴-۲: مدولاتور دلتا-سیگمای مرتبه دوم ۱۱	۱۱
شکل ۵-۲: مدولاتور مرتبهی چهار متشکل از دو مدولاتور مرتبهی دو ۱۲	۱۲
شکل ۶-۲: شبکه DEM برای مبدل دیجیتال به آنالوگ B بیت ۱۵	۱۵
شکل ۷-۲: DEM برای خطی سازی DAC سه بیت به روش‌های مختلف(به منظور سادگی در نمایش، از گراف برای نشان دادن روش مورد نظر استفاده شده و همچنین سیگنال کنترل کلیدها نیز نشان داده نشده‌اند)، الف) به روش BSN ب) روش با سخت افزار بهینه ج) روش IBCN ۱۶	۱۶
شکل ۸-۲: فیلتر یکدهی چند مرحله‌ای : الف) سینک با یک فیلتر IIR دنبال می‌شود، ب) سینک با فیلترهای نیمه-باند دنبال می‌شود ۱۸	۱۸
شکل ۹-۲: تحقق فیلتر سینک به صورت سری کردن انگرال گیرها و مشتق‌گیرها. الف) زیرنمونه‌برداری انجام شده پس از اتمام کردن فیلترها، ب) روش مناسب تر وقتی کاهش نرخ قبل از مشتق‌گیرها انجام می‌شود. ۲۰	۲۰
شکل ۱۰-۲: ساختار یک مبدل آنالوگ به دیجیتال پایپ لاین ۲۲	۲۲
شکل ۱۱-۲: افزایش خروجی یک طبقه با تغییر سطح تصمیم گیری در آن ۲۳	۲۳
شکل ۱۲-۲: طبقه‌ی ۱/۵ بیتی الف) ولتاژ خروجی بر حسب ولتاژ ورودی یک طبقه ۱/۵ بیتی اصلاح شده ب) بیت-های خروجی طبقه ۱/۵ بیتی بر حسب ولتاژ ورودی ج) نحوهی عملکرد DAC بر حسب بیت‌های ورودی آن ۲۴	۲۴
شکل ۱۳-۲: نحوهی اصلاح بیت‌های خروجی یک ADC ی پایپ لاین با ساختار ۱/۵ بیت ۲۵	۲۵
شکل ۱۴-۲: مدولاتور دلتا-سیگما با کوانتايزر داخلی از نوع فلش ۲۶	۲۶
شکل ۱۵-۲: ساختار مدولاتور کاسکد دلتا-سیگما-پایپ لاین ۲۶	۲۶
شکل ۱۶-۲: ساختار دلتا-سیگما-پایپ لاین الف) به همراه فیلتر یکدهی و با نرخ فرآنمونه برداری کاهش داده شده ۲۸	۲۸
شکل ۱۷-۲: ساختار با نرخ نمونه‌برداری کاهش داده شده SNR بالا ۲۹	۲۹
شکل ۱۸-۲: ساختار دلتا-سیگما پایپ لان با طبق اول پایپ لاین مشترک ۳۰	۳۰
شکل ۱۹-۲: ساختار مبدل آنالوگ به دیجیتال دلتا-سیگما پایپ لاین ۳۱	۳۱
شکل ۲۰-۲: مدولاتور دلتا-سیگما با کوانتايزر از نوع مبدل پایپ لاین ۳۲	۳۲
شکل ۲۱-۲: خارج کردن نویز کوانتايزر اسیون پایپ لاین به صورت آنالوگ ۳۳	۳۳
شکل ۲۲-۲: جایگذاری DAC فیدبک در مدولاتور دلتا-سیگما با مبدل پایپ لاین به عنوان کوانتايزر ۳۳	۳۳
شکل ۲۳-۲: دیرکرد اولیه در مدولاتور دلتا-سیگما با ADC ای پایپ لاین به عنوان کوانتاizer ۳۴	۳۴

شکل ۲-۴-۲: مدولاتور هیبرید دلتا-سیگما پایپ لاین با NTF اصلاح شده	۳۵
شکل ۳-۱: معماری مدولاتور با مرتبه ۰-۲-۲	۳۸
شکل ۳-۲: نحوه‌ی پیاده‌سازی معماری ارائه شده با نرخ نمونه برداری کاهش داده شده	۴۱
شکل ۴-۱: ساختار مدولاتور دلتا-سیگما پایپ لاین با مرتبه ۰-۲-۲	۴۴
شکل ۴-۲: SNR خروجی بر حسب تعداد بیت‌های مبدل پایپ لاین، الف) OSR=8 ب) OSR=16	۴۵
شکل ۴-۳: نمودار رنج دینامیکی مدولاتور با مرتبه ۰-۲-۲	۴۶
شکل ۴-۴: طیف سیگنال خروجی مدولاتور بر حسب فرکانس نمونه برداری نرمالیزه	۴۶
شکل ۴-۵: نمودار SNR خروجی مدولاتور بر حسب بهره محدود آpm و عدم تطابق بین ضرایب	۴۷
شکل ۶-۴: ساختار ارائه شده با نرخ فرآنمونه برداری کاهش داده شده به همراه ضرایب مقایس‌بندی	۴۸
شکل ۷-۴: نمودار رنج دینامیکی با نرخ نمونه برداری کاهش داده شده بعد از اولین فیلتر یکدهی	۴۸
شکل ۸-۴: طیف فرکانسی با SNR بیشینه با نرخ نمونه برداری کاهش داده شده بعد از اولین فیلتر یکدهی	۴۹
شکل ۹-۴: الف) ساختار مداری مدولاتور دلتا-سیگمای مرتبه دوی استفاده شده، ب) نمودار زمان‌بندی کلاک	۵۲
شکل ۱۰-۴: تقویت‌کننده عملیاتی طراحی شده	۵۵
شکل ۱۱-۴: الف، ب) مدارهای بایاس، ب) مدار فیدبک مد مشترک	۵۶
شکل ۱۲-۴: نحوه‌ی محاسبه خازن بار برای انتگرال‌گیر اول، الف) فاز نمونه برداری ب) فاز انتگرال‌گیری	۵۷
شکل ۱۳-۴: نمودار بهره و فاز تقویت‌کننده‌ی عملیاتی طراحی شده برای انتگرال‌گیر اول	۵۸
شکل ۱۴-۴: مدار مقایسه کننده (بخش latch)	۵۹
شکل ۱۵-۴: الف) ساختار SR-latch ب) مدار NAND	۶۰
شکل ۱۶-۴: مدار DAC استفاده شده	۶۰
شکل ۱۷-۴: طیف فرکانسی خروجی با ۸۱۹۲ FFT نقطه‌ای	۶۳
شکل ۱۸-۴: طیف فرکانسی خروجی با ۸۱۹۲ FFT نقطه‌ای و ورودی سینوسی برای ساختار با نرخ نمونه برداری کاهش داده شده پس از اولین فیلتر یکدهی	۶۳
شکل ۱۹-۴: نمودار تحلیل توان مصرفی مبدل طراحی شده	۶۴

فصل ١ – مقدمة

۱-۱- انگیزه‌ی تحقیق

مبدل‌های آنالوگ به دیجیتال^۱ (ADC) از جمله قسمت‌های اصلی در اکثر مدارهای الکترونیکی می‌باشند. امروزه با افزایش استانداردهای مخابراتی باند وسیع، طراحی مبدل‌های داده‌ای که این استانداردها را پوشش می‌دهند، ارزشمند بوده و تحقیقات گسترهای در این زمینه صورت می‌پذیرد. در میان انواع مبدل‌های آنالوگ به دیجیتال موجود، مبدل‌های پایپلاین^۲ و مبدل‌های دلتا-سیگما^۳ از جمله‌ی پر اهمیت‌ترین آنها برای کاربرد مذکور می‌باشند. مبدل‌های آنالوگ به دیجیتال پایپلاین برای کاربردهای بالا، نیازمند کالیبراسیون و مدارهای جانبی آن می‌باشند که توان اضافی را به مدار تحمیل می‌کنند [۱].

مبدل‌های دلتا-سیگما از جمله مبدل‌های با نرخ فرآنمونه‌بردار^۴ برای کاربردهای با دقت بالا عموماً برای دقت‌های بالای ۱۶ بیت)، و نرخ فرآنمونه‌برداری^۵ (OSR) بالای ۳۲ می‌باشند. OSR بالا منجر به کاهش پهنای باند ورودی می‌شود، لذا برای افزایش سرعت، باید OSR را کاهش داد که این امر موجب کاهش دقت این نوع مبدل‌ها می‌شود [۲].

ساختار پیوندی^۶ (هیبرید) دلتا-سیگما-پایپلاین ترکیبی از دو مبدل یاد شده می‌باشد. این نوع از مبدل‌ها که مصالحه‌ای بین چالش‌های یاد شده برقرار می‌کنند، با توجه به جذابیت‌های خاص خود اخیراً مورد توجه طراحان قرار گرفته‌اند [۱], [۳], [۴]. این ساختارها انتخاب خوبی برای کاربردهای باند پهن (OSR کم) و دقت بالا می‌باشند. با توجه به مزایای مبدل‌های دلتا-سیگما-پایپلاین^۷ که به تفصیل در متن پایان‌نامه به آنها اشاره می‌شود، این ساختار برای انجام این پروژه انتخاب شده است.

در این پایان‌نامه یک مدولاتور دلتا-سیگما با مرتبه‌ی شکل‌دهی نویز^۸ چهار، طراحی و شبیه‌سازی می‌شود. برخلاف ساختارهای متداول که اکثراً مرتبه‌ی شکل‌دهی نویز پایینی دارند، روشی برای امکان دستیابی به مدولاتورهای مرتبه‌ی بالا با کوانتايزرهای با تعداد بیت‌های بالا بدون نیاز به

¹ Analog-to-Digital Converter

² Pipeline

³ Delta-Sigma

⁴ Oversampling Data Converters

⁵ Oversampling Ratio

⁶ Hybrid

⁷ Delta-Sigma-Pipeline

⁸ Noise Shaping Order

مدارهای DEM ارائه و به صورت رفتاری و همچنین در سطح ترانزیستور شبیه‌سازی می‌شود، که البته مشکل پایداری نیز نداشته و ذاتاً پایدار باشد.

۲-۱- فصل بندی پایان‌نامه

این پایان‌نامه از پنج فصل تشکیل شده است. پس از فصل اول که مقدمه‌ای بر موضوع پایان‌نامه است، فصل دوم نحوه عملکرد مبدل‌های آنالوگ به دیجیتال فرآنمونه بردار را تشریح می‌کند. در بخش اول از این فصل، ابتدا اصول مبدل‌های فرآنمونه بردار دلتا-سیگما بررسی شده و سپس اجزای تشکیل دهنده‌ی این نوع مبدل، مانند انواع مدولاتورهای دلتا-سیگما (تک‌طبقه^۱ و چند‌طبقه^۲) و فیلتر یک‌دهی^۳ (دی‌سی‌میشن) آن، مورد بررسی قرار می‌گیرد. در بخش دوم، انواع مبدل‌های دلتا-سیگما-پایپ‌لاین و ساختارهای مختلف آن، به تفصیل ارائه شده و مورد بحث قرار می‌گیرد.

در فصل سوم، یک مدولاتور دلتا-سیگما-پایپ‌لاین با مرتبه‌ی شکل‌دهی نویز ۲-۲-۰ پیشنهاد می‌شود. همچنین امکان پیاده‌سازی کاهش نرخ نمونه برداری در قسمت پایپ‌لاین برای معماری پیشنهادی، ارائه شده و مزايا و معایب ساختار مطرح شده مورد بررسی قرار می‌گیرد.

در فصل چهارم، نتایج شبیه‌سازی‌های انجام شده ارائه می‌شود. این فصل متشکل از دو بخش مجزا می‌باشد. بخش اول شامل شبیه‌سازی‌های رفتاری^۴ با استفاده از نرم‌افزار MATLAB/SIMULINK می‌باشد. در این بخش، اثرات محدودیت‌های مداری بررسی شده و ساختار بهینه برای کم کردن این اثرات انتخاب می‌گردد. در بخش دوم، طراحی تک‌تک اجزای تشکیل‌دهنده‌ی سیستم طراحی شده، اعم از تقویت‌کننده‌های عملیاتی^۵، مقایسه گر^۶ها، انتگرال-گیر^۷ها و ... در سطح ترانزیستور^۸ ارائه شده و در نهایت، مبدل پیشنهادی با استفاده از نرم‌افزار H-Spice پیاده‌سازی شده و نتایج شبیه‌سازی‌ها پس از پردازش توسط نرم‌افزار MATLAB گزارش می‌شود.

¹ Single Stage

² Multi Stage

³ Decimation Filter

⁴ Behavioral Simulations

⁵ Operational AMPlifier(op-amp)

⁶ Comparator

⁷ Integrator

⁸ Transistor Level

نهایتاً، در فصل آخر از کارهای انجام شده نتیجه‌گیری می‌شود و پیشنهادهایی برای کارهای آتی و بهبود عملکرد مبدل ارائه شده، بیان می‌گردد.

فصل ۲- مبدل‌های آنالوگ به دیجیتال فرآنمونه بردار

۱-۲- مقدمه

مبدل‌های آنالوگ به دیجیتال براساس نرخ نمونه‌برداری آن‌ها، به دو دسته مبدل‌های با نرخ نایکوئیست^۱ و مبدل‌های فرآنمونه‌بردار^۲ تقسیم‌بندی می‌شوند. در مبدل‌های نوع اول، نمونه‌برداری با حداقل نرخ ممکن یا همان نرخ نایکوئیست که دو برابر پهنه‌ای باند سیگنال آنالوگ ورودی است، صورت می‌پذیرد. مبدل‌های فرآنمونه‌بردار، با سرعت چندین برابر نرخ نایکوئیست از سیگنال آنالوگ ورودی نمونه‌برداری می‌کنند. همان‌گونه که قبلاً نیز اشاره، نسبت نرخ نمونه‌برداری به نرخ نایکوئیست را در این نوع مبدل‌ها نرخ فرآنمونه‌برداری یا OSR می‌نامند. مقدار OSR بسته به پهنه‌ای باند سیگنال ورودی و دقت مورد نیاز از ۴ تا ۱۰۲۴ متغیر می‌باشد^[۵]. به دلیل نرخ نمونه‌برداری بالا، این نوع مبدل‌ها به فیلترهای ضد تداخل^۳ بسیار ساده‌تری نسبت به مبدل‌های با نرخ نایکوئیست نیاز دارند. در مبدل‌های با نرخ نایکوئیست هر کد دیجیتال خروجی متناظر با یک نمونه از سیگنال ورودی می‌باشد. بنابراین هر نمونه از سیگنال ورودی باید با دقت کل مبدل به کد دیجیتال تبدیل شود. به دلیل محدودیت‌های مداری، دستیابی به دقت‌های بالا در این نوع مبدل‌ها بدون استفاده از روش‌های کالیبراسیون میسر نخواهد بود. در مقابل مبدل‌های فرآنمونه‌بردار با نمونه‌برداری بیش‌تر از نرخ نایکوئیست و همچنین شکل‌دهی نویز کوانتیزاسیون^۴ به دقت‌های بالا در ازای کاهش پهنه‌ای باند سیگنال آنالوگ ورودی دست می‌یابند. مبدل‌های آنالوگ به دیجیتال دلتا-سیگما از انواع مبدل‌های فرآنمونه‌بردار می‌باشند. بخش آنالوگ این نوع مبدل‌ها از مدولاتور^۵‌های دلتا-سیگما تشکیل شده است^[۶].

در این فصل ابتدا اصول کلی مبدل‌های آنالوگ به دیجیتال فرآنمونه‌بردار دلتا-سیگما مورد بررسی قرار می‌گیرد. سپس، ساختار مدولاتورهای دلتا-سیگما تک طبقه و چندطبقه بررسی شده و مزايا و معایب آن‌ها مورد بحث قرار می‌گیرد. همچنین ساختارهای مختلف موجود برای مبدل‌های دلتا-سیگما-پایپ‌لاین پس از اشاره‌ای جزئی به مبدل‌های آنالوگ به دیجیتال پایپ‌لاین بررسی می‌شود.

¹ Nyquist Rate

² Over sampling

³ Anti Aliasing Filters

⁴ Quantization Noise

⁵ Modulator

۲-۲-مبدل‌های آنالوگ به دیجیتال دلتا-سیگما (فرانمونه بردار)

۱-۲-۲- اصول مبدل‌های آنالوگ به دیجیتال دلتا-سیگما

مبدل‌های آنالوگ به دیجیتال فرانمونه بردار با نرخ بیش از نرخ نایکوئیست، نمونه برداری را انجام می‌دهند و با این کار نویز کوانتیزاسیون را به فرکانس‌های بالاتر انتقال می‌دهند. از آن جا که توان نویز کوانتیزاسیون مقداری ثابت است، بنابراین مقدار آن در پهنهای باند مورد نظر کم شده و با استفاده از یک فیلتر دیجیتال می‌توان نویز کوانتیزاسیون خارج از باند را حذف کرد و با این کار (شكل‌دهی نویز) به فرکانس‌های بالاتر و حذف نویز در فرکانس‌های خارج از باند) به دقت‌های بالاتری دست یافت. لذا با افزایش مرتبه‌ی شکل‌دهی و یا نرخ فرانمونه برداری می‌توان به دقت موردنظر دست پیدا کرد. شکل ۱-۲ طیف خروجی یک مبدل فرانمونه بردار را در هر مرحله از پردازش، اعم از مدولاسیون، فیلتر دیجیتال و فیلتر یک‌دهی را نشان می‌دهد. طیف شماره‌ی ۱، طیف سیگنال ورودی با پهنهای باند f_B و فرکانس نمونه برداری f_N را نشان می‌دهد. طیف شماره‌ی ۲، طیف خروجی بعد از مدولاسیون دلتا-سیگما می‌باشد. همان‌طور که مشاهده می‌شود، نویز کوانتیزاسیون به فرکانس‌های بالاتر از فرکانس ورودی انتقال داده شده است. در طیف شماره‌ی ۳، با استفاده از فیلتر دیجیتال، نویز خارج از باند حذف شده و نهایتاً همان‌طور که در طیف آخر قابل مشاهده می‌شود، فرکانس نمونه برداری توسط فیلتر یک‌دهی^۱ به نرخ نایکوئیست می‌رسد. معماری فیلتر یک‌دهی در بخش بعد به تفصیل ارائه می‌شود. بنابراین، در این نوع مبدل‌ها توان نویز کوانتیزاسیون در پهنهای باند مورد نظر کاهش داده شده و بدین ترتیب امکان رسیدن به نسبت سیگنال به نویز^۲ (SNR) بیشتر یعنی دقت و تعداد بیت‌های بالا میسر می‌شود [۷].

همان‌طور که توضیح داده شد، استفاده از فیلتر دیجیتال ایده‌آل، نویز را از f_B تا $\frac{f_s}{2}$ حذف می‌کند و به طور قابل ملاحظه‌ای توان نویز را با ضریب $f_s/2f_B$ کاهش می‌دهد. این مقدار، همان نرخ فرانمونه برداری (OSR) می‌باشد، لذا همان‌طور که در رابطه‌ی (۱-۲) مشخص است توان نویز با ضریب عکس OSR کاهش می‌یابد.

$$V_{n,B}^2 = \frac{\Delta^2}{12} \frac{2f_B}{f_s} = \frac{V_{ref}^2}{12 \cdot 2^{2n}} \frac{1}{OSR} \quad (1-2)$$

در رابطه بالا، V_{ref} مقدار ولتاژ مرجع و n تعداد بیت‌ها می‌باشد [۷].

¹ Decimation

² Signal-to-Noise Ratio