

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



۱۳۰۷

دانشگاه صنعتی خواجه نصیرالدین طوسی

دانشکده مهندسی برق و کامپیوتر

پایان نامه دوره کارشناسی ارشد مهندسی برق - الکترونیک

طراحی و شبیه‌سازی مبدل آنالوگ به دیجیتال هیبرید پایپ لاین-دلتا-سیگما
برای کاربردهای مخابراتی

توسط:

رضا محمدی

استاد راهنما:

دکتر حسین شمسی

بهمن ۱۳۹۱

تأییدیه هیات داوران

(برای پایان نامه)

هیات داوران پس از مطالعه پایان نامه و شرکت در جلسه دفاع از پایان نامه تهیه شده تحت عنوان: طراحی و شبیه سازی مبدل آنالوگ به دیجیتال هیبرید پایپ لاین-دلتا-سیگما برای کاربردهای مخابراتی توسط آقای رضا محمدی، صحت و کفایت تحقیق انجام شده را برای اخذ درجه کارشناسی ارشد رشته برق گرایش الکترونیک در تاریخ ۱۳۹۱/۱۱/۲۹ مورد تأیید قرار می دهند.

امضاء	رتبه علمی	نام و نام خانوادگی	اعضای هیئت داوران
	استادیار	دکتر حسین شمسی	۱- استاد راهنما
	استادیار	دکتر امیرمسعود سوداگر	۲- استاد ممتحن داخلی
	دانشیار	دکتر امید هاشمی پور	۳- استاد ممتحن خارجی
	استادیار	دکتر امیرمسعود سوداگر	۴- نماینده تحصیلات تکمیلی

اظهار نامه دانشجو

موضوع پایان نامه:

اینجانب رضا محمدی دانشجوی دوره کارشناسی ارشد مهندسی برق گرایش الکترونیک، دانشکده مهندسی برق دانشگاه صنعتی خواجه نصیرالدین طوسی گواهی می‌نمایم که تحقیقات ارائه شده در این پایان نامه با عنوان طراحی و شبیه‌سازی مبدل آنالوگ به دیجیتال هیبرید پایپ لاین-دلتا-سیگما برای کاربردهای مخابراتی توسط شخص اینجانب انجام شده است و صحت و اصالت مطالب نگارش شده مورد تأیید است و در مورد استفاده از کار دیگر محققان به مرجع مورد استفاده اشاره شده است. بعلاوه گواهی می‌کنم که مطالب مندرج در این پایان نامه تاکنون برای دریافت هیچ نوع مدرک یا امتیازی توسط اینجانب یا فرد دیگری در هیچ جا ارائه نشده است و در تدوین متن پایان نامه چارچوب (فرمت) مصوب دانشگاه را بطور کامل رعایت کرده‌ام.

امضاء دانشجو

تاریخ

حق طبع و نشر و مالکیت نتایج

(۱) حق چاپ و تکثیر این پایان نامه متعلق به نویسنده آن است. هرگونه کپی برداری به صورت کل پایان نامه یا بخشی از آن تنها با موافقت نویسنده یا کتابخانه دانشکده برق دانشگاه صنعتی خواجه نصیرالدین طوسی مجاز است.

(۲) کلیه حقوق معنوی این اثر متعلق به دانشگاه صنعتی خواجه نصیرالدین طوسی است و بدون اجازه‌ی کتبی دانشگاه به شخص ثالث قابل واگذاری نیست.

همچنین استفاده از اطلاعات و نتایج موجود در پایان نامه بدون ذکر مرجع مجاز نیست.

ضمناً متن این صفحه نیز باید در نسخه تکثیر شده وجود داشته باشد.

تقدیم بہ پدر و مادر عزیزم

قدردانی:

در اینجا لازم می‌دانم از استاد بزرگوارم، جناب آقای دکتر حسین شمس‌کی که بارها بهمانی‌های ارزنده‌ی خود مراد پیش برد این پایان‌نامه‌ی یاری رسانند و همچنین فرصتی را فراهم نمودند تا بتوانم از تجربیات ارزشمندشان استفاده کنم؛ شکر و قدردانی‌هایم. علاوه بر درس‌های پربرای که در خدمت استادیگرانقدر آقایان دکتر امید‌ناشی پور و دکتر امیر معود سوداگر در دانشگاه شهید بهشتی و خوابه نصیرالدین طوسی گذرانده‌ام؛ از ایشان به خاطر قبول زحمت ارزیابی این پایان‌نامه کمال شکر را دارم.

از دوستان خوبم در آزمایشگاه تحقیقاتی مدارات میکروالکترونیک و هم‌بسی دوستان دوران تحصیل در دانشگاه خوابه نصیرالدین طوسی که دوران خاطره‌انگیزی را با ایشان سپری کرده‌ام؛ شکر می‌کنم. همچنین از تمام کسانی که از تجربیاتشان در انجام این پایان‌نامه و همچنین دوران تحصیل استفاده نموده‌ام سپاسگزارم.

در نهایت، بر خود واجب می‌دانم از پدر و مادر عزیزم به خاطر تمامی زحماتشان شکر کنم؛ عزیزانی که دگر می‌باید و دلسوزی‌هایشان در تمام مراحل زندگی پشتوانه‌ای بسیار محکم برایم بوده و قطعاً تمامی موفقیت‌هایم را مدیون آنها، می‌دانم. همچنین از خواهر و برادر عزیزم که در مدت تحصیل تا حدودی از این عزیزان غافل شده‌ام؛ عذرخواهی می‌کنم. امیدوارم روزی پاسخگوی محبت‌های بی‌دریغشان باشم.

چکیده

در این پایان نامه، یک مدولاتور دلتا-سیگمای مرتبه‌ی چهار طراحی و شبیه‌سازی شده است. طرح ارائه شده، روشی برای امکان دستیابی به مدولاتور دلتا-سیگمای مرتبه‌ی بالا با کوانتایزر دقت بالا، بدون نیاز به مدارهای خطی‌ساز را پیشنهاد می‌کند. در ضمن، ساختار ارائه شده مشکل پایداری نیز نداشته و ذاتاً پایدار می‌باشد. مدولاتور طراحی شده از دو مدولاتور مرتبه‌ی دوی تک-بیت در طبقات اول و دوم و یک مبدل آنالوگ به دیجیتال پایپ‌لاین ۸ بیت به عنوان کوانتایزر خارجی در طبقه‌ی سوم استفاده می‌کند. همچنین، امکان پیاده‌سازی روش کاهش فرکانس نمونه-برداری کوانتایزر خارجی، بر روی این ساختار مطرح شده است. نحوه‌ی پیاده‌سازی کاهش نرخ نمونه برداری برای ADC ارائه شده به گونه‌ای انجام شده است که منجر به حذف تعدادی از فیلترهای دیجیتال شده و صرفه جویی در مقدار توان مصرفی بخش دیجیتال را رقم می‌زند.

به منظور اثبات ایده‌ی مطرح شده، مدولاتور مرتبه‌ی ۲-۲-۰ و همچنین ساختار با نرخ نمونه-برداری کاهش داده شده‌ی آن، با استفاده از نرم افزار MATLAB/SIMULINK به صورت رفتاری شبیه‌سازی شده است.

در نهایت، یک مبدل آنالوگ به دیجیتال ۱۲ بیتی با پهنای باند سیگنال ورودی برابر با ۱۰ مگاهرتز و فرکانس نمونه‌برداری ۱۶۰ مگا نمونه بر ثانیه در تکنولوژی سی‌ماس ۹۰ نانومتر و ولتاژ تغذیه یک ولت به کمک نرم‌افزار H-Spice طراحی و شبیه‌سازی شده است. مقدار سیگنال به نویز به دست آمده، با دامنه‌ی ورودی پیک تا پیک ۰/۶۶ ولت و فرکانس ۱۰۰ کیلوهرتز، برابر با ۶۷ دسی‌بل می‌باشد. توان مصرفی این مبدل در حدود ۲۵ میلی‌وات می‌باشد.

کلمات کلیدی: مبدل آنالوگ به دیجیتال، پایپ لاین، نرخ فرامونه برداری، مدولاتور دلتا-سیگما، دلتا-سیگما-پایپ‌لاین

فهرست

عنوان	صفحه
فهرست	ز
فهرست شکل‌ها	ی
فصل ۱- مقدمه	۱
۱-۱- انگیزه‌ی تحقیق	۲
۱-۲- فصل بندی پایان‌نامه	۳
فصل ۲- مبدل‌های آنالوگ به دیجیتال فرامونه بردار	۵
۱-۲- مقدمه	۶
۲-۲- مبدل‌های آنالوگ به دیجیتال دلتا-سیگما (فرامونه بردار)	۷
۱-۲-۲- اصول مبدل‌های آنالوگ به دیجیتال دلتا-سیگما	۷
۲-۲-۲- مدولاتورهای دلتا-سیگما	۸
۳-۲-۲- مدولاتور دلتا-سیگمای مرتبه‌ی اول	۹
۴-۲-۲- مدولاتور دلتا-سیگمای مرتبه‌ی دوم	۱۰
۵-۲-۲- مدولاتور دلتا-سیگمای چند طبقه	۱۱
۶-۲-۲- مشکل غیرخطی بودن مبدل‌های دیجیتال به آنالوگ چند بیتی و روش‌های خطی سازی آنها	۱۳
۷-۲-۲- فیلتر یکدهی	۱۷
۳-۲- انواع مدولاتورها و مبدل‌های دلتا-سیگما پایپ لاین	۲۱
۱-۳-۲- مقدمه	۲۱
۲-۳-۲- اشاره ای به مبدل‌های آنالوگ به دیجیتال پایپ لاین (نرخ نایکوئیست)	۲۱
۳-۳-۲- مدولاتورهای دلتا-سیگما پایپ لاین (ساختار Lslie-Singh)	۲۵
۴-۳-۲- مبدل آنالوگ به دیجیتال دلتا-سیگما-پایپ لاین با نرخ فرامونه برداری کاهش داده شده	۲۷
۵-۳-۲- معماری‌های ارائه شده برای مرتبه‌ی بالای شکل‌دهی و جبران کاهش SNR	۲۸
۶-۳-۲- ساختار هیبرید دلتا-سیگما-پایپ لاین با طبقه‌ی اول پایپ لاین مشترک	۲۹
۷-۳-۲- مبدل هیبرید دلتا-سیگما-پایپ لاین با مرتبه شکل‌دهی نويز افزایش یافته	۳۱
۸-۳-۲- ساختار دلتا-سیگما پایپ لاین زمان پیوسته	۳۵
فصل ۳- مبدل آنالوگ به دیجیتال دلتا-سیگما-پایپ لاین با مرتبه‌ی ۲-۲-۰ پیشنهادی	۳۶
۱-۳- مقدمه	۳۷
۲-۳- مدولاتور دلتا-سیگما پایپ لاین با مرتبه‌ی ۲-۲-۰	۳۷

۳-۳	معماری مبدل آنالوگ به دیجیتال دلتا-سیگما-پایپ لاین مرتبه‌ی ۲-۲-۰ با نرخ نمونه برداری کاهش داده شده	۳۹
فصل ۴- شبیه‌سازیها و ارائه نتایج		
۴۲		
۴-۱-۱	مقدمه	۴۳
۴-۲-۲	شبیه‌سازی‌های سیستمی با نرم افزار MATLAB	۴۳
۴-۲-۱-۱	شبیه‌سازی‌های سیستمی مدولاتور پیشنهادی	۴۳
۴-۲-۲-۲	معماری مبدل با نرخ نمونه برداری کاهش داده شده و نتایج شبیه‌سازی	۴۷
۴-۲-۳-۳	مقایسه سخت افزاری براساس شبیه‌سازی‌های سیستمی	۴۹
۴-۳-۳-۳	شبیه‌سازی‌ها با نرم‌افزار H-SPICE	۵۱
۴-۳-۱-۱	مقدمه	۵۱
۴-۳-۲-۲	مدولاتور دلتا-سیگمای مرتبه‌ی دو	۵۱
۴-۳-۳-۳	نویز و تعیین مقادیر خازن‌های استفاده شده	۵۳
۴-۳-۴-۴	طراحی تقویت کننده‌های عملیاتی	۵۵
۴-۳-۵-۵	طراحی کوانتایزر	۵۸
۴-۳-۶-۶	طراحی مدار دیجیتال به آنالوگ	۶۰
۴-۳-۷-۷	مبدل آنالوگ به دیجیتال پایپ لاین با دقت ۸ بیت	۶۱
۴-۳-۸-۸	نتایج شبیه‌سازی‌های مداری	۶۲
۴-۳-۹-۹	مقایسه‌ی عملکرد مبدل طراحی شده در این پایان‌نامه با مبدل‌های دیگر	۶۴
فصل ۵- نتیجه‌گیری و پیشنهادها		
۶۶		
۵-۱-۱	نتیجه‌گیری	۶۷
۵-۲-۲	پیشنهادها	۶۷
۶۹	فهرست مراجع	

فهرست

عنوان	صفحه
جدول ۲-۱: مقایسه سخت‌افزار مورد نیاز برای خطی سازی DAC با تعداد بیت‌های B با روش‌های مختلف	۱۷
جدول ۴-۱: ضرایب مقیاس‌بندی برای مدولاتور ارائه شده	۴۴
جدول ۴-۲: مقایسه سخت‌افزاری مدولاتورهای متداول و ارائه شده و ساختار با نرخ کاهش داده شده	۵۰
جدول ۴-۳: مقادیر خازنهای نمونه بردار و انتگرالگیری برای مدولاتورهای طبقات اول و دوم	۵۵
جدول ۴-۴: اندازه‌ی ترانزیستورهای تقویت‌کننده عملیاتی انتگرالگیر اول و مدار بایاس آن برحسب میکرومتر ...	۵۷
جدول ۴-۵: مشخصات تقویت‌کننده‌های عملیاتی طراحی شده	۵۸
جدول ۴-۶: اندازه‌ی ترانزیستورهای مدار Latch برحسب میکرومتر	۵۹
جدول ۴-۷: اندازه‌ی ترانزیستورهای مدار NAND استفاده شده در SR-latch	۵۹
جدول ۴-۸: اندازه‌ی ترانزیستورهای مدار DAC برحسب میکرومتر	۶۰
جدول ۴-۹: مشخصات مبدل‌های آنالوگ به دیجیتال پایپ‌لاین موجود	۶۱
جدول ۴-۱۰: مشخصات مدولاتور شبیه‌سازی شده	۶۲
جدول ۴-۱۱: مقایسه‌ی ADC پیاده‌سازی شده در این پایان‌نامه با چند مبدل آنالوگ به دیجیتال دیگر	۶۵

فهرست شکل‌ها

عنوان	صفحه
شکل ۱-۲: حذف نویز خارج از باند و عمل یکدهی برای سیگنال فرامونه برداری شده	۸
شکل ۲-۲: الف) ساختار کلی مدولاتور دلتا-سیگما و ب) مدل خطی آن	۹
شکل ۳-۲: الف) مدولاتور دلتا-سیگمای مرتبه‌ی اول و ب) مدل خطی آن	۱۰
شکل ۴-۲: مدولاتور دلتا-سیگمای مرتبه دوم	۱۱
شکل ۵-۲: مدولاتور مرتبه‌ی چهارم متشکل از دو مدولاتور مرتبه‌ی دو	۱۲
شکل ۶-۲: شبکه DEM برای مبدل دیجیتال به آنالوگ B بیت	۱۵
شکل ۷-۲: DEM برای خطی سازی DAC سه بیت به روش‌های مختلف (به منظور سادگی در نمایش، از گراف برای نشان دادن روش مورد نظر استفاده شده و همچنین سیگنال کنترل کلیدها نیز نشان داده نشده‌اند).	
الف) به روش BSN ب) روش BSN با سخت افزار بهینه ج) روش IBCN	۱۶
شکل ۸-۲: فیلتر یکدهی چند مرحله‌ای: الف) سینک با یک فیلتر IIR دنبال میشود، ب) سینک با فیلترهای نیمه-باند دنبال می‌شود	۱۸
شکل ۹-۲: تحقق فیلتر سینک به صورت سری کردن انتگرال گیرها و مشتق گیرها. الف) زیرنمونه برداری انجام شده پس از اتمام کردن فیلترها، ب) روش مناسب تر وقتی کاهش نرخ قبل از مشتق گیرها انجام می‌شود.	۲۰
شکل ۱۰-۲: ساختار یک مبدل آنالوگ به دیجیتال پایپ لاین	۲۲
شکل ۱۱-۲: افزایش خروجی یک طبقه با تغییر سطح تصمیم گیری در آن	۲۳
شکل ۱۲-۲: طبقه‌ی ۱/۵ بیتی الف) ولتاژ خروجی بر حسب ولتاژ ورودی یک طبقه ۱/۵ بیتی اصلاح شده ب) بیت-های خروجی طبقه ۱/۵ بیتی بر حسب ولتاژ ورودی ج) نحوه‌ی عملکرد DAC بر حسب بیت‌های ورودی آن	۲۴
شکل ۱۳-۲: نحوه‌ی اصلاح بیت‌های خروجی یک ADC ی پایپ لاین با ساختار ۱/۵ بیت	۲۵
شکل ۱۴-۲: مدولاتور دلتا-سیگما با کوانتایزر داخلی از نوع فلش	۲۶
شکل ۱۵-۲: ساختار مدولاتور کاسکد دلتا-سیگما-پایپ لاین	۲۶
شکل ۱۶-۲: ساختار دلتا-سیگما-پایپ لاین الف) به همراه فیلتر یکدهی ، ب) به همراه فیلتر یکدهی و با نرخ فرامونه برداری کاهش داده شده	۲۸
شکل ۱۷-۲: ساختار با نرخ نمونه برداری کاهش داده شده SNR بالا	۲۹
شکل ۱۸-۲: ساختار دلتا-سیگما پایپ لان با طبق اول پایپ لاین مشترک	۳۰
شکل ۱۹-۲: ساختار مبدل آنالوگ به دیجیتال دلتا-سیگما پایپ لاین	۳۱
شکل ۲۰-۲: مدولاتور دلتا-سیگما با کوانتایزر از نوع مبدل پایپ لاین	۳۲
شکل ۲۱-۲: خارج کردن نویز کوانتیزاسیون پایپ لاین به صورت آنالوگ	۳۳
شکل ۲۲-۲: جایگذاری DAC فیدبک در مدولاتور دلتا-سیگما با مبدل پایپ لاین به عنوان کوانتایزر	۳۳
شکل ۲۳-۲: دیرکرد اولیه در مدولاتور دلتا-سیگما با ADC ی پایپ لاین به عنوان کوانتایزر	۳۴

- شکل ۲-۲۴: مدولاتور هیبرید دلتا-سیگما پایپ لاین با NTF اصلاح شده ۳۵
- شکل ۳-۱: معماری مدولاتور با مرتبه ی ۲-۲-۰ ۳۸
- شکل ۳-۲: نحوه ی پیاده سازی معماری ارائه شده با نرخ نمونه برداری کاهش داده شده ۴۱
- شکل ۴-۱: ساختار مدولاتور دلتا-سیگما پایپ لاین با مرتبه ی ۲-۲-۰ ۴۴
- شکل ۴-۲: SNR خروجی برحسب تعداد بیت های مبدل پایپ لاین، الف) OSR=16 ب) OSR=8 ۴۵
- شکل ۴-۳: نمودار رنج دینامیکی مدولاتور با مرتبه ی ۲-۲-۰ ۴۶
- شکل ۴-۴: طیف سیگنال خروجی مدولاتور برحسب فرکانس نمونه برداری نرمالیزه ۴۶
- شکل ۴-۵: نمودار SNR خروجی مدولاتور برحسب بهره محدود آپمپ و عدم تطابق بین ضرایب ۴۷
- شکل ۴-۶: ساختار ارائه شده با نرخ فرکانس نمونه برداری کاهش داده شده به همراه ضرایب مقیاس بندی ۴۸
- شکل ۴-۷: نمودار رنج دینامیکی با نرخ نمونه برداری کاهش داده شده بعد از اولین فیلتر یکدهی ۴۸
- شکل ۴-۸: طیف فرکانسی با SNR بیشینه با نرخ نمونه برداری کاهش داده شده بعد از اولین فیلتر یکدهی ۴۹
- شکل ۴-۹: الف) ساختار مداری مدولاتور دلتا-سیگمای مرتبه ی دوی استفاده شده، ب) نمودار زمان بندی کلاک ۵۲
- شکل ۴-۱۰: تقویت کننده عملیاتی طراحی شده ۵۵
- شکل ۴-۱۱: الف) مدارهای بایاس، ب) مدار فیدبک مد مشترک ۵۶
- شکل ۴-۱۲: نحوه ی محاسبه خازن بار برای انتگرال گیر اول، الف) فاز نمونه برداری ب) فاز انتگرال گیری ۵۷
- شکل ۴-۱۳: نمودار بهره و فاز تقویت کننده ی عملیاتی طراحی شده برای انتگرال گیر اول ۵۸
- شکل ۴-۱۴: مدار مقایسه کننده (بخش latch) ۵۹
- شکل ۴-۱۵: الف) ساختار SR-latch، ب) مدار NAND ۶۰
- شکل ۴-۱۶: مدار DAC استفاده شده ۶۰
- شکل ۴-۱۷: طیف فرکانسی خروجی با FFT ۸۱۹۲ نقطه ای ۶۳
- شکل ۴-۱۸: طیف فرکانسی خروجی با FFT ۸۱۹۲ نقطه ای و ورودی سینوسی برای ساختار با نرخ نمونه برداری کاهش داده شده پس از اولین فیلتر یکدهی ۶۳
- شکل ۴-۱۹: نمودار تحلیل توان مصرفی مبدل طراحی شده ۶۴

فصل ۱ - مقدمه

۱-۱- انگیزه‌ی تحقیق

مبدل‌های آنالوگ به دیجیتال^۱ (ADC) از جمله قسمت‌های اصلی در اکثر مدارهای الکترونیکی می‌باشند. امروزه با افزایش استانداردهای مخابراتی باند وسیع، طراحی مبدل‌های داده‌ای که این استانداردها را پوشش می‌دهند، ارزشمند بوده و تحقیقات گسترده‌ای در این زمینه صورت می‌پذیرد. در میان انواع مبدل‌های آنالوگ به دیجیتال موجود، مبدل‌های پایپ‌لاین^۲ و مبدل‌های دلتا-سیگما^۳ از جمله‌ی پر اهمیت‌ترین آنها برای کاربرد مذکور می‌باشند. مبدل‌های آنالوگ به دیجیتال پایپ‌لاین برای کاربردهای با دقت متوسط و سرعت نسبتاً بالا کاربرد دارند. این نوع از مبدل‌ها برای دستیابی به دقت‌های بالا، نیازمند کالیبراسیون و مدارهای جانبی آن می‌باشند که توان اضافی را به مدار تحمیل می‌کنند [۱].

مبدل‌های دلتا-سیگما از جمله مبدل‌های با نرخ فرآیندها بردار^۴ برای کاربردهای با دقت بالا (عموماً برای دقت‌های بالای ۱۶ بیت)، و نرخ فرآیندها برداری^۵ (OSR) بالای ۳۲ می‌باشند. OSR بالا منجر به کاهش پهنای باند ورودی می‌شود، لذا برای افزایش سرعت، باید OSR را کاهش داد که این امر موجب کاهش دقت این نوع مبدل‌ها می‌شود [۲].

ساختار پیوندی^۶ (هیبرید) دلتا-سیگما-پایپ‌لاین ترکیبی از دو مبدل یاد شده می‌باشد. این نوع از مبدل‌ها که مصالحه‌ای بین چالش‌های یاد شده برقرار می‌کنند، با توجه به جذابیت‌های خاص خود اخیراً مورد توجه طراحان قرار گرفته‌اند [۱]، [۳]، [۴]. این ساختارها انتخاب خوبی برای کاربردهای باند پهن (OSR کم) و دقت بالا می‌باشند. با توجه به مزایای مبدل‌های دلتا-سیگما-پایپ‌لاین^۷ که به تفصیل در متن پایان‌نامه به آنها اشاره می‌شود، این ساختار برای انجام این پروژه انتخاب شده است.

در این پایان‌نامه یک مدولاتور دلتا-سیگما با مرتبه‌ی شکل‌دهی نویز^۸ چهار، طراحی و شبیه‌سازی می‌شود. برخلاف ساختارهای متداول که اکثراً مرتبه‌ی شکل‌دهی نویز پایینی دارند، روشی برای امکان دستیابی به مدولاتورهای مرتبه‌ی بالا با کوانتایزرهای با تعداد بیت‌های بالا بدون نیاز به

¹ Analog-to-Digital Converter

² Pipeline

³ Delta-Sigma

⁴ Oversampling Data Converters

⁵ Oversampling Ratio

⁶ Hybrid

⁷ Delta-Sigma-Pipeline

⁸ Noise Shaping Order

مدارهای DEM ارائه و به صورت رفتاری و همچنین در سطح ترانزیستور شبیه‌سازی می‌شود، که البته مشکل پایداری نیز نداشته و ذاتا پایدار باشد.

۱-۲- فصل بندی پایان نامه

این پایان نامه از پنج فصل تشکیل شده است. پس از فصل اول که مقدمه‌ای بر موضوع پایان نامه است، فصل دوم نحوه‌ی عملکرد مبدل‌های آنالوگ به دیجیتال فرامونه بردار را تشریح می‌کند. در بخش اول از این فصل، ابتدا اصول مبدل‌های فرامونه بردار دلتا-سیگما بررسی شده و سپس اجزای تشکیل دهنده‌ی این نوع مبدل، مانند انواع مدولاتورهای دلتا-سیگما (تک طبقه^۱ و چند طبقه^۲) و فیلتر یک‌دهی^۳ (دسیمیشن) آن، مورد بررسی قرار می‌گیرد. در بخش دوم، انواع مبدل‌های دلتا-سیگما-پایپ لاین و ساختارهای مختلف آن، به تفصیل ارائه شده و مورد بحث قرار می‌گیرد.

در فصل سوم، یک مدولاتور دلتا-سیگما-پایپ لاین با مرتبه‌ی شکل‌دهی نويز ۲-۲-۰ پیشنهاد می‌شود. همچنین امکان پیاده‌سازی کاهش نرخ نمونه برداری در قسمت پایپ لاین برای معماری پیشنهادی، ارائه شده و مزایا و معایب ساختار مطرح شده مورد بررسی قرار می‌گیرد.

در فصل چهارم، نتایج شبیه‌سازی‌های انجام شده ارائه می‌شود. این فصل متشکل از دو بخش مجزا می‌باشد. بخش اول شامل شبیه‌سازی‌های رفتاری^۴ با استفاده از نرم افزار MATLAB/SIMULINK می‌باشد. در این بخش، اثرات محدودیت‌های مداری بررسی شده و ساختار بهینه برای کم کردن این اثرات انتخاب می‌گردد. در بخش دوم، طراحی تک تک اجزای تشکیل دهنده‌ی سیستم طراحی شده، اعم از تقویت کننده‌ی‌های عملیاتی^۵، مقایسه گر^۶ها، انتگرال-گیر^۷ها و ... در سطح ترانزیستور^۸ ارائه شده و در نهایت، مبدل پیشنهادی با استفاده از نرم افزار H-Spice پیاده‌سازی شده و نتایج شبیه‌سازی‌ها پس از پردازش توسط نرم افزار MATLAB گزارش می‌شود.

¹ Single Stage

² Multi Stage

³ Decimation Filter

⁴ Behavioral Simulations

⁵ Operational Amplifier (op-amp)

⁶ Comparator

⁷ Integrator

⁸ Transistor Level

نهایتاً، در فصل آخر از کارهای انجام شده نتیجه‌گیری می‌شود و پیشنهادهایی برای کارهای آتی و بهبود عملکرد مبدل ارائه شده، بیان می‌گردد.

فصل ۲- مبدل‌های آنالوگ به دیجیتال فرآیندهای بردار

مبدل‌های آنالوگ به دیجیتال براساس نرخ نمونه‌برداری آن‌ها، به دو دسته مبدل‌های با نرخ نایکوئیست^۱ و مبدل‌های فرانمونه‌بردار^۲ تقسیم‌بندی می‌شوند. در مبدل‌های نوع اول، نمونه‌برداری با حداقل نرخ ممکن یا همان نرخ نایکوئیست که دو برابر پهنای باند سیگنال آنالوگ ورودی است، صورت می‌پذیرد. مبدل‌های فرانمونه‌بردار، با سرعت چندین برابر نرخ نایکوئیست از سیگنال آنالوگ ورودی نمونه‌برداری می‌کنند. همان‌گونه که قبلاً نیز اشاره، نسبت نرخ نمونه‌برداری به نرخ نایکوئیست را در این نوع مبدل‌ها نرخ فرانمونه‌برداری یا OSR می‌نامند. مقدار OSR بسته به پهنای باند سیگنال ورودی و دقت مورد نیاز از ۴ تا ۱۰۲۴ متغیر می‌باشد [۵]. به دلیل نرخ نمونه‌برداری بالا، این نوع مبدل‌ها به فیلترهای ضد تداخل^۳ بسیار ساده‌تری نسبت به مبدل‌های با نرخ نایکوئیست نیاز دارند. در مبدل‌های با نرخ نایکوئیست هر کد دیجیتال خروجی متناظر با یک نمونه از سیگنال ورودی می‌باشد. بنابراین هر نمونه از سیگنال ورودی باید با دقت کل مبدل به کد دیجیتال تبدیل شود. به دلیل محدودیت‌های مداری، دستیابی به دقت‌های بالا در این نوع مبدل‌ها بدون استفاده از روش‌های کالیبراسیون میسر نخواهد بود. در مقابل مبدل‌های فرانمونه‌بردار با نمونه‌برداری بیش‌تر از نرخ نایکوئیست و همچنین شکل‌دهی نویز کوانتیزاسیون^۴ به دقت‌های بالا در ازای کاهش پهنای باند سیگنال آنالوگ ورودی دست می‌یابند. مبدل‌های آنالوگ به دیجیتال دلتا-سیگما از انواع مبدل‌های فرانمونه‌بردار می‌باشند. بخش آنالوگ این نوع مبدل‌ها از مدولاتور^۵های دلتا-سیگما تشکیل شده است [۶].

در این فصل ابتدا اصول کلی مبدل‌های آنالوگ به دیجیتال فرانمونه‌بردار دلتا-سیگما مورد بررسی قرار می‌گیرد. سپس، ساختار مدولاتورهای دلتا-سیگمای تک طبقه و چندطبقه بررسی شده و مزایا و معایب آن‌ها مورد بحث قرار می‌گیرد. همچنین ساختارهای مختلف موجود برای مبدل‌های دلتا-سیگما-پایپ‌لاین پس از اشاره‌ای جزئی به مبدل‌های آنالوگ به دیجیتال پایپ‌لاین بررسی می‌شود.

¹ Nyquist Rate

² Over sampling

³ Anti Aliasing Filters

⁴ Quantization Noise

⁵ Modulator

۲-۲-۲- مبدل‌های آنالوگ به دیجیتال دلتا-سیگما (فرانمونه بردار)

۲-۲-۱- اصول مبدل‌های آنالوگ به دیجیتال دلتا-سیگما

مبدل‌های آنالوگ به دیجیتال فرانمونه‌بردار با نرخ‌ی بیش از نرخ نایکوئیست، نمونه‌برداری را انجام می‌دهند و با این کار نویز کوانتیزاسیون را به فرکانس‌های بالاتر انتقال می‌دهند. از آن‌جا که توان نویز کوانتیزاسیون مقداری ثابت است، بنابراین مقدار آن در پهنای باند مورد نظر کم شده و با استفاده از یک فیلتر دیجیتال می‌توان نویز کوانتیزاسیون خارج از باند را حذف کرد و با این کار (شکل‌دهی نویز به فرکانس‌های بالاتر و حذف نویز در فرکانس‌های خارج از باند) به دقت‌های بالاتری دست یافت. لذا با افزایش مرتبه‌ی شکل‌دهی و یا نرخ فرانمونه برداری می‌توان به دقت موردنظر دست پیدا کرد. شکل ۱-۲ طیف خروجی یک مبدل فرانمونه‌بردار را در هر مرحله از پردازش، اعم از مدولاسیون، فیلتر دیجیتال و فیلتر یک‌دهی را نشان می‌دهد. طیف شماره‌ی ۱، طیف سیگنال ورودی با پهنای باند f_B و فرکانس نمونه‌برداری f_N را نشان می‌دهد. طیف شماره‌ی ۲، طیف خروجی بعد از مدولاسیون دلتا-سیگما می‌باشد. همان‌طور که مشاهده می‌شود، نویز کوانتیزاسیون به فرکانس‌های بالاتر از فرکانس ورودی انتقال داده شده است. در طیف شماره‌ی ۳، با استفاده از فیلتر دیجیتال، نویز خارج از باند حذف شده و نهایتاً همان‌طور که در طیف آخر قابل مشاهده می‌شود، فرکانس نمونه‌برداری توسط فیلتر یک‌دهی^۱ به نرخ نایکوئیست می‌رسد. معماری فیلتر یک‌دهی در بخش بعد به تفصیل ارائه می‌شود. بنابراین، در این نوع مبدل‌ها توان نویز کوانتیزاسیون در پهنای باند مورد نظر کاهش داده شده و بدین ترتیب امکان رسیدن به نسبت سیگنال به نویز^۲ (SNR) بیشتر یعنی دقت و تعداد بیت‌های بالا میسر می‌شود [۷].

همان‌طور که توضیح داده شد، استفاده از فیلتر دیجیتال ایده‌آل، نویز را از f_B تا $\frac{f_s}{2}$ حذف می‌کند و به طور قابل ملاحظه‌ای توان نویز را با ضریب $f_s/2f_B$ کاهش می‌دهد. این مقدار، همان نرخ فرانمونه برداری (OSR) می‌باشد، لذا همان‌طور که در رابطه‌ی (۱-۲) مشخص است توان نویز با ضریب عکس OSR کاهش می‌یابد.

$$V_{n,B}^2 = \frac{\Delta^2 2f_B}{12 f_s} = \frac{V_{ref}^2}{12 \cdot 2^{2n}} \frac{1}{OSR} \quad (1-2)$$

در رابطه بالا، V_{ref} مقدار ولتاژ مرجع و n تعداد بیت‌ها می‌باشد [۷].

¹ Decimation

² Signal-to-Noise Ratio