


بِسْمِ اللّٰهِ الرَّحْمٰنِ الرَّحِيْمِ  
اللّٰهُمَّ اكْرِمْ رَبِّيْ وَرَبِّ الْعٰالَمِينَ

بِسْمِ اللّٰهِ الرَّحْمٰنِ الرَّحِيْمِ



۱۳۸۱ / ۰۵ / ۱۰

دانشگاه تهران

دانشکده فنی

گروه مهندسی برق و کامپیوتر

موضوع:

طراحی و شبیه سازی مبدل آنالوگ به دیجیتال توان-پایین

با ساختار Pipeline در تکنولوژی CMOS

توسط: محمد ابراهیمی میاوقی

استاد راهنما: دکتر علی افضلی کوشان

پایان نامه برای دریافت درجه کارشناسی ارشد

رشته مهندسی برق-گرایش الکترونیک

۱۳۸۰ بهمن

۱۴۳۰۷

موضوع:

# طراحی و شبیه سازی مبدل آنالوگ به دیجیتال توان-پایین

## با ساختار Pipeline در تکنولوژی CMOS

نگارش: محمد ابراهیمی میاوی

از این پایان نامه در تاریخ ۱۳۸۰/۱۱/۲۵ در مقابل هیات داوران دفاع بعمل آمد و مورد تصویب قرار گرفت.



دکتر محمد علی بنی‌هاشمی

دکتر محمود کمره‌ای

دکتر جواد فیض

دکتر علی افضلی کوشان

دکتر شعاعی

دکتر مهاجرزاده

دکتر عبدالرضا نبوی

سرپرست تحصیلات تکمیلی دانشکده فنی:

مدیر گروه آموزشی:

سرپرست تحصیلات تکمیلی گروه:

استاد راهنمای:

عضو هیات داوران:

عضو هیات داوران:

عضو هیات داوران:

تقدیم به  
خانواده‌ام بخصوص  
پدر و مادر عزیزم و همسر صبورم  
بپاس لطف بیکرانشان

## چکیا ۵:

در سالهای اخیر محسن پردازش سیگنال در حوزه دیجیتالی، باعث دگرگونیهای چشمگیری در کاربردهای مختلف نظیر سیستمهای مخابراتی، شبکه‌های انتقال اطلاعات و پردازش تصاویر شده است. در بخش گیرنده اکثر سیستمهای دیجیتالی از مبدل آنالوگ به دیجیتال برای تبدیل سیگنال ورودی استفاده شده و پردازش سیگنال به صورت دیجیتالی انجام می‌پذیرد. در میان انواع مبدلها، مبدل‌های Pipeline به دلیل قابلیتها برای که دارند جایگاه ویژه‌ای در میان طراحان آنالوگ دارند. این به دلیل آن است که با استفاده از این ساختار مبدل‌های توان پایین و سرعت بالا آسان‌تر قابل تحقق هستند. از طرف دیگر، به دلیل جهت حرکت تکنولوژی غالب CMOS و نیز ملاحظات مربوط به محدود بودن منابع انرژی در سیستمهای قابل حمل، توان مصرفی و ولتاژ تغذیه مدارها را به کاهش است.

بر همین اساس در این پایان نامه سعی شده است با بررسی دقیق بلوک‌های سازنده مبدل‌های Pipeline و طراحی مناسب آنها یک مبدل توان پایین، سرعت بالا با ولتاژ تغذیه کم طراحی و شبیه‌سازی شود. بر اساس شبیه‌سازی مداری با Hspice بیشتر توان مصرفی در این مبدلها از توان DC لازم برای بخش‌های مختلف ناشی می‌شود. برای کاهش این توان یک تقویت کننده بین طبقاتی بهینه انتخاب و در طبقات مختلف با توجه به دقت مرردد نیاز طبقات مقیاس‌بندی شده است. روش دیگر کاهش توان مصرفی انتخاب مناسب تعداد بیت‌های هر طبقه و مقیاس‌بندی خازنها است که در این پایان نامه مورد استفاده گرفته است. بر اساس نتایج شبیه‌سازی یک مبدل ده بیتی با SNDR 58.4dB در فرکانس نمونه‌برداری MSample/s 32 و فرکانس ورودی 5MHz با توان 42 mW در تغذیه V 3 پیده‌سازی شده است.

# فهرست مطالب:

صفحه	عنوان
	فصل اول مقدمه
۱	۱- هدف و انگیزه.....
۲	۱-۱- کاهش توان مصرفی.....
۳	۱-۱-۲ کاهش ولتاژ تغذیه.....
۴	۱-۲ ساختار پایان نامه.....
	فصل دوم مروری بر مبدل های آنالوگ به دیجیتال
۵	۲- مقدمه.....
۶	۲- مبدل های آنالوگ به دیجیتال.....
۷	۲-۲-۱ نمونه برداری.....
۸	۲-۲-۲ کوانتایز کردن.....
۹	۲-۳ معیار های عملکردی مبدل های آنالوگ به دیجیتال.....
۱۰	۲-۳-۱ دقت.....
۱۱	۲-۳-۲ سیگنال به نویز.....
۱۲	۲-۳-۳ غیر خطی بودن مشخصه انتقالی ورودی / خروجی.....
۱۳	۲-۳-۴ بازه پویایی.....
۱۴	۲-۴ مبدل های آنالوگ به دیجیتال فلاش استاندارد.....
۱۵	۲-۵ ساختار مبدل آنالوگ به دیجیتال فلاش دو مرحله.....
۱۶	۲-۶ مبدل های فولیدینگ.....
۱۷	۲-۷ ساختار مبدل های آنالوگ به دیجیتال Pipeline.....

<b>فصل سوم منابع خطای در مبدل‌های آنالوگ به دیجیتال</b>	
۲۲.....	۳-۱ مقدمه
۲۲.....	۳-۲ نویز حرارتی
۲۳.....	۳-۳ آفست مقایسه‌گرها
۲۴.....	۳-۴ عملکرد غیر ایده‌آل مدار Sample and Hold
۲۷.....	۳-۴-۱ Top-plate S/H
۳۱.....	۳-۴-۲ Bottom-plate S/H
۳۲.....	۳-۵ خطای گین تقویت کننده باقیمانده
۳۷.....	۳-۶ یکسان نبودن سطوح مرجع، DAC (غیر خطی بودن DAC)
۳۸.....	۳-۷ مقاومت سوئیچ‌ها
۴۱.....	۳-۸ کالیبراسیون
۴۲.....	۳-۸-۱ خطای بهره و مشخصه غیر خطی مبدل‌های آنالوگ به دیجیتال
۶۶.....	۳-۸-۲ سیستم خود کالیبراسیون
۴۴.....	۳-۸-۳ کالیبراسیون خطای بهره
<b>فصل چهار محدودیتهای اصلی توان مصرفی در مبدل‌های آنالوگ به دیجیتال</b>	
۴۶.....	۴-۱ مقدمه
۴۷.....	۴-۲ نمونه‌برداری و نگه داری
۵۰.....	۴-۲-۳ ساختارهای مختلف تقویت کننده‌های SC S/H
۵۴.....	۴-۳ بهره بین طبقاتی
۵۴.....	۴-۴ زمان نشست در تقویت کننده‌های SC
۵۹.....	۴-۵ سرعت چرخش OpAmp

۶۰	۶-۴ ایجاد ولتاژهای مرجع.....
۶۱	۶-۶-۱ ایجاد ولتاژهای مرجع با رشته‌ای از مقاومتها.....
۶۲	۶-۶-۲ ایجاد ولتاژهای مرجع با آرایه‌ای از خازن‌ها.....
۶۴	۶-۷ دقت لازم طبقات.....
	<b>فصل پنجم تکنیکهای طراحی توان-پایین ولتاژ-پایین در ساختار مبدل‌های آنالوگ به دیجیتال</b>
	<b>Pipeline</b>
۶۷	۵-۱ مقدمه.....
۶۷	۵-۲ روش‌های کاهش توان مصرفی.....
۶۸	۵-۲-۱ انتخاب مناسب تعداد بیت‌های هر طبقه.....
۷۳	۵-۲-۲ حذف S/H طبقه ورودی.....
۷۴	۵-۲-۳ مقیاس‌بندی مدارات SC.....
۷۵	۵-۲-۴ تصحیح دیجیتالی.....
۷۸	۵-۳ طراحی مقایسه کننده‌ها.....
۷۹	۵-۳-۱ آفست مقایسه‌گرهای.....
۸۱	۵-۴ بررسی ساختارهای مختلف Op-Amp.....
۸۴	۵-۴-۱ طراحی Op-Amp.....
۸۹	۵-۴-۲ مدار بایاس Op-Amp.....
۹۰	۵-۵ ملاحظات طرح مدارات SC با ولتاژ تغذیه کم.....
۹۲	۵-۵-۱ سوئیچ MOS با سوئینگ بالا.....
۹۵	۵-۶ مدار فیدبک مدد مشترک.....
۹۰	۵-۷ مدار Sub-ADC/DAC.....

عنوان

صفحه

۹۶.....	۵-۸ مدار تصحیح دیجیتالی خطوط
	<b>فصل ششم نتایج شبیه‌سازی و نتیجه‌گیری</b>
۹۹.....	۶-۱ مشخصات مبدل مورد نیاز.....
۱۰۰.....	۶-۲ بررسی توان مصرفی مدار.....
۱۰۱.....	۶-۳ نسبت قدرت سیگنال به نویز و اعوچاچ در خروجی.....
۱۰۲.....	۶-۴ میزان عملکرد خطی تابع تبدیل سیستم.....
۱۰۳.....	۶-۵ نتیجه‌گیری کلی و آینده مبدل‌های Pipeline.....
۱۰۴.....	۶-۶ پیشنهادات برای آینده.....

## مقدمه


### ۱-۱ هدف و انگیزه

به دلیل عملکرد بهتر و سادگی طرح مدارات دیجیتالی، سیستم‌های پردازش دیجیتالی<sup>۱</sup> رشد سریع و روزافزونی پیدا کرده‌اند. بیشتر سیستم‌های ارتباطی امروزه اطلاعات را به صورت دیجیتالی پردازش می‌کنند. بنابراین بین سیگنال آنالوگ دریافت شده و سیستم DSP یک، مبدل آنالوگ به دیجیتال مورد نیاز است این مبدل قادر است سیگنال دریافت شده را با فرکانس نمونه‌برداری مورد نیاز سیستم، دیجیتايز کند. در کاربردهایی نظیر سیستم‌های ارتباط شخصی، تلفنهای بی‌سیم، سیستم‌های مغناطیسی ذخیره اطلاعات و خیلی کاربردهای دیگر، افزایش طول عمر مفید باطری لازم می‌باشد. از طرف دیگر با رشد اینترنت و مبادله اطلاعات، استفاده از سیستم‌های ارتباطی بی‌سیم شکل عمومی پیدا کرده است. با محدود بودن انرژی ذخیره شده در باطری، کاهش توان مصرفی در بیشتر این کاربردها یکی از اهداف در طراحی می‌باشد. به دلیل حجم کم، توان مصرفی پایین و قیمت مناسب مدارهای مجتمع در تولید انبوه، طراحان سیستمهای مختلف از جمله سیستمهای قابل حمل سعی می‌کنند تا علاوه بر کاهش بخشهاهی غیر مجتمع، بخشهاهی آنالوگ را در کنار بخشهاهی دیجیتال و در یک تکنولوژی یکسان قرار دهند. با توجه به اینکه مدارهای دیجیتال، جهت پیشرفت تکنولوژی CMOS را رقم می‌زنند، بنابراین طراحان

<sup>1</sup>DSP

آنالوگ می بایست خود را با افزارهای که چندان هم، مناسب کاربردهای آنالوگ نیست، وفق دهند [1],[2].

بلوک دیاگرام شکل ۱-۱ کاربردی از مبدل های آنالوگ به دیجیتال را نشان می دهد. با رشد سریع اطلاعات در زمینه های مختلف، لازم است حجم زیادی از داده ها در حافظه ها ذخیره و مجددا در دسترس باشند. به دلیل انتقال حجم زیادی از اطلاعات در یک پریود زمانی کوتاه، نیاز به ذخیره و بازخوانی نرخ بالابی از داده ها از حافظه ها میباشد. سرعت تبادل اطلاعات در حافظه های مغناطیسی بستگی به سرعت مبدل های آنالوگ به دیجیتال دارد. در کاربردهای امروزه نرخ انتقال حدود  $100 \text{ MS/s}$  با تفکیک ۶ الی ۸ بیت می باشد. ولی با رشد سریع علم در این زمینه، هر روز نیاز به سرعتهای بالاتر احساس می شود.



شکل ۱-۱ نحوه پردازش داده های خوانده شده از حافظه [1].

### ۱-۱-۱ کاهش توان مصرفی

توان مصرفی شاید مهمترین مسئله مطرح در کاربردهایی، نظیر سیستمهای قابل حمل ارتباط شخصی، سیستمهای ذخیره اطلاعات مورد استفاده در کامپیوترهای قابل حمل، و خیلی کاربردهای دیگر باشد. توان مصرفی با کاهش ابعاد در تکنولوژی بهبود می یابد. علاوه بر مقیاس تکنولوژی مورد استفاده، روش های مختلفی برای کاهش توان، نظیر مقیاس بندی خازن های مورد استفاده در طبقات، انتخاب و طرح مناسب تعویت کننده عملیاتی و ولتاژ تغذیه وجود دارد [2]. هدف از انجام این پایان نامه استفاده از همین روشها برای تحقق یک مبدل آنالوگ به دیجیتال با توان مصرفی پایین می باشد.



### ۱-۱-۲ کاهش ولتاژ تغذیه

یکی از مهمترین مسائل طراحی آنالوگ، کاهش ولتاژ تغذیه سیستمها است. عوامل این کاهش عبارتند از:

۱- مقیاس کردن تکنولوژی CMOS: برای افزایش سرعت افزارهای ولتاژ تغذیه سازی بالا در تکنولوژی CMOS، نیاز به کوچک و کوچکتر شدن ابعاد ترانزیستورها می‌باشد. برای کاهش میدان الکتریکی در داخل افزارهای ولتاژ تغذیه سازی بالا، کاهش توان مصرفی، حداقل ولتاژ قابل تحمل تکنولوژی CMOS در حال کاهش است [3].

۲- باتری و توان مصرفی: در سیستمهای قابل حمل توان مصرفی و طول عمر مفید باطری از اهمیت بالایی برخوردار است. در ولتاژهای تغذیه بالا نیاز به سری کردن تعدادی باتری می‌باشد که این باعث افزایش وزن سیستم مورد نظر می‌شود. بنابراین با کاهش ولتاژ تعداد باطربهای مورد استفاده کاهش و به طبع آن وزن سیستم کاهش خواهد یافت. از طرف دیگر توان مصرفی در ارتباط مستقیم با ولتاژ تغذیه است، بنابراین کاهش ولتاژ تغذیه متنه به کاهش توان مصرفی در دو بخش آنالوگ و دیجیتال می‌شود.

برای رسیدن به اهداف ذکر شده در بالا (توان پایین، ولتاژ پایین و سرعت بالا) تکنولوژی CMOS به دلایل متعددی نسبت به سایر تکنولوژی‌ها راه کار بهتری می‌باشد، این تکنولوژی به عنوان مثال به دلیل قیمت پایین و تجمع پذیری بالا نسبت به سایر تکنولوژی‌ها برتری دارد.

برای تحقق مبدل‌های آنالوگ به دیجیتال ساختارهای مختلفی وجود دارد. به طور کلی مبدل‌های آنالوگ به دیجیتال را از نظر فرکانس نمونه برداری به دو گروه عمده تقسیم می‌شوند: ۱) مبدل‌های با نرخ نایکوئیست<sup>۲</sup> ۲) مبدل‌های بیش‌نمونه برداری.<sup>۳</sup> گروه اول برای سرعت‌های بالا طراحی می‌شوند، اما به دلیل خطاهای موجود در تحقق این مبدل‌ها، دقت این مبدل‌ها محدود می‌شود. دسترسی به دقت‌های بالاتر از ده بیت بدون استفاده از روش‌های مختلف کالیبراسیون برای کاهش خطأ، ممکن نیست. در گروه دوم مبدل‌ها، با تکنیک‌های مختلف شکل دادن نویز کوانتیزاسیون و نویز حرارتی می‌توان به دقت‌های بالا دسترسی پیدا

<sup>2</sup>Nyquist

<sup>3</sup>Over Sampling

با انگیزه توضیح داده شده در بالا، هدف از این تحقیق طراحی یک مبدل آنالوگ به دیجیتال با توان پایین، ولتاژ پایین و سرعت بالا در تکنولوژی  $0.6\mu m, 5V$  Digital CMOS میباشد. در فصل نتایج یک مبدل آنالوگ به دیجیتال ۱۰ بیتی با سرعت ۳۲ MSPs و پیک SNDR<sup>۱</sup> حدود ۵۸/۴dB در فرکانس ورودی ۵ MHZ و ۵۴/۵dB در فرکانس نایکوئیست آورده شده است.

## ۱-۲ ساختار پایان نامه

در فصل دوم به معرفی معیارهای عملکردی پرداخته شده ساختارهای مختلف مبدلها آنالوگ به دیجیتال مروار می‌شوند. در این فصل مزایا و معایب هر کدام از ساختارهای مختلف بحث شده است. از آنجایی که خطاهای موجود در ساختارهای مختلف عامل محدودیت سرعت و دقت مبدلها هستند، در فصل سوم اشاره‌ای کوتاه به منابع این خطاهای شده است. چون هدف از انجام این پایان‌نامه تحقق یک مبدل توان پایین بوده است، فصل چهارم اشاره به محدودیتهای مختلف توان مصرفی در مبدلها دارد. در تحقیق یک مبدل آنالوگ به دیجیتال بخش‌های مختلفی وجود دارند که توان مصرف می‌کنند. در این فصل به این منابع اشاره و محدودیت توان ناشی از آنها بررسی می‌شوند. در فصل پنجم به روش‌های مختلف طراحی توان پایین و ولتاژ پایین پرداخته شده است. در ادامه ساختارهای مختلف تقویت کننده‌ها بررسی و ساختار مورد نظر به تفصیل بررسی شده است. در فصل ششم نتایج شبیه‌سازی آورده شده است، و در انتهای این فصل همچنین نتیجه‌گیری و زمینه‌های پیشنهادی برای تحقیقات آینده مطرح می‌شوند.

<sup>۱</sup>Signal to Noise+Distortion Ratio

## مروری بر مبدل‌های آنالوگ به دیجیتال

### -۲-۱- مقدمه

به دلیل عملکرد بهتر و سادگی طرح مدارات دیجیتالی، طراحی مبدل‌های آنالوگ به دیجیتال مورد نظر می‌باشند. این مزیت‌های عمدۀ باعث شده‌اند که تکنولوژی مدارهای مجتمع در جهت طراحی مدارهای دیجیتال توسعه داده شوند.


همان طور که در فصل قبل نیز بیان شد مبدل‌های آنالوگ به دیجیتال را از نظر فرکانس نمونه‌برداری می‌توان به دو دسته عمدۀ تقسیم‌بندی کرد: ۱) مبدل‌های با نرخ نایکویست<sup>۱</sup> ۲) مبدل‌های بیش‌نمونه‌برداری.<sup>۱</sup> در مبدل‌های نوع اول نظیر Pipeline و Flash، سیگنال ورودی، با نرخ نایکویست نمونه‌برداری می‌شود، در حالیکه در مبدل‌های بیش‌نمونه‌برداری، سیگنال آنالوگ ورودی با چندین برابر نرخ نایکویست، نمونه‌برداری می‌شود. مبدل‌های نرخ نایکویست برای کاربردهای سرعت بالا و دقیق پایین طراحی و ساخته می‌شوند. بدلیل خصوصیات غیرایده‌آلی مدارهای آنالوگ، ساخت این نوع مبدل‌ها برای دقتهای بالا امکان‌پذیر نیست. مبدل‌های بیش‌نمونه‌برداری با استفاده از تکنیک شکل دادن نوبت‌کوانتیزاسیون و همچنین نوبت‌حرارتی مدارهای آنالوگ،

<sup>1</sup>Over Sampling

دقت بالایی را بدست می‌دهند، بنابراین بهترین ساختار برای پاده‌سازی مبدل‌های آنالوگ به دیجیتال در محدوده صوتی هستند. در این فصل، هدف بررسی بعضی از ساختارهای مبدل‌های آنالوگ به دیجیتال می‌باشد.

## ۲-۲ مبدل‌های آنالوگ به دیجیتال

در حالت کلی می‌توان هر مبدل آنالوگ به دیجیتال را بصورت شکل ۲-۱ نشان داد. سیگنال آنالوگ ورودی پس از عبور از فیلتر Anti-aliasing، نمونه‌برداری شده و بصورت سیگنال زمان-گسسته تبدیل می‌شود. در مبدل‌های آنالوگ به دیجیتال نمونه‌برداری و کوانتایز کردن دو عمل اصلی در شکل دادن سیگنال به شکل دیجیتال می‌باشد. این دو عامل سرعت و دقت مبدل‌های آنالوگ به دیجیتال را شکل می‌دهند.



شکل ۲-۱ مدل عمومی از مبدل آنالوگ به دیجیتال [4].

## ۲-۲-۱ نمونه برداری

طبق قضیه نایکویست، برای بازسازی اطلاعات اولیه از یک سیگنال زمان-گسسته، می‌بایست، نمونه برداری حداقل با دو برابر فرکانس سیگنال صورت گیرد [4]. در این صورت سیگنال زمان-گسسته شامل کلیه اطلاعات اولیه خواهد بود. این فرکانس نمونه‌برداری، نایکویست نامیده می‌شود. بر اساس نسبت فرکانس نمونه برداری به نرخ نمونه‌برداری نایکوئیست، مبدل‌های آنالوگ به دیجیتال به دو دسته، مبدل‌های با نرخ نایکوئیست و مبدل‌های بیش-نمونه‌برداری تقسیم می‌شوند.

## ۲-۲-۲ کوانتایز کردن

مبدل آنالوگ به دیجیتال خروجی دیجیتالی تولید می‌کند که تابعی از سیگنال آنالوگ ورودی می‌باشد. وقتی ورودی مقادیر محدودی فرض شود، خروجی می‌تواند یک