


تعمیر و بازسازی  
آرامگاه امام علی (ع)  
تهران

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



از اطلاعات در آرد علم ایران  
توسعه میسر است



۱۳۸۱ / ۵ / ۱۰

دانشگاه تهران

دانشکده فنی

گروه مهندسی برق و کامپیوتر

از اطلاعات در آرد علم ایران  
توسعه میسر است

موضوع:

طراحی و شبیه سازی مبدل آنالوگ به دیجیتال توان-پایین

با ساختار Pipeline در تکنولوژی CMOS

توسط: محمد ابراهیمی میاوقی

استاد راهنما: دکتر علی افضلی کوشا

پایان نامه برای دریافت درجه کارشناسی ارشد

رشته مهندسی برق-گرایش الکترونیک

بهمن ۱۳۸۰

۴۱۶۵۷

موضوع:

# طراحی و شبیه سازی مبدل آنالوگ به دیجیتال توان-پایین با ساختار Pipeline در تکنولوژی CMOS

نگارش: محمد ابراهیمی میاوقی

از این پایان نامه در تاریخ ۱۳۸۰/۱۱/۲۵ در مقابل هیات داوران دفاع بعمل آمد و مورد تصویب  
قرار گرفت.



دکتر محمدعلی بنی‌هاشمی

دکتر محمود کمره‌ای

دکتر جواد فیض

دکتر علی افضلی‌کوشا

دکتر شعاعی

دکتر مهاجرزاده

دکتر عبدالرضا نبوی

سرپرست تحصیلات تکمیلی دانشکده فنی:

مدیر گروه آموزشی:

سرپرست تحصیلات تکمیلی گروه:

استاد راهنما:

عضو هیات داوران:

عضو هیات داوران:

عضو هیات داوران:

تقدیم به

خانواده‌ام بخصوص

پدر و مادر عزیزم و همسر صبورم

بپاس لطف بیکرانشان

## چکیده:

در سالهای اخیر محاسن پردازش سیگنال در حوزه دیجیتال، باعث دگرگونیهای چشمگیری در کاربردهای مختلف نظیر سیستمهای مخابراتی، شبکههای انتقال اطلاعات و پردازش تصاویر شده است. در بخش گیرنده اکثر سیستمهای دیجیتالی از مبدل آنالوگ به دیجیتال برای تبدیل سیگنال ورودی استفاده شده و پردازش سیگنال به صورت دیجیتالی انجام می پذیرد. در میان انواع مبدلها، مبدلهای Pipeline به دلیل قابلیتایی که دارند جایگاه ویژه ای در میان طراحان آنالوگ دارند. این به دلیل آن است که با استفاده از این ساختار مبدلها توان پایین و سرعت بالا آسانتر قابل تحقق هستند. از طرف دیگر، به دلیل جهت حرکت تکنولوژی غالب CMOS و نیز ملاحظات مربوط به محدود بودن منابع انرژی در سیستمهای قابل حمل، توان مصرفی و ولتاژ تغذیه مدارها رو به کاهش است.

بر همین اساس در این پایان نامه سعی شده است با بررسی دقیق بلوکهای سازنده مبدلهای Pipeline و طراحی مناسب آنها یک مبدل توان پایین، سرعت بالا با ولتاژ تغذیه کم طراحی و شبیه سازی شود. بر اساس شبیه سازی مداری با Hspice، بیشتر توان مصرفی در این مبدلها از توان DC لازم برای بخشهای مختلف ناشی می شود. برای کاهش این توان یک تقویت کننده بین طبقاتی بهینه انتخاب و در طبقات مختلف با توجه به دقت مورد نیاز طبقات مقیاس بندی شده است. روش دیگر کاهش توان مصرفی انتخاب مناسب تعداد بیت های هر طبقه و مقیاس بندی خازن ها است که در این پایان نامه مورد استفاده گرفته است. بر اساس نتایج شبیه سازی یک مبدل ده بیتی با SNDR، 58.4dB در فرکانس نمونه برداری 32 MSample/s و فرکانس ورودی 5MHz با توان مصرفی 42 mW در تغذیه 3 V پیاده سازی شده است.

## فهرست مطالب:

صفحه	عنوان
	فصل اول مقدمه
۱-۱	هدف وانگیزه..... ۱
۱-۱-۱	کاهش توان مصرفی..... ۲
۱-۱-۲	کاهش ولتاژ تغذیه..... ۳
۱-۲	ساختار پایان نامه..... ۴
	فصل دوم مروری بر مبدل‌های آنالوگ به دیجیتال
۱-۲	مقدمه..... ۵
۲-۲	مبدل‌های آنالوگ به دیجیتال..... ۶
۲-۲-۱	نمونه برداری..... ۶
۲-۲-۲	کوانتایز کردن..... ۶
۲-۳	معیارهای عملکردی مبدل های آنالوگ به دیجیتال..... ۸
۲-۳-۱	دقت..... ۹
۲-۳-۲	سیگنال به نویز..... ۹
۲-۳-۳	غیر خطی بودن مشخصه انتقالی ورودی/خروجی..... ۱۰
۲-۳-۴	بازه پویایی..... ۱۱
۲-۴	مبدل‌های آنالوگ به دیجیتال فلاش استاندارد..... ۱۱
۲-۵	ساختار مبدل آنالوگ به دیجیتال فلاش دو مرحله..... ۱۳
۲-۶	مبدل‌های فولدینگ..... ۱۸
۲-۷	ساختار مبدل‌های آنالوگ به دیجیتال Pipeline..... ۱۹

## فصل سوم منابع خطا در مبدل‌های آنالوگ به دیجیتال

۳-۱	مقدمه	۲۲
۳-۲	نویز حرارتی	۲۳
۳-۳	آفست مقایسه‌گرها	۲۳
۳-۴	عملکرد غیر ایده‌آل مدار Sample and Hold	۲۴
۳-۴-۱	Top-plate S/H	۲۷
۳-۴-۲	Bottom-plate S/H	۳۱
۳-۵	خطای گین تقویت کننده باقیمانده	۳۲
۳-۶	یکسان نبودن سطوح مرجع، DAC (غیر خطی بودن DAC)	۳۷
۳-۷	مقاومت سوئیچ‌ها	۳۸
۳-۸	کالیبراسیون	۴۱
۳-۸-۱	خطای بهره و مشخصه غیر خطی مبدل‌های آنالوگ به دیجیتال	۴۲
۳-۸-۲	سیستم خود کالیبراسیون	۴۳
۳-۸-۳	کالیبراسیون خطای بهره	۴۴

## فصل چهار محدودیتهای اصلی توان مصرفی در مبدل‌های آنالوگ به دیجیتال

۴-۱	مقدمه	۴۶
۴-۲	نمونه‌برداری و نگه‌داری	۴۷
۴-۲-۳	ساختارهای مختلف تقویت کننده‌های SC S/H	۵۰
۴-۳	بهره بین طبقاتی	۵۴
۴-۴	زمان نشست در تقویت کننده‌های SC	۵۴
۴-۵	سرعت چرخش OpAmp	۵۹

<u>صفحه</u>	<u>عنوان</u>
۶۰.....	۴-۶ ایجاد ولتاژهای مرجع.....
۶۱.....	۴-۶-۱ ایجاد ولتاژهای مرجع با رشته‌ای از مقاومتها.....
۶۲.....	۴-۶-۲ ایجاد ولتاژهای مرجع با آرایه‌ای از خازن‌ها.....
۶۴.....	۴-۷ دقت لازم طبقات.....
	<b>فصل پنجم تکنیکهای طراحی توان-پایین ولتاژ-پایین در ساختار مبدل‌های آنالوگ به دیجیتال</b>
	<b>Pipeline</b>
۶۷.....	۵-۱ مقدمه.....
۶۷.....	۵-۲ روشهای کاهش توان مصرفی.....
۶۸.....	۵-۲-۱ انتخاب مناسب تعداد بیت‌های هر طبقه.....
۷۳.....	۵-۲-۲ حذف S/H طبقه ورودی.....
۷۴.....	۵-۲-۳ مقیاس‌بندی مدارات SC.....
۷۵.....	۵-۲-۴ تصحیح دیجیتالی.....
۷۸.....	۵-۳ طراحی مقایسه‌کننده‌ها.....
۷۹.....	۵-۳-۱ آفست مقایسه‌گرها.....
۸۱.....	۵-۴ بررسی ساختارهای مختلف Op-Amp.....
۸۴.....	۵-۴-۱ طراحی Op-Amp.....
۸۹.....	۵-۴-۲ مدار بایاس Op-Amp.....
۹۰.....	۵-۵ ملاحظات طرح مدارات SC با ولتاژ تغذیه کم.....
۹۲.....	۵-۵-۱ سوئیچ MOS با سوئیچینگ بالا.....
۹۵.....	۵-۶ مدار فیدبک مد مشترک.....
۹۵.....	۵-۷ مدار Sub-ADC/DAC.....



<u>صفحه</u>	<u>عنوان</u>
۹۶.....	۵-۸ مدار تصحیح دیجیتالی خطا.....
	<b>فصل ششم نتایج شبیه سازی و نتیجه گیری</b>
۹۹.....	۶-۱ مشخصات مبدل مورد نیاز.....
۱۰۰.....	۶-۲ بررسی توان مصرفی مدار.....
۱۰۱.....	۶-۳ نسبت قدرت سیگنال به نویز و اعوجاج در خروجی.....
۱۰۲.....	۶-۴ میزان عملکرد خطی تابع تبدیل سیستم.....
۱۰۳.....	۶-۵ نتیجه گیری کلی و آینده مبدل های Pipeline.....
۱۰۴.....	۶-۶ پیشنهادات برای آینده.....

## مقدمه

### ۱-۱ هدف و انگیزه


به دلیل عملکرد بهتر و سادگی طرح مدارات دیجیتالی، سیستم های پردازش دیجیتالی<sup>۱</sup> رشد سریع و روزافزونی پیدا کرده اند. بیشتر سیستم های ارتباطی امروزه اطلاعات را به صورت دیجیتالی پردازش می کنند. بنابراین بین سیگنال آنالوگ دریافت شده و سیستم DSP یک، مبدل آنالوگ به دیجیتال مورد نیاز است این مبدل قادر است سیگنال دریافت شده را با فرکانس نمونه برداری مورد نیاز سیستم، دیجیتالی کند. در کاربردهایی نظیر سیستم های ارتباط شخصی، تلفن های بی سیم، سیستم های مغناطیسی ذخیره اطلاعات و خیلی کاربردهای دیگر، افزایش طول عمر مفید باطری لازم می باشد. از طرف دیگر با رشد اینترنت و مبادله اطلاعات، استفاده از سیستم های ارتباطی بی سیم شکل عمومی پیدا کرده است. با محدود بودن انرژی ذخیره شده در باطری، کاهش توان مصرفی در بیشتر این کاربردها یکی از اهداف در طراحی می باشد. به دلیل حجم کم، توان مصرفی پایین و قیمت مناسب مدارهای مجتمع در تولید انبوه، طراحان سیستم های مختلف از جمله سیستم های قابل حمل سعی می کنند تا علاوه بر کاهش بخش های غیر مجتمع، بخش های آنالوگ را در کنار بخش های دیجیتال و در یک تکنولوژی یکسان قرار دهند. با توجه به اینکه مدارهای دیجیتال، جهت پیشرفت تکنولوژی CMOS را رقم می زنند، بنابراین طراحان

---

<sup>۱</sup>DSP

آنالوگ می بایست خود را با افزاره‌های که چندان هم، مناسب کاربردهای آنالوگ نیست، وفق دهند [1],[2].

بلوک دیاگرام شکل ۱-۱ کاربردی از مبدل‌های آنالوگ به دیجیتال را نشان می‌دهد. با رشد سریع اطلاعات در زمینه‌های مختلف، لازم است حجم زیادی از داده‌ها در حافظه‌ها ذخیره و مجدداً در دسترس باشند. به دلیل انتقال حجم زیادی از اطلاعات در یک پریود زمانی کوتاه، نیاز به ذخیره و بازخوانی نرخ بالایی از داده‌ها از حافظه‌ها می‌باشد. سرعت تبادل اطلاعات در حافظه‌های مغناطیسی بستگی به سرعت مبدل‌های آنالوگ به دیجیتال دارد. در کاربردهای امروزه نرخ انتقال حدود  $100 \text{ MS/s}$  با تفکیک ۶ الی ۸ بیت می‌باشد. ولی با رشد سریع علم در این زمینه، هر روز نیاز به سرعت‌های بالاتر احساس می‌شود.



شکل ۱-۱ نحوه پردازش داده‌های خوانده شده از حافظه [1].

#### ۱-۱-۱ کاهش توان مصرفی

توان مصرفی شاید مهمترین مسئله مطرح در کاربردهایی، نظیر سیستم‌های قابل حمل ارتباط شخصی، سیستم‌های ذخیره اطلاعات مورد استفاده در کامپیوترهای قابل حمل، و خیلی کاربردهای دیگر باشد. توان مصرفی با کاهش ابعاد در تکنولوژی بهبود می‌یابد. علاوه بر مقیاس تکنولوژی مورد استفاده، روش‌های مختلفی برای کاهش توان، نظیر مقیاس بندی خازن‌های مورد استفاده در طبقات، انتخاب و طرح مناسب تقویت کننده عملیاتی و ولتاژ تغذیه وجود دارد [2]. هدف از انجام این پایان‌نامه استفاده از همین روشها برای تحقق یک مبدل آنالوگ به دیجیتال با توان مصرفی پایین می‌باشد.

## ۱-۱-۲ کاهش ولتاژ تغذیه

یکی از مهمترین مسائل طراحی آنالوگ، کاهش ولتاژ تغذیه سیستمها است. عوامل این کاهش عبارتند از:

۱- مقیاس کردن تکنولوژی CMOS: برای افزایش سرعت افزاره ها و تجمع سازی بالا در تکنولوژی CMOS، نیاز به کوچک و کوچکتر شدن ابعاد ترانزیستورها می باشد. برای کاهش میدان الکتریکی در داخل افزاره و جلوگیری از صدمه دیدن آن و کاهش توان مصرفی، حداکثر ولتاژ قابل تحمل تکنولوژی CMOS در حال کاهش است [3].

۲- باتری و توان مصرفی: در سیستمهای قابل حمل توان مصرفی و طول عمر مفید باطری از اهمیت بالایی برخوردار است. در ولتاژهای تغذیه بالا نیاز به سری کردن تعدادی باتری میباشد که این باعث افزایش وزن سیستم مورد نظر می شود. بنابراین با کاهش ولتاژ تعداد باطریهای مورد استفاده کاهش و به طبع آن وزن سیستم کاهش خواهد یافت. از طرف دیگر توان مصرفی در ارتباط مستقیم با ولتاژ تغذیه است، بنابراین کاهش ولتاژ تغذیه منتهی به کاهش توان مصرفی در دو بخش آنالوگ و دیجیتال می شود.

برای رسیدن به اهداف ذکر شده در بالا (توان پایین، ولتاژ پایین و سرعت بالا) تکنولوژی CMOS به دلایل متعددی نسبت به سایر تکنولوژیها راه کار بهتری میباشد، این تکنولوژی به عنوان مثال به دلیل قیمت پایین و تجمع پذیری بالا نسبت به سایر تکنولوژیها برتری دارد.

برای تحقق مبدلهای آنالوگ به دیجیتال ساختارهای مختلفی وجود دارد. به طور کلی مبدلهای آنالوگ به دیجیتال را از نظر فرکانس نمونه برداری به دو گروه عمده تقسیم می شوند: ۱) مبدلهای با نرخ نایکوئیست<sup>۲</sup> ۲) مبدلهای بیش نمونه برداری<sup>۳</sup>. گروه اول برای سرعت های بالا طراحی می شوند، اما به دلیل خطاهای موجود در تحقق این مبدلها، دقت این مبدلها محدود می شود. دسترسی به دقتهای بالاتر از ده بیت بدون استفاده از روشهای مختلف کالیبراسیون برای کاهش خطا، ممکن نیست. در گروه دوم مبدلها، با تکنیکهای مختلف شکل دادن نویز کوانتیزاسیون و نویز حرارتی می توان به دقتهای بالا دسترسی پیدا

<sup>۲</sup>Nyquist

<sup>۳</sup>Over Sampling

با انگیزه توضیح داده شده در بالا، هدف از این تحقیق طراحی یک مبدل آنالوگ به دیجیتال با توان پایین، ولتاژ پایین و سرعت بالا در تکنولوژی  $0.6\mu\text{m}, 5V$  Digital CMOS میباشد. در فصل نتایج یک مبدل آنالوگ به دیجیتال ۱۰ بیتی با سرعت ۳۲ MSPs و پیک SNDR<sup>۱</sup> حدود ۵۸/۱dB در فرکانس ورودی ۵ MHz و ۵۴/۵dB در فرکانس نایکوئیست آورده شده است.

## ۱-۲ ساختار پایان نامه

در فصل دوم به معرفی معیارهای عملکردی پرداخته شده ساختارهای مختلف مبدلهای آنالوگ به دیجیتال مرور می‌شوند. در این فصل مزایا و معایب هر کدام از ساختارهای مختلف بحث شده است. از آنجایی که خطاهای موجود در ساختارهای مختلف عامل محدودیت سرعت و دقت مبدلها هستند، در فصل سوم اشاره‌ای کوتاه به منابع این خطاها شده است. چون هدف از انجام این پایان‌نامه تحقق یک مبدل توان پایین بوده است، فصل چهارم اشاره به محدودیتهای مختلف توان مصرفی در مبدلها دارد. در تحقیق یک مبدل آنالوگ به دیجیتال بخشهای مختلفی وجود دارند که توان مصرف می‌کنند. در این فصل به این منابع اشاره و محدودیت توان ناشی از آنها بررسی می‌شوند. در فصل پنجم به روشهای مختلف طراحی توان پایین و ولتاژ پایین پرداخته شده است. در ادامه ساختارهای مختلف تقویت کنندها بررسی و ساختار مورد نظر به تفصیل بررسی شده است. در فصل ششم نتایج شبیه‌سازی آورده شده است، و در انتهای این فصل همچنین نتیجه‌گیری و زمینه‌های پیشنهادی برای تحقیقات آینده مطرح می‌شوند.

<sup>۱</sup>Signal to Noise+Distortion Ratio

## مروری بر مبدل‌های آنالوگ به دیجیتال

### ۲-۱- مقدمه

به دلیل عملکرد بهتر و سادگی طرح مدارات دیجیتالی، طراحی مبدل‌های آنالوگ به دیجیتال مورد نظر می‌باشند. این مزیت‌های عمده باعث شده‌اند که تکنولوژی مدارهای مجتمع در جهت طراحی مدارهای دیجیتال توسعه داده شوند.

همان‌طور که در فصل قبل نیز بیان شد مبدل‌های آنالوگ به دیجیتال را از نظر فرکانس نمونه‌برداری می‌توان به دو دسته عمده تقسیم‌بندی کرد: (۱) مبدل‌های با نرخ نایکویست (۲) مبدل‌های بیش‌نمونه‌برداری<sup>۱</sup>. در مبدل‌های نوع اول نظیر Pipeline, Flash و Folding&Interpolating، سیگنال ورودی، با نرخ نایکویست نمونه‌برداری می‌شود، در حالیکه در مبدل‌های بیش‌نمونه‌برداری، سیگنال آنالوگ ورودی با چندین برابر نرخ نایکویست، نمونه‌برداری می‌شود. مبدل‌های نرخ نایکویست برای کاربردهای سرعت بالا و دقت پایین طراحی و ساخته می‌شوند. بدلیل خصوصیات غیرایده‌آلی مدارهای آنالوگ، ساخت این نوع مبدل‌ها برای دقت‌های بالا امکان‌پذیر نیست. مبدل‌های بیش‌نمونه‌برداری با استفاده از تکنیک شکل دادن نویز کوانتیزاسیون و همچنین نویز حرارتی مدارهای آنالوگ،


---

<sup>۱</sup>Over Sampling

دقت بالایی را بدست می‌دهند، بنابراین بهترین ساختار برای پیاده‌سازی مبدل‌های آنالوگ به دیجیتال در محدوده صوتی هستند. در این فصل، هدف بررسی بعضی از ساختارهای مبدل‌های آنالوگ به دیجیتال می‌باشد.

## ۲-۲ مبدل‌های آنالوگ به دیجیتال

در حالت کلی می‌توان هر مبدل آنالوگ به دیجیتال را بصورت شکل ۲-۱ نشان داد. سیگنال آنالوگ ورودی پس از عبور از فیلتر Anti-aliasing، نمونه‌برداری شده و بصورت سیگنال زمان-گسسته تبدیل می‌شود. در مبدل‌های آنالوگ به دیجیتال نمونه‌برداری و کوانتایز کردن دو عمل اصلی در شکل دادن سیگنال به شکل دیجیتال می‌باشد. این دو عامل سرعت و دقت مبدل‌های آنالوگ به دیجیتال را شکل می‌دهند.



شکل ۲-۱ مدل عمومی از مبدل آنالوگ به دیجیتال [4].

### ۲-۲-۱ نمونه برداری

طبق قضیه نایکوئیست، برای بازسازی اطلاعات اولیه از یک سیگنال زمان-گسسته، می‌بایست، نمونه برداری حداقل با دو برابر فرکانس سیگنال صورت گیرد [4]. در این صورت سیگنال زمان-گسسته شامل کلیه اطلاعات اولیه خواهد بود. این فرکانس نمونه‌برداری، نایکوئیست نامیده می‌شود. بر اساس نسبت فرکانس نمونه برداری به نرخ نمونه‌برداری نایکوئیست، مبدل‌های آنالوگ به دیجیتال به دو دسته، مبدل‌های با نرخ نایکوئیست و مبدل‌های بیش-نمونه‌برداری تقسیم می‌شوند.

### ۲-۲-۲ کوانتسایز کردن

مبدل آنالوگ به دیجیتال خروجی دیجیتالی تولید می‌کند که تابعی از سیگنال آنالوگ ورودی می‌باشد. وقتی ورودی مقادیر محدودی فرض شود، خروجی می‌تواند یک