

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشگاه شهید بهشتی

دانشکده مهندسی برق و کامپیوتر

عنوان پایان نامه

طراحی و شبیه سازی یک مدار نمونه بردار و نگه دار با استفاده از

سوئیچ بوت استرپ بهبود یافته در ولتاژ پایین

پایان نامه کارشناسی ارشد مهندسی برق

گرایش الکترونیک

نام دانشجو

محمد رضا عسگری

استاد راهنما:

دکتر امید هاشمی پور

۱۳۸۹/۷/۲۴

تأیید استاد راهنما
محمد رضا عسگری

۸۸-۸۹

سه

۱۴۳۰۹۴



دانشگاه شهید بهشتی
دانشکده مهندسی برق و کامپیوتر

پایان نامه کارشناسی ارشد مهندسی برق - گرایش الکترونیک
تحت عنوان:

طراحی و شبیه‌سازی یک مدار نمونه‌بردار و نگه‌دار با استفاده از
سوئیچ بوت‌استرپ بهبودیافته در ولتاژ پایین

در تاریخ ۱۳۸۸/۱۱/۱۳ پایان نامه دانشجو، محمدرضا عسگری، توسط کمیته تخصصی داوران مورد بررسی و تصویب
نهایی قرار گرفت.

امضاء
امضاء
امضاء
امضاء

دکتر امید هاشمی پور
دکتر علیرضا فتاح
دکتر سید ادیب ابریشمی فر
دکتر اسلام ناظمی

۱- استاد راهنما اول
۲- استاد داور (داخلی)
۳- استاد داور (خارجی)
۴- نماینده تحصیلات تکمیلی

قدردانی و سپاس

سپاس و حمد خداوندی را که بذر سپاس و قدردانی را در وجود انسان نهفت تا بندگان ستایشگر آن را بیرورانند.

از استاد فرزانه و گرانقدرم، دکتر امید هاشمی پور که راهنمایی‌ها و کمک‌های ایشان در طی انجام این پایان‌نامه بسیار ثمر بخش بود، تشکر می‌کنم. همچنین بر خود لازم می‌دانم از دوستان عزیزم آقایان مهدی متقی کشتیبان و حسین پیشگر که کمک‌های بی‌دریغ بسیاری در این پایان‌نامه کردند، تشکر و قدردانی نمایم. توفیق و سربلندی ایشان را از خداوند متعال خواستارم.

نیاز به یاد آوری نیست که باید تشکر صمیمانه خود را از پدر و مادر عزیز و مهربانم که با صبوری و متانت و تشویقات دلگرم کننده خود، مرا در کلیه مراحل تحصیل همراهی کردند، اعلام دارم.

کلیه حقوق مادی مترتب بر نتایج مطالعات،
ابتکارات و نوآوری‌های ناشی از تحقیق موضوع
این پایان‌نامه متعلق به دانشگاه شهید بهشتی
می‌باشد.

به نام خدا

نام و نام خانوادگی: محمد رضا عسگری

عنوان پایان نامه: طراحی و شبیه‌سازی یک مدار نمونه‌بردار و نگه‌دار با استفاده از سوئیچ


بوت‌استرپ بهبود یافته در ولتاژ پایین

استاد/اساتید راهنما: دکتر امید هاشمی‌پور

اینجانب محمدرضا عسگری تهیه کننده پایان نامه کارشناسی ارشد حاضر خود را ملزم به حفظ امانت داری و ق‌دردانی از زحمات سایر محققین و نویسندگان بنا بر قانون Copyright می‌دانم. بدین وسیله اعلام می‌نمایم که مسئولیت کلیه مطالب درج شده با اینجانب می‌باشد و در صورت استفاده از اشکال؛ جداول، و مطالب سایر منابع، بلافاصله مرجع آن ذکر شده و سایر مطالب از کار تحقیقاتی اینجانب استخراج گشته است و امانتداری را به صورت کامل رعایت نموده‌ام. در صورتی که خلاف این مطلب ثابت شود، مسئولیت کلیه عواقب قانونی با شخص اینجانب می‌باشد.

نام و نام خانوادگی دانشجو: محمد رضا عسگری

امضاء و تاریخ:



۱۳۸۸/۱۲/۸

تقدیم به مادر عزیزم

که در مسیر اهداف من، از فدای آسایش و راحتی خویش لحظه‌ای دریغ نکرد.

فهرست مطالب

فصل اول - مقدمه

۱-۱ مقدمه ۲

فصل دوم - مدارهای نمونه بردار و نگهدار

۱-۲ مقدمه‌ای بر مدارهای نمونه بردار و نگهدار ۵

۲-۲ پارامترهای مهم در مدارهای نمونه بردار و نگهدار ۶

۱-۲-۲ زمان اکتساب ۶

۲-۲-۲ زمان روزنه یا تأخیر روزنه ۶

۳-۲-۲ عدم قطعیت روزنه ۶

۴-۲-۲ زمان نشست حالت نگهدار ۷

۵-۲-۲ نرخ افت ۷

۶-۲-۲ خطای پله نگهداری ۷

۷-۲-۲ پیش‌خور یا خطای توگذر حالت نگهداری ۷

۸-۲-۲ خطای بهره ۸

۹-۲-۲ محدوده دینامیک ۸

۱۰-۲-۲ اعوجاج هارمونیک کل ۸

۱۱-۲-۲ رنج دینامیکی بدون محدودیت سیگنال مزاحم ۸

۱۲-۲-۲ سیگنال به نویز و اعوجاج ۸

۱۳-۲-۲ سیگنال به نویز ۸

۳-۲ طیف‌های سیگنال‌های نمونه برداری شده ۹

۱-۳-۲ طیف سیگنال نمونه برداری و نگهداری شده ۱۰

۴-۲ انواع مدارهای نمونه بردار و نگهدار ۱۱

۱۱ ۱-۴-۲ ساختارهای حلقه‌باز
۱۲ ۱-۴-۲ ساختار حلقه‌بسته
۱۳ ۵-۲ نتیجه‌گیری

فصل سوم- عملکرد ترانزیستور MOS به عنوان سوئیچ

۱۵ ۱-۳ نمونه‌برداری توسط سوئیچ ترانزیستوری MOS
۱۶ ۲-۳ مشخصات ترانزیستور MOS به عنوان سوئیچ
۱۶ ۱-۲-۳ لحظه خاموشی وابسته به ولتاژ ورودی در ترانزیستور MOS
۱۷ ۲-۲-۳ محدوده سیگنال ورودی
۱۹ ۳-۲-۳ مقاومت حالت روشن
۲۱ ۴-۲-۳ اثر بار تزریقی
۲۲ ۵-۲-۳ اثر نفوذ کلاک
۲۳ ۶-۲-۳ پاسخ فرکانسی غیرخطی سوئیچ
۲۴ ۷-۲-۳ قابلیت اطمینان سوئیچ MOS
۲۶ ۳-۳ تکنیک نمونه‌برداری صفحه پایینی
۲۶ ۴-۳ نتیجه‌گیری

فصل چهارم- تکنیک‌های بوستینگ و بوت‌استرپ سوئیچ MOS

۲۸ ۱-۴ تکنیک بوستینگ
۲۸ ۱-۱-۴ بوستینگ به مقدار $2V_{DD}$
۳۰ ۲-۱-۴ بوستینگ به مقدار $2V_{DD}-V_{THN}$
۳۰ ۳-۱-۴ بوستینگ به مقدار $V_{DD}+V_{THN}$ و $- V_{THP} $
۳۲ ۲-۴ تکنیک بوت‌استرپ
۳۲ ۱-۲-۴ بوت‌استرپ Brooks
۳۴ ۲-۲-۴ بوت‌استرپ متداول
۳۷ ۳-۲-۴ استفاده از سوئیچ مکمل به صورت بوت‌استرپ

- ۳-۴ جبران‌سازی اثر بدنه سوئیچ آنالوگ نمونه‌بردار ۳۸
- ۱-۳-۴ جبران‌سازی اثر بدنه توسط ترانزیستور replica ۳۸
- ۲-۳-۴ جبران‌سازی اثر بدنه با اتصال مستقیم سورس به بدنه ۳۹
- ۴-۴ نتیجه‌گیری ۴۰

فصل پنجم- مدارهای بوت‌استرپ پیشنهاد شده و پیاده‌سازی آن‌ها بر روی مدار نمونه‌بردار متداول

- ۱-۵ یک مدار بوت‌استرپ جدید با تاکید بر قابلیت اطمینان قطعه و خطی کردن مقاومت حالت روشن ۴۲
- ۱-۱-۵ عملکرد کلی ۴۳
- ۲-۱-۵ پیاده‌سازی ترانزیستوری ۴۴
- ۳-۱-۵ مدار تولید پالس پیشنهادی ۴۵
- ۴-۱-۵ مقایسه قابلیت اطمینان در مدار پیشنهادی و مدار بوت‌استرپ متداول ۴۵
- ۲-۵ تکنیک جدید برای جبران اثر بدنه سوئیچ CMOS ۴۶
- ۱-۲-۵ عملکرد کلی ۴۸
- ۲-۲-۵ پیاده‌سازی ترانزیستوری ۴۹
- ۳-۲-۵ عملکرد مدار ۵۰
- ۱-۳-۲-۵ فاز نمونه‌برداری ۵۰
- ۲-۳-۲-۵ فاز نگهداری ۵۰
- ۴-۲-۵ بررسی قابلیت اطمینان در مدار پیشنهادی ۵۲
- ۵-۲-۵ بهبود مقاومت RON ۵۲
- ۳-۵ مدار نمونه‌بردار و نگاه‌دار متداول flipped-around ۵۳
- ۱-۳-۵ عملکرد مدار نمونه‌بردار و نگاه‌دار متداول ۵۳
- ۲-۳-۵ پیاده‌سازی مدار نمونه‌بردار و نگاه‌دار ۵۵
- ۱-۲-۳-۵ تقویت کننده عملیاتی ترانساینایی به همراه فید بک مثبت ۵۵

فصل ششم- شبیه‌سازی و نتیجه‌گیری

۵۹	۱-۶ نتایج شبیه‌سازی مدار بوت‌استرپ اول
۵۹	۱-۱-۶ مصالحه در انتخاب نسبت سیما سوئیچ T-Gate و ابعاد قطعات
۶۱	۲-۱-۶ تحلیل حوزه زمان و فرکانس
۶۲	۳-۱-۶ شبیه‌سازی مدار اول با نرم افزار <i>Cadence</i>
۶۳	۱-۳-۱-۶ طراحی در پنجره شماتیک
۶۴	۲-۳-۱-۶ طراحی در پنجره جانمایی
۶۶	۳-۳-۱-۶ نکات طراحی
۶۷	۱-۳-۳-۱-۶ طراحی مقارن
۶۷	۲-۳-۳-۱-۶ ترانزیستورهای چند انگشتی
۶۸	۲-۶ نتایج شبیه‌سازی مدار بوت‌استرپ دوم
۶۸	۱-۲-۶ ملاحظات در تعیین خازن‌ها و طول و عرض ترانزیستورها در مدار بوت‌استرپ متداول
۶۹	۲-۲-۶ تحلیل حوزه زمان و فرکانس
۷۲	۳-۲-۶ شبیه‌سازی مدار دوم با نرم افزار <i>Cadence</i>
۷۵	۳-۶ شبیه‌سازی مدار نمونه‌بردار و نگاه‌دار
۷۵	۱-۳-۶ مدار نمونه‌بردار و نگاه‌دار به همراه مدار بوت‌استرپ اول
۷۶	۲-۳-۶ مدار نمونه‌بردار و نگاه‌دار به همراه مدار بوت‌استرپ دوم
۷۸	۴-۶ مقایسه عملکرد مدارهای شبیه‌سازی شده
۸۰	۵-۶ نتیجه‌گیری
۸۱	پیوست
۸۴	فهرست مقالات استخراج شده از پایان‌نامه
۸۵	مراجع

فهرست شکل ها

- شکل ۱-۲: شکل موج خروجی انواع مختلف مدار نمونه بردار و نگهدار [۱]..... ۵
- شکل ۲-۲: عملکرد مدار نمونه بردار و نگهدار در حوزه زمان..... ۶
- شکل ۳-۲: خطای پیشخور سیگنال ورودی [۱]..... ۷
- شکل ۴-۲: نمونه برداری در حوزه زمان [۱]..... ۹
- شکل ۵-۲: طیف های سیگنال نمونه برداری شده [۱]..... ۹
- شکل ۶-۲: یک سیگنال نمونه برداری و نگهداری شده [۱]..... ۱۰
- شکل ۷-۲: طیف یک سیگنال نمونه برداری و نگهداری شده [۱]..... ۱۰
- شکل ۸-۲: ساختار حلقه باز (الف) یک مدار نمونه بردار و نگهدار ساده (ب) مدار نمونه بردار و نگهدار عملی..... ۱۱
- شکل ۹-۲: یک مدار نمونه بردار و نگهدار با ساختار حلقه بسته ساده..... ۱۲
- شکل ۱۰-۲: دو ساختار حلقه بسته متداول (الف) ساختار بازپخش بار (ب) ساختار flipped-around capacitor..... ۱۳
- شکل ۱-۳: مدار نمونه بردار ساده (الف) حالت نمونه برداری (ب) حالت نگهداری..... ۱۵
- شکل ۲-۳: اثر شیب غیر بینهایت سیگنال نمونه بردار V_{smp1} که باعث تاخیر نمونه برداری وابسته به سیگنال ورودی می شود [۱]..... ۱۶
- شکل ۳-۳: وابستگی هدایت نوع P و N به ولتاژ ورودی..... ۱۸
- شکل ۴-۳: (الف) سوئیچ مکمل CMOS (ب) هدایت معادل..... ۱۸
- شکل ۵-۳: اثر کاهش ولتاژ منبع تغذیه در سوئیچ ورودی..... ۱۹
- شکل ۶-۳: کاهش تغییرات مقاومت حالت روشن با روش های برپایه تکنولوژی و مدار [۱]..... ۲۱
- شکل ۷-۳: اثر بار تزریقی..... ۲۲
- شکل ۸-۳: خازن های پارازیتیک و اثر نفوذ کلاک..... ۲۳
- شکل ۹-۳: طیف مدار نمونه بردار و نگهدار با اعمال $overstress$ به اکسید گیت سوئیچ (الف) در زمان صفر (ب) بعد از ۸ ساعت [۸]..... ۲۵
- شکل ۱۰-۳: تکنیک نمونه برداری صفحه پایینی (الف) مدار (ب) شکل موج مورد استفاده..... ۲۶

- شکل ۱-۴: مدار بوستینگ متداول..... ۲۷
- شکل ۲-۴: شبیه‌سازی مدار پمپ بار..... ۲۹
- شکل ۳-۴: شبیه‌سازی مقاومت حالت روشن مدار بوستینگ..... ۳۰
- شکل ۴-۴: یک نمونه دیگر از مدارهای بوستینگ..... ۳۰
- شکل ۵-۴: تکنیک بوستینگ کسکین. (الف) مدار (ب) شکل موج مورد نیاز..... ۳۱
- شکل ۶-۴: مدار تولید پالس برای مدار شکل (۴-۵)..... ۳۲
- شکل ۷-۴: بوت‌استرپ Brooks (الف) مدار (ب) پالس غیر هم پوشان (پ) شکل موج خروجی..... ۳۳
- شکل ۸-۴: تکنیک بوت‌استرپ متداول..... ۳۴
- شکل ۹-۴: عملکرد بوت‌استرپ متداول (الف) فاز نگهداری (ب) فاز نمونه‌برداری..... ۳۴
- شکل ۱۰-۴: پیاده‌سازی ترانزیستوری مدار بوت‌استرپ..... ۳۵
- شکل ۱۱-۴: پیاده‌سازی ساده تری از مدار بوت‌استرپ..... ۳۶
- شکل ۱۲-۴: سوئیچ مکمل به صورت بوت‌استرپ..... ۳۷
- شکل ۱۳-۴: جبران‌سازی اثر بدنه توسط ترانزیستور replica..... ۳۸
- شکل ۱۴-۴: اتصال مستقیم سورس به بدنه..... ۳۹
- شکل ۱۵-۴: استفاده از مقایسه کننده به منظور تشخیص سورس واقعی..... ۴۰
- شکل ۱-۵: تکنیک خطی سازی هدایت در [۲۳]..... ۴۲
- شکل ۲-۵: (الف) عملکرد کلی (ب) شکل موج مورد نیاز..... ۴۳
- شکل ۳-۵: پیاده‌سازی ترانزیستوری مدار پیشنهادی..... ۴۴
- شکل ۴-۵: (الف) مدار تولید پالس پیشنهادی (ب) جدول صحت..... ۴۵
- شکل ۵-۵: تغییرات ولتاژ گیت سوئیچ‌های اصلی مدار متداول و پیشنهادی بر حسب ورودی..... ۴۶
- شکل ۶-۵: تغییرات ولتاژ آستانه با ورودی در مدار بوت‌استرپ متداول (الف) ورودی (ب) ولتاژ آستانه..... ۴۷
- شکل ۷-۵: تغییرات مقاومت حالت روشن مدار بوت‌استرپ متداول با ورودی..... ۴۷
- شکل ۸-۵: عملکرد کلی مدار پیشنهادی (الف) فاز نگهداری (ب) فاز نمونه‌برداری (ج) شکل موج..... ۴۸
- شکل ۹-۵: پیاده‌سازی ترانزیستوری..... ۴۹
- شکل ۱۰-۵: ولتاژ گیت سورس مدار متداول و پیشنهادی..... ۵۱

- شکل ۵-۱۱: بهبود قابلیت اطمینان..... ۵۲
- شکل ۵-۱۲: مقایسه مقاومت حالت روشن..... ۵۳
- شکل ۵-۱۳: مدار نمونه بردار و نگاهدار متداول به همراه شکل موج های مورد نیاز..... ۵۳
- شکل ۵-۱۴: مدار معادل نمونه بردار و نگاهدار شکل ۵-۱۳ (الف) نگاهداری (ب) نمونه برداری..... ۵۴
- شکل ۵-۱۵: پیاده سازی مدار نمونه بردار و نگاهدار..... ۵۵
- شکل ۵-۱۶: تقویت کننده عملیاتی ترانس انایی با فیدبک مثبت..... ۵۶
- شکل ۵-۱۷: مشخصات تقویت کننده (الف) دامنه (ب) فاز..... ۵۷
- شکل ۶-۱: تحلیل حوزه زمان (الف) مدار شکل ۴-۵ (ب) مدار پیشنهادی..... ۶
- شکل ۶-۲: تحلیل حوزه فرکانس (الف) مدار شکل ۴-۵ (ب) مدار پیشنهادی..... ۶۲
- شکل ۶-۳: طراحی فایل شماتیک..... ۶۳
- شکل ۶-۴: نتایج شبیه سازی فایل شماتیک..... ۶۴
- شکل ۶-۵: طراحی جانمایی..... ۶۵
- شکل ۶-۶: نتایج شبیه سازی فایل post-layout..... ۶۵
- شکل ۶-۷: تطبیق خروجی فایل شماتیک و post-layout..... ۶۶
- شکل ۶-۸: ترانزیستور چند انگشتی..... ۶۷
- شکل ۶-۹: ولتاژ گیت مدار متداول و مدار پیشنهادی..... ۶۹
- شکل ۶-۱۰: مقایسه شکل موج خروجی مدار متداول و پیشنهادی..... ۷۰
- شکل ۶-۱۱: مقایسه چگالی طیف توان مدار بوت استرپ (الف) متداول (ب) پیشنهادی..... ۷۰
- شکل ۶-۱۲: مقایسه THD مدارها با تغییر فرکانس ورودی..... ۷۱
- شکل ۶-۱۳: مقایسه SFDR مدارها با تغییر فرکانس ورودی..... ۷۱
- شکل ۶-۱۴: شماتیک مدار بوت استرپ پیشنهادی دوم..... ۷۲
- شکل ۶-۱۵: شکل موج حاصل از شبیه سازی شماتیک..... ۷۲
- شکل ۶-۱۶: طراحی جانمایی و فایل post-layout حاصل..... ۷۳
- شکل ۶-۱۷: تطبیق خروجی فایل شماتیک و post-layout..... ۷۴
- شکل ۶-۱۸: خروجی مدار نمونه بردار و نگاهدار با مدار بوت استرپ اول..... ۷۵

شکل ۶-۱۹: طیف مدار نمونه‌بردار و نگه‌دار (الف) با مدار شکل ۴-۵ (ب) مدار پیشنهادی ۷۶

شکل ۶-۲۰: خروجی مدار نمونه‌بردار و نگه‌دار با بوت‌استرپ دوم ۷۷

شکل ۶-۲۱: چگالی طیف توان مدار نمونه‌بردار و نگه‌دار (الف) با مدار متداول (ب) با مدار پیشنهادی ۷۷

فهرست جدول‌ها

جدول ۶-۱: اندازه خازن‌های مدار شکل (۵-۳) ۶۰

جدول ۶-۲: ابعاد ترانزیستورهای مدار شکل (۵-۳) ۶۱

جدول ۶-۳: ابعاد ترانزیستورهای مدار شکل (۵-۹) ۶۹

جدول ۶-۴: ابعاد ترانزیستورهای مدار نمونه‌بردار و نگه‌دار ۷۵

جدول ۶-۵: مقایسه عملکرد مدارهای بوستینگ و بوت‌استرپ شبیه‌سازی شده در این فصل ۷۸

جدول ۶-۵: مقایسه عملکرد مدار نمونه‌بردار و نگه‌دار متداول به همراه مدارهای بوستینگ و بوت‌استرپ ۷۹

چکیده

در این پایان نامه دو مدار بوت استرپ جدید با تاکید بر کاهش تغییرات مقاومت حالت روشن که قابلیت کار در ولتاژ پایین را دارند، پیشنهاد شده است. افزایش خطی کردن مقاومت حالت روشن سوئیچ آنالوگ نمونه بردار تاثیر زیادی در بهبود عملکرد مدارهای نمونه بردار و نگاه دار دارد. به همین دلیل در کار اول، مدار بوستینگ متداول را با انجام اصلاحاتی، به یک مدار بوت استرپ جدید تبدیل کرده ایم. همچنین در کار دوم، با ارائه یک تکنیک جدید برای جبران سازی اثر بدنه، به مداری با مقاومت حالت روشن تقریباً ثابت دست یافته ایم. در این تکنیک ولتاژ گیت-سورس سوئیچ نمونه بردار را با تابعی متغیر که تغییراتش متناسب با تغییرات ولتاژ آستانه سوئیچ است راه اندازی می کنیم. در نتیجه کل تغییرات مقاومت حالت روشن به مقدار زیادی کاهش خواهد یافت. مسائل طراحی در زمینه قابلیت اطمینان قطعه در هر دو کار لحاظ شده اند. از طرفی هر دو مدار پیشنهادی به صورت تمام سوئیچینگ نمونه برداری انجام می دهند. در ادامه با انتخاب یک مدار نمونه بردار و نگاه دار تفاضلی متداول که از تکنیک نمونه برداری صفحه پایینی استفاده می کند، مدارهای پیشنهادی با نرم افزار HSpice و Cadence در تکنولوژی ۱۸۰ نانومتر شبیه سازی شده است. شبیه سازی ها نشان می دهد استفاده از متدهای پیشنهادی تاثیر زیادی در بهبود THD و SFDR کلی مدار نمونه بردار و نگاه دار دارند.

کلمات کلیدی : خطی کردن مقاومت حالت روشن، جبران سازی اثر بدنه، سوئیچ آنالوگ، مدار بوت استرپ ، قابلیت اطمینان قطعه، مدار نمونه بردار و نگاه دار.

فصل اول

مقدمه

۱- مقدمه

امروزه سیستم های قابل حمل مانند لپ تاپ ها و تلفن های سلولی، به خاطر مسائل توان کم و هزینه کم به طور گسترده ای از تکنولوژی CMOS استفاده می کنند [۱]. برای سالیان متمادی، طراحی مبدل های آنالوگ به دیجیتال^۱ دارای مصرف توان کم، دقت بالا و با سرعت بالا که یکی از عناصر کلیدی این سیستم ها هستند، برای طراحان به عنوان چالش مطرح بوده است [۶-۱]. یک راه برای کاهش مصرف توان استفاده از مقیاس گذاری^۲ طبق قانون مور است. مقیاس گذاری در طراحی مدارهای دیجیتال به واسطه فرکانس کاری بالاتر، مصرف توان کمتر و اشغال فضای کمتر یک مزیت اساسی محسوب می شود در حالی که در مدارهای آنالوگ با چالش های مهمی نظیر پیچیدگی طراحی و قابلیت اطمینان^۳ قطعه (به منظور افزایش طول عمر ترازیستور CMOS، V_{DS} ، V_{GS} و V_{BS} نباید از حد مجاز V_{DD} تجاوز کند)، درگیر هستیم [۷-۱۰].

مدارهای سوئیچ خازنی^۴ آنالوگ، به عنوان یک دسته مهم مدارها دارای کاربرد وسیعی در طراحی مدارهای آنالوگ هستند. یکی از کاربردهای آن، مدارهای نمونه بردار و نگه دار^۵ است که در ابتدای اکثر مبدل های آنالوگ به دیجیتال، رابط بین دنیای آنالوگ و دیجیتال می باشد. سوئیچ آنالوگ نمونه برداری که در ابتدای مدار نمونه بردار و نگه دار قرار دارد در عملکرد دینامیکی این مدارها نقش کلیدی ایفا می کند. بنابراین در طراحی این سوئیچ ها باید پارامترهایی نظیر اثر نفوذ کلاک^۶، بار تزریقی^۷، تغییرات مقاومت حالت روشن^۸، فرکانس کاری و مقدار سوئیچینگ ولتاژ ورودی را مدنظر قرار داد [۶-۱] [۹-۲۵].

به منظور افزایش محدوده سیگنال ورودی و کاهش تغییرات مقاومت حالت روشن سوئیچ نمونه بردار، استفاده از تکنیک بوستینگ^۹ [۹] [۱۱] [۱۳-۱۴] و بوت استرپ کردن^{۱۰} [۱۵-۲۲] بسیار متداول است. ولتاژ گیت سوئیچ نمونه بردار، برای تکنیک بوستینگ متداول [۹] و بوت استرپ متداول [۱۶-۱۷] به ترتیب به میزان $V_{DD}+V_{in}$ و $2V_{DD}$ می-

¹ Analo-to-digital converter

² Scaling

³ Reliability

⁴ Switch-Capacitor

⁵ Sample-and-Hold

⁶ Clock feedthrough

⁷ Charge injection

⁸ Turn-on resistance

⁹ Boosting technique

¹⁰ Bootstrapped technique

باشد. یکی از مشکلات اساسی دو تکنیک ذکر شده، تغییرات مقاومت حالت روشن با ورودی است که باعث اعوجاج در سیگنال نمونه برداری شده می شود. اگرچه در این دو تکنیک تغییرات مقاومت حالت روشن نسبت به سوئیچ معمولی بهتر شده اما به طور کامل از بین نرفته است. مثلا سوئیچ بوت استرپ تغییرات مقاومت حالت روشن را خطی می کند اما بخاطر اثر بدنه^۱ قادر به ایجاد مقاومت ثابت نیست. راه حل های پیشنهاد شده اکثرا طراحی را پیچیده می کنند [۱۹]- [۲۳] ضمن این که مشکلات دیگری به مدار تحمیل می کنند. نکته دیگر، مسئله قابلیت اطمینان قطعه است. در تکنیک بوستینگ، V_{GS} ، V_{DS} و V_{BS} از V_{DD} تجاوز می کنند [۹]. همچنین در این حالت روی طول عمر سوئیچ بوت استرپ شده بخاطر *overstress* اکسید گیت به ویژه در حالت گذرا تأثیر مخرب گذاشته می شود و در دراز مدت عملکرد مدار نمونه بردار و نگهدار به علت شکست اکسید گیت ناشی از این *overstress* به تدریج کاهش می یابد [۸] [۱۶].

در این پایان نامه برای غلبه بر این مشکلات دو مدار بوت استرپ با تأکید بر خطی کردن مقاومت حالت روشن و در نظر گرفتن مشکل قابلیت اطمینان پیشنهاد شده است. در ادامه برای اطمینان از صحت کارهای پیشنهادی آنها را در اول یک مدار نمونه بردار و نگهدار متداول آزمایش کرده ایم.

در ادامه در فصل دو، مقدمه ای از مدارهای نمونه بردار و نگهدار ارائه خواهد شد. در فصل سه در باره ترانزیستور MOS به عنوان سوئیچ، مشکلات و خواص و محدودیت ها صحبت خواهیم کرد. فصل چهار درباره کارهای گذشته در زمینه مدارهای بوستینگ، بوت استرپ، تکنیک های جبران سازی اثر بدنه و تکنیک های جدید در زمینه خطی کردن مقاومت حالت روشن است. سپس در فصل پنج، دو مدار بوت استرپ پیشنهاد شده معرفی و مفصلا توضیح داده خواهند شد. همچنین پیاده سازی آن روی مدار نمونه بردار و نگهدار آمده است و نهایتا در فصل شش، شبیه سازی ها و نتیجه گیری پایان بخش این پایان نامه خواهند بود.

¹ Bulk

فصل دوم

مدارهای نمونه بردار و نگه‌دار