





دانشگاه شهید بهشتی

دانشکده مهندسی برق و کامپیوتر

عنوان پایان نامه

طراحی و شبیه سازی یک مدار نمونه بردار و نگهدار با استفاده از  
سوئیچ بوت استرپ بهبود یافته در ولتاژ پایین

پایان نامه کارشناسی ارشد مهندسی برق  
گرایش الکترونیک

نام دانشجو

محمد رضا عسگری

استاد راهنما:

۱۳۸۹/۷/۲۴

دکتر امید هاشمی پور

پژوهش های مدل سازی  
شبیه سازی

۸۸-۸۹

سه

۱۴۳۰۹۴



دانشگاه شهید بهشتی  
دانشکده مهندسی برق و کامپیوتر

پایان نامه کارشناسی ارشد مهندسی برق - گرایش الکترونیک  
تحت عنوان:

طراحی و شبیه‌سازی یک مدار نمونه‌بردار و نگهدار با استفاده از  
سوئیچ بوت استرپ بهبود یافته در ولتاژ پایین

در تاریخ ۱۳۸۸/۱۱/۱۳ پایان نامه دانشجو، محمدرضا عسگری، توسط کمیته تخصصی داوران مورد بررسی و تصویب  
نهایی قرار گرفت.



دکتر امید هاشمی پور  
دکتر علیرضا فتاح  
دکتر سید ادیب ابریشمی فر  
دکتر اسلام ناظمی

- ۱- استاد راهنمای اول
- ۲- استاد داور (داخلی)
- ۳- استاد داور (خارجی)
- ۴- نماینده تحصیلات تکمیلی

## قدردانی و سپاس

سپاس و حمد خداوندی را که بذر سپاس و قدردانی را در وجود انسان نهفت تا بندگان ستایش‌گر آن را بپرورانند.

از استاد فرزانه و گرانقدر، دکتر امید هاشمی پور که راهنمایی‌ها و کمک‌های ایشان در طی انجام این پایان‌نامه بسیار ثمر بخش بود، تشکر می‌کنم. همچنین بر خود لازم می‌دانم از دوستان عزیزم آقایان مهدی متقی کشتیبان و حسین پیشگر که کمک‌های بی‌دریغ بسیاری در این پایان‌نامه کردند، تشکر و قدردانی نمایم. توفيق و سربلندی ایشان را از خداوند متعال خواستارم. نیاز به یاد آوری نیست که باید تشکر صمیمانه خود را از پدر و مادر عزیز و مهربانم که با صبوری و متنانت و تشویقات دلگرم کننده خود، مرا در کلیه مراحل تحصیل همراهی کردند، اعلام دارم.

کلیه حقوق مادی مترتب بر نتایج مطالعات،  
ابتكارات و نوآوری‌های ناشی از تحقیق موضوع  
این پایان‌نامه متعلق به دانشگاه شهید بهشتی  
می‌باشد.

به نام خدا

نام و نام خانوادگی: محمد رضا عسگری

عنوان پایان نامه: طراحی و شبیه‌سازی یک مدار نمونه‌بردار و نگهدار با استفاده از سوئیچ

بوت استرپ بهبود یافته در ولتاژ پایین

استاد/اساتید راهنمای: دکتر امید هاشمی پور

اینجانب محمدرضا عسگری تهیه کننده پایان نامه کارشناسی ارشد حاضر خود را ملزم به حفظ امانت داری و قدردانی از خدمات سایر محققین و نویسنندگان بنا بر قانون Copyright می‌دانم. بدین وسیله اعلام می‌نمایم که مسئولیت کلیه مطالب درج شده با اینجانب می‌باشد و در صورت استفاده از اشکال، جداول، و مطالب سایر منابع، بلا فاصله مرجع آن ذکر شده و سایر مطالب از کار تحقیقاتی اینجانب استخراج گشته است و امانتداری را به صورت کامل رعایت نموده‌ام. در صورتی که خلاف این مطلب ثابت شود، مسئولیت کلیه عواقب قانونی با شخص اینجانب می‌باشد.

نام و نام خانوادگی دانشجو: محمد رضا عسگری

امضاء و تاریخ:



۱۳۸۸/۱۲/۱۸

هفت

تقدیم به مادر عزیزم

که در مسیر اهداف من، از فدای آسایش و راحتی خویش لحظه‌ای دریغ نکرد.

## فهرست مطالب

### فصل اول- مقدمه

۲ ..... ۱-۱ مقدمه

### فصل دوم- مدارهای نمونهبردار و نگهدار

۵ ..... ۱-۲ مقدمه‌ای بر مدارهای نمونهبردار و نگهدار

۶ ..... ۲-۲ پارامترهای مهم در مدارهای نمونهبردار و نگهدار

۶ ..... ۱-۲-۲ زمان اکتساب

۶ ..... ۲-۲-۲ زمان روزنه یا تأخیر روزنه

۶ ..... ۳-۲-۲ عدم قطعیت روزنه

۷ ..... ۴-۲-۲ زمان نشست حالت نگهدار

۷ ..... ۵-۲-۲ نرخ افت

۷ ..... ۶-۲-۲ خطای پله نگهداری

۷ ..... ۷-۲-۲ پیش خور یا خطای توگذر حالت نگهداری

۸ ..... ۸-۲-۲ خطای بهره

۸ ..... ۹-۲-۲ محدوده دینامیک

۸ ..... ۱۰-۲-۲ اعوجاج هارمونیکی کل

۸ ..... ۱۱-۲-۲ رنج دینامیکی بدون محدودیت سیگنال مزاحم

۸ ..... ۱۲-۲-۲ سیگنال به نویز و اعوجاج

۸ ..... ۱۳-۲-۲ سیگنال به نویز

۹ ..... ۳-۲ طیف‌های سیگنال‌های نمونهبرداری شده

۱۰ ..... ۱-۳-۲ طیف سیگنال نمونهبرداری و نگهداری شده

۱۱ ..... ۴-۲ انواع مدارهای نمونهبردار و نگهدار

۱۱	۴-۲ ساختارهای حلقه باز
۱۲	۴-۲ ساختار حلقه بسته
۱۳	۵-۲ نتیجه گیری

### فصل سوم- عملکرد ترانزیستور MOS به عنوان سوئیچ

۱۵	۳-۱ نمونه برداری توسط سوئیچ ترانزیستوری MOS
۱۶	۳-۲ مشخصات ترانزیستور MOS به عنوان سوئیچ
۱۶	۳-۲-۱ لحظه خاموشی وابسته به ولتاژ ورودی در ترانزیستور MOS
۱۷	۳-۲-۲ محدوده سیگنال ورودی
۱۹	۳-۲-۳ مقاومت حالت روشن
۲۱	۳-۲-۴ اثر بار تزریقی
۲۲	۳-۲-۵ اثر نفوذ کلای
۲۳	۳-۲-۶ پاسخ فرکانسی غیر خطی سوئیچ
۲۴	۳-۲-۷ قابلیت اطمینان سوئیچ MOS
۲۶	۳-۳ تکنیک نمونه برداری صفحه پایینی
۲۶	۳-۴ نتیجه گیری

### فصل چهارم- تکنیک های بوستینگ و بوت استرپ سوئیچ MOS

۲۸	۴-۱ تکنیک بوستینگ
۲۸	۴-۱-۱ بوستینگ به مقدار $2V_{DD}$
۳۰	۴-۱-۲ بوستینگ به مقدار $2V_{DD} - V_{THN}$
۳۰	۴-۱-۳ بوستینگ به مقدار $- V_{THP} $ و $V_{DD} + V_{THN}$
۳۲	۴-۲ تکنیک بوت استرپ
۳۲	۴-۲-۱ بوت استرپ Brooks
۳۴	۴-۲-۲ بوت استرپ متداول
۳۷	۴-۲-۳ استفاده از سوئیچ مکمل به صورت بوت استرپ

۳۸	جبران‌سازی اثر بدنی سوئیچ آنالوگ نمونه‌بردار.....	۴-۳-۴
۳۸	جبران‌سازی اثر بدنی توسط ترانزیستور replica .....	۴-۳-۱
۳۹	جبران‌سازی اثر بدنی با اتصال مستقیم سورس به بدن .....	۴-۲-۳
۴۰	نتیجه‌گیری.....	۴-۴
<b>فصل پنجم- مدارهای بوت‌استرپ پیشنهاد شده و پیاده‌سازی آن‌ها بر روی مدار نمونه‌بردار متداول</b>		
۴۲	۱-۵ یک مدار بوت‌استرپ جدید با تاکید بر قابلیت اطمینان قطعه و خطا کردن مقاومت حالت روشن.....	
۴۳	۱-۱-۵ عملکرد کلی .....	
۴۴	۲-۱-۵ پیاده‌سازی ترانزیستوری .....	
۴۵	۳-۱-۵ مدار تولید پالس پیشنهادی .....	
۴۵	۴-۱-۵ مقایسه قابلیت اطمینان در مدار پیشنهادی و مدار بوت‌استرپ متداول .....	
۴۶	۵-۲-۵ تکنیک جدید برای جبران اثر بدنی سوئیچ CMOS .....	
۴۸	۱-۲-۵ عملکرد کلی .....	
۴۹	۲-۲-۵ پیاده‌سازی ترانزیستوری .....	
۵۰	۳-۲-۵ عملکرد مدار .....	
۵۰	۱-۳-۲-۵ فاز نمونه‌برداری .....	
۵۰	۲-۳-۲-۵ فاز نگه‌داری .....	
۵۲	۴-۲-۵ بررسی قابلیت اطمینان در مدار پیشنهادی .....	
۵۲	۵-۲-۵ بهبود مقاومت $R_{ON}$ .....	
۵۳	۳-۵ مدار نمونه‌بردار و نگه‌دار متداول flipped-around .....	
۵۳	۱-۳-۵ عملکرد مدار نمونه‌بردار و نگه‌دار متداول .....	
۵۵	۲-۳-۵ پیاده‌سازی مدار نمونه‌بردار و نگه‌دار .....	
۵۵	۱-۲-۳-۵ تقویت کننده عملیاتی ترارسانایی به همراه فید بک مثبت .....	

## فصل ششم- شبیه‌سازی و نتیجه‌گیری

۵۹	۱-۶ نتایج شبیه‌سازی مدار بوت استرپ اول
۵۹	۱-۱-۶ مصالحه در انتخاب نسبت سیما سوئیچ T-Gate و ابعاد قطعات
۶۱	۲-۱-۶ تحلیل حوزه زمان و فرکانس
۶۲	۳-۱-۶ شبیه‌سازی مدار اول با نرم افزار Cadence
۶۳	۱-۳-۱-۶ - طراحی در پنجره شماتیک
۶۴	۲-۳-۱-۶ - طراحی در پنجره جانمایی
۶۶	۳-۳-۱-۶ - نکات طراحی
۶۷	۱-۳-۳-۱-۶ - طراحی متقارن
۶۷	۲-۳-۳-۱-۶ - ترانزیستورهای چند انگشتی
۶۸	۲-۶ نتایج شبیه‌سازی مدار بوت استرپ دوم
۶۸	۱-۲-۶ ملاحظاتی در تعیین خازن‌ها و طول و عرض ترانزیستورها در مدار بوت استرپ متداول
۶۹	۲-۲-۶ تحلیل حوزه زمان و فرکانس
۷۲	۳-۲-۶ شبیه‌سازی مدار دوم با نرم افزار Cadence
۷۵	۳-۶ شبیه‌سازی مدار نمونه‌بردار و نگهدار
۷۵	۱-۳-۶ مدار نمونه‌بردار و نگهدار به همراه مدار بوت استرپ اول
۷۶	۲-۳-۶ مدار نمونه‌بردار و نگهدار به همراه مدار بوت استرپ دوم
۷۸	۴-۶ مقایسه عملکرد مدارهای شبیه‌سازی شده
۸۰	۵-۶ نتیجه‌گیری
۸۱	پیوست
۸۴	فهرست مقالات استخراج شده از پایان‌نامه
۸۵	مراجع

## فهرست شکل ها

..... ۵	شکل ۱-۲: شکل موج خروجی انواع مختلف مدار نمونهبردار و نگهدار [۱]
..... ۶	..... شکل ۲-۲: عملکرد مدار نمونهبردار و نگهدار در حوزه زمان.
..... ۷	..... شکل ۳-۲: خطای پیشخور سیگنال ورودی [۱]
..... ۹	..... شکل ۴-۲: نمونهبرداری در حوزه زمان [۱]
..... ۹	..... شکل ۵-۲: طیف های سیگنال نمونهبرداری شده [۱]
..... ۱۰	..... شکل ۶-۲: یک سیگنال نمونهبرداری و نگهداری شده [۱]
..... ۱۰	..... شکل ۷-۲: طیف یک سیگنال نمونهبرداری و نگهداری شده [۱]
..... ۱۱	..... شکل ۸-۲: ساختار حلقه باز (الف) یک مدار نمونهبردار و نگهدار ساده (ب) مدار نمونهبردار و نگهدار عملی
..... ۱۲	..... شکل ۹-۲: یک مدار نمونهبردار و نگهدار با ساختار حلقه بسته ساده
..... ۱۳	..... شکل ۱۰-۲: دو ساختار حلقه بسته متداول (الف) ساختار بازپخش بار (ب) ساختار flipped-around capacitor
..... ۱۵	..... شکل ۱-۳: مدار نمونهبردار ساده (الف) حالت نمونهبرداری (ب) حالت نگهداری
..... ۱۶	..... شکل ۲-۳: اثر شیب غیر بینهایت سیگنال نمونهبردار Vsmp1 که باعث باعث تاخیر نمونهبرداری وابسته به سیگنال ورودی می شود [۱]
..... ۱۸	..... شکل ۳-۳: وابستگی هدایت نوع P و N به ولتاژ ورودی
..... ۱۸	..... شکل ۴-۳: (الف) سوئیچ مکمل CMOS (ب) هدایت معادل
..... ۱۹	..... شکل ۵-۳: اثر کاهش ولتاژ منبع تغذیه در سوئینگ ورودی
..... ۲۱	..... شکل ۶-۳: کاهش تغییرات مقاومت حالت روشن با روش های بربایه تکنولوژی و مدار [۱]
..... ۲۲	..... شکل ۷-۳: اثر بار تزریقی
..... ۲۳	..... شکل ۸-۳: خازن های پارازیتیک و اثر نفوذ کلاک
..... ۲۵	..... شکل ۹-۳: طیف مدار نمونهبردار و نگهدار با اعمال overstress به اکسید گیت سوئیچ (الف) در زمان صفر (ب) بعد از ۸ ساعت [۸]
..... ۲۶	..... شکل ۱۰-۳: تکنیک نمونهبرداری صفحه پایینی (الف) مدار (ب) شکل موج مورد استفاده

شکل ۱-۴: مدار بوستینگ متداول	۲۷
شکل ۲-۴: شبیه‌سازی مدار پمپ بار	۲۹
شکل ۳-۴: شبیه‌سازی مقاومت حالت روشن مدار بوستینگ	۳۰
شکل ۴-۴: یک نمونه دیگر از مدارهای بوستینگ	۳۰
شکل ۵-۴: تکنیک بوستینگ کسکین. (الف) مدار (ب) شکل موج مورد نیاز	۳۱
شکل ۶-۴: مدار تولید پالس برای مدار شکل (۵-۴)	۳۲
شکل ۷-۴: بوتاسترب Brooks (الف) مدار (ب) پالس غیر هم پوشان (پ) شکل موج خروجی	۳۳
شکل ۸-۴: تکنیک بوتاسترب متداول	۳۴
شکل ۹-۴: عملکرد بوتاسترب متداول (الف) فاز نگهداری (ب) فاز نمونه‌برداری	۳۴
شکل ۱۰-۴: پیاده‌سازی ترانزیستوری مدار بوتاسترب	۳۵
شکل ۱۱-۴: پیاده‌سازی ساده‌تری از مدار بوتاسترب	۳۶
شکل ۱۲-۴: سوئیچ مکمل به صورت بوتاسترب	۳۷
شکل ۱۳-۴: جبران‌سازی اثر بدنۀ توسط ترانزیستور replica	۳۸
شکل ۱۴-۴: اتصال مستقیم سورس به بدنۀ	۳۹
شکل ۱۵-۴: استفاده از مقایسه کننده بهمنظور تشخیص سورس واقعی	۴۰
شکل ۱۶-۴: تکنیک خطی‌سازی هدایت در [۲۳]	۴۲
شکل ۱۷-۴: (الف) عملکرد کلی (ب) شکل موج مورد نیاز	۴۳
شکل ۱۸-۴: پیاده‌سازی ترانزیستوری مدار پیشنهادی	۴۴
شکل ۱۹-۴: (الف) مدار تولید پالس پیشنهادی (ب) جدول صحت	۴۵
شکل ۲۰-۴: تغییرات ولتاژ گیت سوئیچ‌های اصلی مدار متداول و پیشنهادی بر حسب ورودی	۴۶
شکل ۲۱-۴: تغییرات ولتاژ آستانه با ورودی در مدار بوتاسترب متداول (الف) ورودی (ب) ولتاژ آستانه	۴۷
شکل ۲۲-۴: تغییرات مقاومت حالت روشن مدار بوتاسترب متداول با ورودی	۴۷
شکل ۲۳-۴: عملکرد کلی مدار پیشنهادی (الف) فاز نگهداری (ب) فاز نمونه‌برداری (ج) شکل موج	۴۸
شکل ۲۴-۴: پیاده‌سازی ترانزیستوری	۴۹
شکل ۲۵-۴: ولتاژ گیت سورس مدار متداول و پیشنهادی	۵۱

.....	شکل ۱-۵: بهبود قابلیت اطمینان	۵۲
.....	شکل ۱۲-۵: مقایسه مقاومت حالت روشن	۵۳
.....	شکل ۱۳-۵: مدار نمونهبردار و نگهدار متداول به همراه شکل موج های مورد نیاز	۵۳
.....	شکل ۱۴-۵: مدار معادل نمونهبردار و نگهدار شکل ۱۳-۵ (الف) نگهداری (ب) نمونهبرداری	۵۴
.....	شکل ۱۵-۵: پیادهسازی مدار نمونهبردار و نگهدار	۵۵
.....	شکل ۱۶-۵: تقویت کننده عملیاتی ترارسانایی با فیدبک مثبت	۵۶
.....	شکل ۱۷-۵: مشخصات تقویت کننده (الف) دامنه (ب) فاز	۵۷
.....	شکل ۱-۶: تحلیل حوزه زمان (الف) مدار شکل ۵-۴ (ب) مدار پیشنهادی	۶
.....	شکل ۲-۶: تحلیل حوزه فرکانس (الف) مدار شکل ۵-۴ (ب) مدار پیشنهادی	۶۲
.....	شکل ۳-۶: طراحی فایل شماتیک	۶۳
.....	شکل ۴-۶: نتایج شبیهسازی فایل شماتیک	۶۴
.....	شکل ۵-۶ طراحی جانمایی	۶۵
.....	شکل ۶-۶: نتایج شبیهسازی فایل post-layout	۶۵
.....	شکل ۷-۶: تطبیق خروجی فایل شماتیک و post-layout	۶۶
.....	شکل ۸-۶: ترانزیستور چند انگشتی	۶۷
.....	شکل ۹-۶: ولتاژ گیت مدار متداول و مدار پیشنهادی	۶۹
.....	شکل ۱۰-۶: مقایسه شکل موج خروجی مدار متداول و پیشنهادی	۷۰
.....	شکل ۱۱-۶: مقایسه چگالی طیف توان مدار بوتاسترپ (الف) متداول (ب) پیشنهادی	۷۰
.....	شکل ۱۲-۶: مقایسه THD مدارها با تغییر فرکانس ورودی	۷۱
.....	شکل ۱۳-۶: مقایسه SFDR مدارها با تغییر فرکانس ورودی	۷۱
.....	شکل ۱۴-۶: شماتیک مدار بوتاسترپ پیشنهادی دوم	۷۲
.....	شکل ۱۵-۶: شکل موج حاصل از شبیهسازی شماتیک	۷۲
.....	شکل ۱۶-۶: طراحی جانمایی و فایل post-layout حاصل	۷۳
.....	شکل ۱۷-۶: تطبیق خروجی فایل شماتیک و post-layout	۷۴
.....	شکل ۱۸-۶: خروجی مدار نمونهبردار و نگهدار با مدار بوتاسترپ اول	۷۵

شکل ۱۹-۶: طیف مدار نمونهبردار و نگهدار (الف) با مدار شکل ۵-۴ (ب) مدار پیشنهادی	۷۶
شکل ۲۰-۶: خروجی مدار نمونهبردار و نگهدار با بوتاسترپ دوم	۷۷
شکل ۲۱-۶: چگالی طیف توان مدار نمونهبردار و نگهدار (الف) با مدار متداول (ب) با مدار پیشنهادی	۷۷

## فهرست جدول‌ها

جدول ۱-۶: اندازه خازن‌های مدار شکل (۳-۵)	۶۰
جدول ۲-۶: ابعاد ترانزیستورهای مدار شکل (۳-۵)	۶۱
جدول ۳-۶: ابعاد ترانزیستورهای مدار شکل (۵-۹)	۶۹
جدول ۴-۶: ابعاد ترانزیستورهای مدار نمونهبردار و نگهدار	۷۵
جدول ۵-۶: مقایسه عملکرد مدارهای بوستینگ و بوتاسترپ شبیه‌سازی شده در این فصل	۷۸
جدول ۵-۶: مقایسه عملکرد مدار نمونهبردار و نگهدار متداول به همراه مدارهای بوستینگ و بوتاسترپ	۷۹

## چکیده

در این پایان‌نامه دو مدار بوت‌استرپ جدید با تاکید بر کاهش تغییرات مقاومت حالت روشن که قابلیت کار در ولتاژ پایین را دارند، پیشنهاد شده است. افزایش خطی کردن مقاومت حالت روشن سوئیچ آنالوگ نمونه‌بردار تاثیر زیادی در بهبود عملکرد مدارهای نمونه‌بردار و نگهدار دارد. به همین دلیل در کار اول، مدار بوستینگ متداول را با انجام اصلاحاتی، به یک مدار بوت‌استرپ جدید تبدیل کرده‌ایم. همچنین در کار دوم، با ارائه یک تکنیک جدید برای جبران-سازی اثر بدن، به مداری با مقاومت حالت روشن تقریباً ثابت دست یافته‌ایم. در این تکنیک ولتاژ گیت-سورس سوئیچ نمونه‌بردار را با تابعی متغیر که تغییراتش متناسب با تغییرات ولتاژ آستانه سوئیچ است را اندازی می‌کنیم. در نتیجه کل تغییرات مقاومت حالت روشن به مقدار زیادی کاهش خواهد یافت. مسائل طراحی در زمینه قابلیت اطمینان قطعه در هر دو کار لحاظ شده‌اند. از طرفی هر دو مدار پیشنهادی به صورت تمام سوئینگ نمونه‌برداری انجام می‌دهند. در ادامه با انتخاب یک مدار نمونه‌بردار و نگهدار تفاضلی متداول که از تکنیک نمونه‌برداری صفحه پایینی استفاده می‌کند، مدارهای پیشنهادی با نرم افزار Cadence و HSpice در تکنولوژی ۱۸۰ نانومتر شبیه‌سازی شده است. شبیه‌سازی‌ها نشان می‌دهد استفاده از متدهای پیشنهادی تاثیر زیادی در بهبود THD و SFDR کلی مدار نمونه‌بردار و نگهدار دارند.

**کلمات کلیدی :** خطی کردن مقاومت حالت روشن، جبران‌سازی اثر بدن، سوئیچ آنالوگ، مدار بوت‌استرپ ، قابلیت اطمینان قطعه، مدار نمونه‌بردار و نگهدار.

## **فصل اول**

**مقدمه**

## ۱- مقدمه

امروزه سیستم‌های قابل حمل مانند لپ‌تاپ‌ها و تلفن‌های سلولی، به خاطر مسائل توان کم و هزینه کم به‌طور گسترده‌ای از تکنولوژی CMOS استفاده می‌کنند [۱]. برای سالیان متعددی، طراحی مبدل‌های آنالوگ به دیجیتال<sup>۱</sup> دارای مصرف توان کم، دقت بالا و با سرعت بالا که یکی از عناصر کلیدی این سیستم‌ها هستند، برای طراحان به عنوان چالش مطرح بوده است [۶-۷]. یک راه برای کاهش مصرف توان استفاده از مقیاس گذاری<sup>۲</sup> طبق قانون مور است. مقیاس گذاری در طراحی مدارهای دیجیتال به‌واسطه فرکانس کاری بالاتر، مصرف توان کمتر و اشغال فضای کمتر یک مزیت اساسی محسوب می‌شود در حالی که در مدارهای آنالوگ با چالش‌های مهمی نظیر پیچیدگی طراحی و قابلیت اطمینان<sup>۳</sup> قطعه (بهمنظور افزایش طول عمر ترازیستور  $V_{DS}$ ،  $V_{GS}$ ،  $V_{BS}$  و  $V_{DD}$  نباید از حد مجاز  $V_{DD}$  تجاوز کند)، درگیر هستیم [۷-۱۰].

مدارهای سوئیچ خازنی<sup>۴</sup> آنالوگ، به عنوان یک دسته مهم مدارها دارای کاربرد وسیعی در طراحی مدارهای آنالوگ هستند. یکی از کابردهای آن، مدارهای نمونه‌بردار و نگهدار<sup>۵</sup> است که در ابتدای اکثر مبدل‌های آنالوگ به دیجیتال، رابط بین دنیای آنالوگ و دیجیتال می‌باشد. سوئیچ آنالوگ نمونه‌برداری که در ابتدای مدار نمونه‌بردار و نگهدار قرار دارد در عملکرد دینامیکی این مدارها نقش کلیدی ایفا می‌کند. بنابراین در طراحی این سوئیچ‌ها باید پارامترهایی نظیر اثر نفوذ کلک<sup>۶</sup>، بار تزریقی<sup>۷</sup>، تغییرات مقاومت حالت روشن<sup>۸</sup>، فرکانس کاری و مقدار سوئینگ ولتاژ ورودی را مدنظر قرار داد [۹-۲۵] [۱-۲۵].

بهمنظور افزایش محدوده سیگنال ورودی و کاهش تغییرات مقاومت حالت روشن سوئیچ نمونه‌بردار، استفاده از تکنیک بوستینگ<sup>۹</sup> [۱۱] [۱۳-۱۴] و بوتاسترپ کردن<sup>۱۰</sup> [۱۵-۲۲] بسیار متدائل است. ولتاژ گیت سوئیچ نمونه-بردار، برای تکنیک بوستینگ متدائل [۹] و بوتاسترپ متدائل [۱۶-۱۷] به ترتیب به میزان  $2V_{DD} + V_{in}$  و  $V_{DD}$  می-

<sup>1</sup> Analo-to-digital converter

<sup>2</sup> Scaling

<sup>3</sup> Reliability

<sup>4</sup> Switch-Capacitor

<sup>5</sup> Sample-and-Hold

<sup>6</sup> Clock feedthrough

<sup>7</sup> Charge injection

<sup>8</sup> Turn-on resistance

<sup>9</sup> Boosting technique

<sup>10</sup> Bootstrapped technique

باشد. یکی از مشکلات اساسی دو تکنیک ذکر شده، تغییرات مقاومت حالت روشن با ورودی است که باعث اعوجاج در سیگنال نمونه برداری شده می شود. اگرچه در این دو تکنیک تغییرات مقاومت حالت روشن نسبت به سوئیچ معمولی بهتر شده اما به طور کامل از بین نرفته است. مثلا سوئیچ بوت استرپ تغییرات مقاومت حالت روشن را خطی می کند اما با خاطر اثر بدنه<sup>۱</sup> قادر به ایجاد مقاومت ثابت نیست. راه حل های پیشنهاد شده اکثرا طراحی را پیچیده می کنند [۱۹-۲۳] ضمن این که مشکلات دیگری به مدار تحمیل می کنند. نکته دیگر، مسئله قابلیت اطمینان قطعه است. در تکنیک بوستینگ،  $V_{GS}$ ،  $V_{DS}$  و  $V_{BS}$  از  $V_{DD}$  تجاوز می کنند [۹]. همچنین در این حالت روی طول عمر سوئیچ بوت استرپ شده با خاطر overstress اکسید گیت به ویژه در حالت گذرا تأثیر مخرب گذاشته می شود و در دراز مدت عملکرد مدار نمونه بردار و نگهدار به علت شکست اکسید گیت ناشی از این overstress به تدریج کاهش می یابد [۸] [۱۶]. در این پایان نامه برای غلبه بر این مشکلات دو مدار بوت استرپ با تاکید بر خطی کردن مقاومت حالت روشن و در نظر گرفتن مشکل قابلیت اطمینان پیشنهاد شده است. در ادامه برای اطمینان از صحت کارهای پیشنهادی آنها را در اول یک مدار نمونه بردار و نگهدار متداول آزمایش کرده ایم.

در ادامه در فصل دو، مقدمه ای از مدارهای نمونه بردار و نگهدار ارائه خواهد شد. در فصل سه درباره ترانزیستور MOS به عنوان سوئیچ، مشکلات و خواص و محدودیت ها صحبت خواهیم کرد. فصل چهار درباره کارهای گذشته در زمینه مدارهای بوستینگ، بوت استرپ، تکنیک های جبران سازی اثر بدنه و تکنیک های جدید در زمینه خطی کردن مقاومت حالت روشن است. سپس در فصل پنجم، دو مدار بوت استرپ پیشنهاد شده معرفی و مفصل توضیح داده خواهند شد. همچنین پیاده سازی آن روی مدار نمونه بردار و نگهدار آمده است و نهایتا در فصل ششم، شبیه سازی ها و نتیجه گیری پایان بخش این پایان نامه خواهند بود.

---

<sup>۱</sup> Bulk

## فصل دوم

### مدارهای نمونهبردار و نگهدار