



دانشکده مهندسی
دانشگاه فردوسی مشهد

طراحی مبدل آنالوگ به دیجیتال دلتا- سیگمای ولتاژ پایین با توان

مصرفی بسیار کم مورد استفاده در ابزار دقیق پزشکی

نگارش:

علی نظری

اساتید راهنما :

دکتر محمد میمندی نژاد و دکتر رضا لطفی

پایان نامه جهت دریافت درجه کارشناسی ارشد

در رشته مهندسی برق- الکترونیک

خرداد ماه ۱۳۸۸

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ

چکیده

مبدل‌های آنالوگ به دیجیتال با توجه به رشد روزافزون فناوری در زمینه دیجیتال و تمایل به استفاده از این حوزه، جزء مهمترین بخش‌های هر سیستم دیجیتالی قرار دارد که به نوعی با دنیای واقعی در ارتباط هستند. از طرف دیگر، کاهش ابعاد مدار و در نتیجه کاهش ولتاژ تغذیه، جزء جدایی ناپذیر روند پیشرفت در فناوری ساخت قطعات الکترونیکی بوده که به نوبه خود طراحی مدارهای مجتمع و به خصوص مدارهای مجتمع آنالوگ را دشوارتر می‌کند. به علاوه، با در نظر گرفتن بهینه بودن مصرف توان، که از الزامات قابل حمل بودن محسوب می‌شود، کار طراحی مدارهای مجتمع آنالوگ و به ویژه مبدل‌های آنالوگ به دیجیتال بیش از پیش دشوار خواهد شد. از طرفی، در میان مبدل‌های آنالوگ به دیجیتال، مدولاتورهای دلتا-سیگما از جایگاه ویژه‌ای برخوردارند. در این مبدل‌ها، از آنجاییکه طراحی در دو سطح سیستم و مدار انجام می‌شود، درجه آزادی بیشتری برای طراحی وجود دارد.

در این پژوهش هدف طراحی یک مبدل آنالوگ به دیجیتال دلتا-سیگما با ولتاژ تغذیه پایین و توان مصرفی کم می‌باشد. در این طراحی، با ارائه مدل اصلاح شده‌ای برای مدولاتور، نشان داده شده است که عملکرد مدولاتور به طور قابل ملاحظه‌ای بهبود یافته است. یکی از مهمترین نتایج مدل ارائه شده، استفاده از آپ‌امپ‌های با بهره کم ($\approx 30 \text{ dB}$) است که در طراحی‌های ولتاژ پایین پیامدی بسیار مطلوب به حساب می‌آید که هم فرآیند طراحی را آسان‌تر می‌کند و هم منجر به کاهش قابل ملاحظه‌ای توان مصرفی می‌شود. نوآوری دوم این پژوهش ارائه روشی جدید برای بدست آوردن ضرایب فیلتر به صورت بهینه است که در مدولاتورهای دلتا-سیگما یکی از مهمترین مراحل طراحی محسوب می‌شود. در روش ارائه شده، با توجه به ساده‌سازی انجام شده برای مدل مدولاتور، امکان استفاده از روشهای بهینه‌سازی فراهم شده است. در روش ارائه شده در این پژوهش برای محاسبه ضرایب فیلتر از الگوریتم ژنتیک استفاده شده است و نشان داده شده است که برای یک مدولاتور با مرتبه ثابت و به ازاء یک ضریب بیش‌نمونه‌برداری ثابت، مجموعه ضرایبی وجود دارند که به ازاء آنها عملکرد مدولاتور که همان مقدار SNR می‌باشد، نسبت به طراحی مرسوم بهبود می‌یابد. برای تایید مدل ارائه شده، یک مدولاتور مرتبه ۲ با پهنای باند 500 Hz و دقت 70 dB در تکنولوژی 0.18 um با ولتاژ تغذیه 1 V طراحی و شبیه‌سازی شد.

فهرست

۷	فصل اول پیشگفتار.....
۷	۱-۱ انگیزه این پژوهش.....
۹	۲-۱ نوآوریهای این پژوهش.....
۱۰	۳-۱ نحوه نگارش پایان نامه.....
۱۱	فصل دوم مدولاتورهای دلتا-سیگما.....
۱۱	۱-۲ مقدمه.....
۱۲	۲-۲ بیش‌نمونه‌برداری بدون شکل‌دهی نویز.....
۱۶	۳-۲ بیش‌نمونه‌برداری با شکل‌دهی نویز.....
۲۴	۴-۲ ساختار سیستم در مبدل‌های A/D دلتا-سیگما.....
۲۶	۵-۲ فیلترهای Decimation دیجیتال.....
۳۱	۶-۲ نتیجه‌گیری.....
۳۲	فصل سوم طراحی سیستمی مدولاتور.....
۳۲	۱-۳ مقدمه.....
۳۳	۲-۳ بدست آوردن ضرایب و بهینه‌سازی.....
۳۷	۳-۳ اصلاح مدل انتگرال‌گیر.....
۴۴	۴-۳ نتیجه‌گیری.....
۴۵	فصل چهارم طراحی و شبیه‌سازی یک مدولاتور ۱ ولتی با پهنای باند ۵۰۰ هرتز.....
۴۵	۱-۴ انتخاب ساختار مدولاتور.....
۴۶	۲-۴ خازن نمونه‌برداری.....
۴۸	۳-۴ ساختار فیدبک.....
۴۹	۴-۴ آپ‌امپ.....
۵۱	۵-۴ کوانتایزر.....
۵۲	۶-۴ سوئیچ‌ها.....
۵۶	۷-۴ نتایج شبیه‌سازی.....
۵۸	۸-۴ نتیجه‌گیری.....
۵۹	نتیجه‌گیری و پیشنهاد کارهای آینده.....
۶۰	مراجع.....

فهرست شکلها

- شکل ۱-۲. کوانتایزر و مدل خطی آن [4] ۱۲
- شکل ۲-۲. چگالی طیفی فرض شده برای نویز کوانتیزاسیون [4] ۱۳
- شکل ۳-۲. (الف) یک سیستم بدون شکل دهی نویز. (ب) پاسخ brick-wall فیلتر برای حذف بخش عمده نویز [4] ۱۴
- شکل ۴-۲. بلوک دیاگرام یک مبدل A/D بیش نمونه بردار [4] ۱۶
- شکل ۵-۲. یک مدولاتور $\Delta\Sigma$ و مدل خطی آن: (الف) یک مدولاتور $\Delta\Sigma$ (ساختار درونیاب)؛ (ب) مدل خطی مدولاتور که در آن نویز کوانتیزاسیون خارج شده است [4] ۱۷
- شکل ۶-۲. یک مدولاتور interpolative نویز شکل دهی شده مرتبه اول [4] ۲۰
- شکل ۷-۲. مدولاتور مرتبه اول: (الف) بلوک دیاگرام؛ (ب) پیاده سازی خازن - سوئیچ شونده [4] ۲۲
- شکل ۸-۲. مدولاتور A/D مرتبه اول که از یک خازن در درودی انتگرال گیر زمان - گسسته استفاده می کند [4] ۲۲
- شکل ۹-۲. مدولاتور $\Delta\Sigma$ مرتبه دو [4] ۲۳
- شکل ۱۰-۲. چند تابع تبدیل شکل دهی نویز [4] ۲۴
- شکل ۱۱-۲. بلوک دیاگرام یک مبدل A/D بیش نمونه بردار [4] ۲۴
- شکل ۱۲-۲. سیگنال و طیف آن در یک مبدل A/D بیش نمونه بردار [4] ۲۵
- شکل ۱۳-۲. فیلترهای Decimation چند طبقه: (الف) sinc که پس از آن از یک فیلتر IIR استفاده شده است؛ (ب) sinc که پس از آن از فیلترهای نیم باند استفاده شده است [4] ۲۷
- شکل ۱۴-۲. تحقق $T_{\text{sinc}}(Z)$ با انتگرال گیرها و مشتق گیرهای پشت سر هم: (الف) downsampling بعد از همه فیلتر کردن ها انجام می شود؛ (ب) روشی بهینه تر که downsampling قبل از مشتق گیرها انجام می شود [4] ۲۹
- شکل ۱-۳. مدل مدولاتور مرتبه ۲ در Simulink [6] ۳۳
- شکل ۲-۳. بدست آوردن مقدار بهره مناسب با استفاده از روش قدیمی. نمودار تغییرات SNR بر حسب بهره آپامپ، با GBW ، V_{ref} ، V_{m} ، a_1 ، a_2 ، b_1 و b_2 ثابت. ۳۴
- شکل ۳-۳. بهینه سازی تابع SNR با ۶ متغیر و با در نظر گرفتن جمعیت ۵۰ نفر و تعداد ۵۰۰ نسل؛ بهترین، میانگین و بدترین مقادیر در هر نسل. ۳۶
- شکل ۴-۳. بهینه سازی تابع SNR با ۶ متغیر و با در نظر گرفتن جمعیت ۵۰ نفر و تعداد ۵۰۰ نسل؛ بهترین مقادیر در هر نسل. ماکزیمم مقدار SNR بدست آمده در نسل ۳۲۰ ام بوده و برابر با ۷۸٫۵ دسی بل می باشد. ۳۶
- شکل ۵-۳. انتگرال گیر خازن - سوئیچ شونده. ۳۷
- شکل ۶-۳. مدل انتگرال گیر واقعی بر اساس رابطه (۳-۱). ۳۷
- شکل ۷-۳. خطای حالت دائمی ناشی از بهره محدود آپامپ در خروجی انتگرال گیر. ۳۸
- شکل ۸-۳. نمایش تاثیر بهره محدود آپامپ بر روی چگالی طیفی نویز مدولاسیون [11]. ۳۹
- شکل ۹-۳. انتگرال گیر خازن - سوئیچ شونده با در نظر گرفتن خازنهای پارازیتی آپامپ. ۳۹
- شکل ۱۰-۳. مدل انتگرال گیر واقعی ارائه شده بر اساس رابطه ۳-۵. در این مدل e_1 به عنوان ضریب دوم انتگرال گیر در نظر گرفته شده است. ۳۹
- شکل ۱۱-۳. تغییرات بهره آپامپ بر حسب خازن فیدبک با توجه به رابطه (۳-۱۱). ۴۱
- شکل ۱۲-۳. تغییرات بهره آپامپ بر حسب خازن فیدبک با توجه به رابطه (۳-۱۴). ۴۲
- شکل ۱۳-۳. تغییرات بهره آپامپ بر حسب خازن فیدبک با توجه به رابطه های (۳-۱۱) و (۳-۱۴). ۴۲
- شکل ۱۴-۳. آپامپ بکار رفته برای انتگرال گیرها برای بهره 33 dB ۴۳
- شکل ۱۵-۳. منحنی تغییرات SNR بر حسب بهره آپامپ A_0 ۴۳
- شکل ۱۶-۳. منحنی تغییرات SNR بر حسب خازن فیدبک C_f ۴۴
- شکل ۱-۴. انتگرال گیر خازن سوئیچ شونده. ۴۷
- شکل ۲-۴. ساختارهای رایج برای فیدبک [2]. ۴۸
- شکل ۳-۴. آپامپ بکار رفته برای انتگرال گیرها برای بهره 33 dB ۴۹

شکل ۴-۴. مدار فیدبک حالت مشترک مورد استفاده در آپامپها. ۵۱

شکل ۴-۵. مدار مقایسه‌گر مورد استفاده در کوانتایزر ۱ بیتی. ۵۱

شکل ۴-۶. مدار Latch مورد استفاده در کوانتایزر ۱ بیتی. ۵۲

شکل ۴-۷. مدار سوئیچ بوت‌استرپ استفاده شده [28]. ۵۳

شکل ۴-۸. پالسهای اعمال شده به مدار سوئیچ بوت‌استرپ. ۵۳

شکل ۴-۹. مدولاتور مرتبه ۲ پیاده‌سازی شده. پالس‌های اعمال شده عبارتند از: $S3 \rightarrow \varphi_1$ ، $S1, S2 \rightarrow \varphi_{1d}$ ، $S5, S6 \rightarrow \varphi_2$ و $S4 \rightarrow \varphi_{2d}$. ۵۵

شکل ۴-۱۰. خروجی مدولاتور مرتبه دو با ضریب بیش‌نمونه‌برداری ۶۴. (الف) ورودی و خروجی مدولاتور در حوزه زمان. (ب) نمودار FFT در حوزه فرکانس. ۵۶

شکل ۴-۱۱. مقدار نسبت سیگنال به نویز و اعوجاج، SNDR برای مدولاتور طراحی شده. ۵۷

فهرست جدولها

جدول ۳-۱. مقادیر بدست آمده پارامترها با استفاده از روش قدیمی برای مدولاتور مورد نظر. ۳۴

جدول ۳-۲. مقایسه مقادیر بدست آمده پارامترها و SNR با استفاده از روش قدیمی و روش ارائه شده برای مدولاتور مورد نظر. ۳۶

جدول ۴-۱. مقادیر ضریب فیلتر بدست آمده از طراحی سیستمی. ۴۶

جدول ۴-۲. مقادیر W/L ترانزیستورها برای آپامپ بکار رفته، شکل ۴-۲. ۵۰

جدول ۴-۳. مشخصات آپامپ‌های بکار رفته در مدولاتور. ۵۰

جدول ۴-۴. مشخصات مقایسه‌گر طراحی شده شکل ۴-۵. ۵۲

جدول ۴-۵. مقادیر W و L ترانزیستورها و سایر مشخصات مدار سوئیچ بوت‌استرپ طراحی شده. ۵۳

جدول ۴-۶. مقادیر خازنهای مورد استفاده در مدولاتور. ۵۴

جدول ۴-۷. مشخصات مدلاتور طراحی شده. ۵۶

جدول ۴-۸. مقایسه عملکرد چند مدولاتور از طریق معیار ارزشی. ۵۸

فصل اول

پیشگفتار

۱-۱ انگیزه این پژوهش

مدارهای مجتمع جزء جدایی ناپذیر دنیای امروز محسوب شده و روند به کارگیری آنها در فناوری‌های مختلف رشدی روزافزون دارد. در این میان تمایل به استفاده از مدارهای دیجیتال نیز روز به روز بیشتر شده و حجم پردازش از حوزه آنالوگ به سمت حوزه دیجیتال منتقل می‌شود. این تمایل به دلایل مختلفی از جمله طراحی ساده‌تر، توان مصرفی کمتر و عملکرد بالاتر می‌باشد. این روند در بسیاری از وسایل و قطعاتی که مورد استفاده روزمره انسان هستند مانند دوربین عکاسی، صفحه نمایش و حافظه‌ها به وضوح دیده می‌شود. بنابراین، طراحی در حوزه دیجیتال روز به روز از اهمیت بیشتری برخوردار خواهد بود. در این میان توجه به نکاتی که برخاسته از روند پیشرفت تکنولوژی است، حائز اهمیت می‌باشد.

از آنجائیکه عملکرد بالاتر با کوچکتر شدن و بیشتر مجتمع شدن وسایل و قطعات مختلف الکترونیکی بدست می‌آید، با پیشرفت تکنولوژی طول ترانزیستورها کاهش می‌یابد. در نتیجه این کاهش، برای جلوگیری از آسیب دیدن مدارهای مجتمع، ولتاژ تغذیه این مدارها نیز باید کاهش یابد. کاهش ولتاژ تغذیه به نوبه خود، هرچند باعث کاهش

توان مصرفی در مدارهای دیجیتال می‌شود، طراحی را در مدارهای مجتمع آنالوگ دشوارتر خواهد کرد [1] و [2] و [3]. بنابراین، طراحی ولتاژ پایین نیز با روند رو به رشد تکنولوژی از اهمیت ویژه‌ای برخوردار خواهد بود.

نکته مهم دیگری که باید بدان توجه شود، قابل حمل بودن وسایل و قطعات الکترونیکی است که در بسیاری از کاربردها از اهداف اصلی در طراحی است. حال با در نظر گرفتن اینکه توان مصرفی نقش مهمی در قابل حمل بودن وسایل الکترونیکی دارد، اهمیت طراحی مدارهای کم توان مشخص خواهد شد. از طرف دیگر، با کاهش ولتاژ تغذیه توان مصرفی در مدارهای مجتمع آنالوگ کاهش قابل ملاحظه‌ای ندارد و حتی در برخی از موارد باعث افزایش توان نیز خواهد شد. بنابراین، طراحی مدارهای مجتمع آنالوگ با توان مصرفی پایین اهمیت بیشتری پیدا خواهند کرد.

مبدل‌های آنالوگ به دیجیتال جزء جدایی ناپذیر همه سیستم‌های دیجیتالی هستند که به نوعی با دنیای واقعی در ارتباط اند. در واقع، مبدل‌های آنالوگ به دیجیتال پل ارتباطی بین دنیای واقعی و محیط دیجیتال را تشکیل می‌دهند. بدین ترتیب، با توجه به آنچه در مورد طراحی مدارهای مجتمع در حوزه دیجیتال بیان شد، هرچه طراحی مدارهای دیجیتال مهمتر می‌شود، طراحی مبدل‌های آنالوگ به دیجیتال از اهمیت بیشتری برخوردار خواهند بود. همچنین چالش‌های ناشی از رشد فناوری همان‌طور که متوجه حوزه دیجیتال بوده، طراحی مدارهای مجتمع آنالوگ و به ویژه مبدل‌های آنالوگ به دیجیتال را نیز تحت تاثیر خود قرار می‌دهد.

در میان انواع مختلف مبدل‌های آنالوگ به دیجیتال، مدولاتورهای دلتا-سیگما از جایگاه ویژه‌ای برخوردار هستند. از آنجاییکه طراحی این مبدل‌ها در دو سطح سیستم و مدار انجام می‌گیرد، قابلیت‌های این نوع از مبدل‌ها به نحو مطلوبی بالا بوده و این امکان را به طراح می‌دهد که با توجه به نیاز مورد نظر، انتخاب مطلوب را در هر کدام از پارامترهای مبدل انجام دهد. در واقع، مدولاتورهای دلتا-سیگما نسبت به سایر مبدل‌های آنالوگ به دیجیتال از درجه‌های آزادی بیشتری برخوردار بوده و در نتیجه قدرت مانور طراح در این مبدل‌ها بیشتر است. بنابراین، ویژگی بیان شده اهمیت استفاده از این نوع مبدل‌ها را در فناوری‌های جدید که در آنها محدودیت‌های مداری روز به روز بیشتر می‌شوند، پررنگ‌تر می‌کند. بدین ترتیب، در بسیاری از موارد الزامات مداری در پیاده‌سازی این نوع مبدل‌ها با توجه به طراحی سیستمی مناسب راحت‌تر خواهند شد.

بنا بر آنچه گفته شد، طراحی مبدل‌های آنالوگ به دیجیتال دلتا-سیگما با ولتاژ پایین با توان مصرفی کم در تکنولوژی‌های روز دنیا از اهمیت خاصی برخوردار هستند. از این رو، در این پژوهش طراحی یک مبدل آنالوگ به دیجیتال دلتا-سیگما با ولتاژ تغذیه پایین و توان مصرفی کم مورد هدف قرار گرفته است.

۱-۲ نوآوری‌های این پژوهش

نوآوری این پژوهش را می‌توان به دو قسمت اصلی تقسیم کرد. در قسمت اول مدل ارائه شده برای انتگرال‌گیر در Simulink اصلاح شده است و در قسمت دوم برای بدست آوردن ضرایب فیلتر روش جدیدی ارائه شده است که در ادامه به توضیح مختصر آنها می‌پردازیم.

برای طراحی سیستمی یک مدولاتور دلتا-سیگما ابتدا باید آنرا به صورت سیستمی تا حد ممکن دقیق مدلسازی کرد. برای این منظور، باید قسمت‌های مختلف یک مدولاتور را به طور کامل بررسی کرده و اثرات غیرایده‌آلی هر کدام را تا حد ممکن مدل کنیم. یکی از مهمترین قسمت‌های مدولاتورهای دلتا-سیگما، انتگرال‌گیر می‌باشد. در این پژوهش با در نظر گرفتن سایر پژوهشهایی که تا کنون در این زمینه انجام شده، مدل انتگرال‌گیر اصلاح شده و نشان داده شده است که با مدل ارائه شده عملکرد مدولاتور به طور قابل ملاحظه‌ای بهبود یافته است. یکی از مهمترین نتایج مدل ارائه شده، استفاده از آپامپ‌های با بهره کم (30 dB) است که در طراحی‌های ولتاژ پایین پیامدی بسیار مطلوب به حساب می‌آید که هم فرآیند طراحی را آسان‌تر می‌کند و هم منجر به کاهش قابل ملاحظه‌ای توان مصرفی می‌شود. همچنین، از دیگر نتایج مدل ارائه شده مدلسازی ساده‌تر برای مدولاتور است که منجر به طراحی سیستمی ساده‌تر و بهینه‌تر برای مدولاتور خواهد شد.

قسمت دوم این پژوهش ارائه روشی جدید برای بدست آوردن ضرایب فیلتر به صورت بهینه است. همان‌طور که می‌دانیم، در مدولاتورهای دلتا-سیگما بدست آوردن ضرایب فیلتر یکی از مهمترین مراحل طراحی محسوب می‌شود و عملکرد مدولاتور تا حد زیادی به این ضرایب بستگی دارد. اما از آنجاییکه شبیه‌سازی مدولاتور با توجه به نوع مدل‌های ارائه شده تا کنون در سطح سیستم، نسبتاً وقت‌گیر بوده و امکان استفاده از روش‌های بهینه‌سازی مانند الگوریتم ژنتیک فراهم نبوده، معمولاً مقادیر بدست آمده مقادیری غیر بهینه بوده‌اند. در روش ارائه شده، با توجه به

ساده‌سازی انجام شده برای مدل انتگرال‌گیر، زمان شبیه‌سازی کاهش یافته که این کاهش به خصوص برای تعداد شبیه‌سازی‌های زیاد که مورد استفاده در روشهای بهینه‌سازی است، قابل ملاحظه است و در نتیجه امکان استفاده از روشهای بهینه‌سازی فراهم شده است. در روش ارائه شده در این پژوهش برای محاسبه ضرایب فیلتر از الگوریتم ژنتیک استفاده شده است و نشان داده شده است که برای یک مدولاتور با مرتبه ثابت و به ازاء یک ضریب بیش‌نمونه‌برداری ثابت، مجموعه ضرایبی وجود دارند که به ازاء آنها عملکرد مدولاتور که همان مقدار SNR می‌باشد، نسبت به طراحی مرسوم بهبود می‌یابد.

۳-۱ نحوه نگارش پایان‌نامه

در این پایان‌نامه ابتدا مقدمه‌ای درباره مدولاتورهای دلتا-سیگما و قسمتهای مختلف تشکیل دهنده آنها در فصل ۲ ارائه می‌کنیم. سپس در فصل ۳، ابتدا به بررسی روشهای ارائه شده تا کنون در طراحی و مدلسازی سیستمی مدولاتورهای دلتا-سیگما خواهیم پرداخت. در ادامه، روش ارائه شده در این پژوهش برای طراحی سیستمی با استفاده از الگوریتم ژنتیک را بیان کرده و سپس به بیان و بررسی مدل انتگرال‌گیر اصلاح شده می‌پردازیم. در فصل ۴ نیز به نتایج بدست آمده و نیز بررسی موردی طراحی یک مدولاتور مرتبه ۲ با پهنای باند 500 Hz و دقت 70 dB در تکنولوژی 0.18 um با ولتاژ تغذیه 1 V خواهیم پرداخت.

فصل دوم

مدولاتورهای دلتا-سیگما^۱

۱-۲ مقدمه

مبدل‌های آنالوگ به دیجیتال بیش‌نمونه‌بردار^۲ که در ابتدا فقط برای کاربردهای باند صوتی و دقت بالا استفاده می‌شد، امروزه به طور گسترده در سیستم‌هایی که به باند ویدئویی و دقت متوسط نیاز دارند نیز استفاده می‌شوند. در این بین کاربردهای مربوط به ابزار دقیق پزشکی نیز از اهمیت ویژه‌ای برخوردارند. این نوع از مبدل‌ها به دلایل زیادی از محبوبیت بالایی برخوردارند. اولاً اینکه مبدل‌های بیش‌نمونه‌بردار مشخصات طراحی بخش آنالوگ را به بهای پیچیده‌تر شدن بخش دیجیتال، راحت‌تر می‌کند. این مصالحه برای تکنولوژی‌های جدید زیر میکرون^۳ که در آنها مدارهای دیجیتال سرعت بالای پیچیده در مساحت کمتر بهتر پیاده‌سازی می‌شوند، مطلوب‌تر می‌باشد. اما تحقق مدارهای آنالوگ دقت بالا با ولتاژ تغذیه پایین و امپدانس خروجی کم (که نتیجه اثرات کانال کوتاه است)، کاری دشوار است. در مبدل‌های بیش‌نمونه‌بردار عناصر آنالوگ نیاز به دقت تطابق و بهره تقویت کمتری خواهند داشت.

^۱ تمامی مطالب این بخش با استفاده از مرجع [4] نوشته شده است.

^۲ Oversampling

^۳ Submicron

مزیت دوم مبدل‌های بیش‌نمونه‌بردار اینست که نیاز به فیلترهای anti-aliasing برای مبدل‌های A/D و فیلترهای صاف‌کننده^۱ برای مبدل‌های D/A کمتر خواهد شد. همچنین، در مبدل‌های بیش‌نمونه‌بردار نیازی به استفاده از مدار نمونه‌بردار و نگهدارنده در ورودی مبدل نخواهد بود.


۲-۲ بیش‌نمونه‌برداری بدون شکل‌دهی نویز^۲

در این قسمت مزایای نمونه‌برداری با نرخ بیشتر از نرخ نایکوئیست بررسی خواهد شد. همچنین خواهیم دید که با گسترش توان نویز کوانتیزاسیون در یک گستره فرکانسی وسیع، محدوده دینامیکی^۳ بیشتری بدست خواهد آمد. اگرچه همانطور که خواهیم دید، به ازای دو برابر کردن نرخ نمونه‌برداری فقط ۳ دسی‌بل افزایش محدوده دینامیکی خواهیم داشت. برای بهبود بیشتر محدوده دینامیکی با افزایش نرخ نمونه‌برداری، شکل‌دهی نویز با استفاده از فیدبک بکار می‌رود، که در بخش بعدی بررسی خواهد شد.

۲-۲-۱ مدل نویز کوانتیزاسیون

مدل کوانتایزر را همان‌طور که در شکل ۲-۱ نشان داده شده است، به صورت خطای کوانتیزاسیون جمع‌شونده

$e(n)$ در نظر می‌گیریم.



شکل ۲-۱. کوانتایزر و مدل خطی آن [4].

^۱ Smoothing


^۲ Noise Shaping

^۳ Dynamic Range

سیگنال خروجی $y(n)$ برابر است با نزدیکترین مقدار کوانتیزه شده سیگنال $x(n)$ و خطای کوانتیزاسیون برابر است با اختلاف مقادیر ورودی و خروجی. این مدل در صورتی دقیق است که توجه داشته باشیم که خطای کوانتیزاسیون یک سیگنال مستقل نیست بلکه ممکن است تا حد زیادی به سیگنال ورودی، $x(n)$ ، بستگی داشته باشد. این مدل خطی زمانی تقریبی می‌شود که فرضهایی در مورد ویژگی‌های آماری $e(n)$ داشته باشیم. مثل اینکه فرض کنیم $e(n)$ یک سیگنال نویز سفید مستقل است. در ادامه نشان داده شده است که این مدل به درک ساده‌تری از $\Delta\Sigma$ می‌انجامد و جز در برخی موارد معمولاً مدل صحیحی می‌باشد.

۲-۲-۲ فرض سفید بودن نویز

اگر سیگنال $x(n)$ بسیار فعال^۱ باشد $e(n)$ را میتوان با یک عدد تصادفی مستقل که بین $\pm \frac{\Delta}{2}$ به طور یکنواخت توزیع شده است تقریب زد. Δ برابر است با اختلاف بین دو سطح کوانتیزاسیون مجاور. بنابراین توان نویز کوانتیزاسیون برابر خواهد بود با $\frac{\Delta^2}{12}$ و مستقل از فرکانس نمونه‌برداری، f_s ، خواهد بود. همچنین، چگالی طیفی^۲ $e(n)$ ، $S_e(f)$ ، سفید (ثابت در حوزه فرکانس) بوده و همه توان آن در بازه $\pm \frac{f_s}{2}$ خواهد بود. با فرض سفید بودن نویز کوانتیزاسیون، چگالی طیفی نویز کوانتیزاسیون $S_e(f)$ مانند شکل ۲-۲ خواهد بود.



شکل ۲-۲. چگالی طیفی فرض شده برای نویز کوانتیزاسیون [4].

با توجه به اینکه توان نویز کل برابر با $\frac{\Delta^2}{12}$ است، با یک تعریف دو طرفه برای توان، اندازه چگالی طیفی برابر خواهد بود با مساحت زیر $S_e(f)$ در بازه $\pm \frac{f_s}{2}$ و یا

$$\int_{-f_s/2}^{f_s/2} S_e^2(f) df = \int_{-f_s/2}^{f_s/2} k_x^2 df = k_x^2 f_s = \frac{\Delta^2}{12} \quad (1-2)$$

^۱ Active

^۲ Spectral Density

با حل آن خواهیم داشت


$$K_X = \left(\frac{\Delta}{\sqrt{12}} \right) \sqrt{\frac{1}{f_s}} \quad (2-2)$$

۳-۲-۲ مزیت بیش‌نمونه‌برداری

بیش‌نمونه‌برداری زمانی اتفاق می‌افتد که سیگنال مورد نظر دارای باند محدود f_0 بوده و فرکانس نمونه‌برداری f_s از $2f_0$ بزرگتر باشد ($2f_0$ نرخ نایکوئیست و یا کمترین نرخ نمونه‌برداری برای سیگنال با پهنای باند f_0 است). نسبت بیش‌نمونه‌برداری را به این صورت تعریف می‌کنیم

$$OSR \equiv \frac{f_s}{2f_0} \quad (3-2)$$

پس از کوانتیزاسیون، از آنجائیکه سیگنال مورد نظر دارای باند فرکانسی کمتر از f_0 است، $y_1(n)$ توسط $H(f)$ فیلتر شده و سیگنال $y_2(n)$ را مطابق شکل ۳-۲ تشکیل می‌دهد. این فیلتر نویز کوانتیزاسیون (و همه سیگنال‌های دیگر) بیشتر از f_0 را حذف می‌کند.



شکل ۳-۲. (الف) یک سیستم بدون شکل‌دهی نویز. (ب) پاسخ brick-wall فیلتر برای حذف بخش عمده نویز [4].

با فرض اینکه سیگنال ورودی یک موج سینوسی است، حداکثر دامنه آن بدون برش برابر خواهد بود با

$2^N (\Delta/2)$. برای این سیگنال سینوسی توان سیگنال (P_s) برابر است با

$$P_s = \left(\frac{\Delta 2^N}{2\sqrt{2}} \right)^2 = \frac{\Delta^2 2^{2N}}{8} \quad (4-2)$$

توان سیگنال ورودی در $y_2(n)$ مانند قبل از فیلتر است زیرا ما فرض کردیم محتویات فرکانسی سیگنال تا قبل

از فرکانس f_0 می‌باشد، ولی توان نویز کوانتیزاسیون به مقدار زیر کاهش می‌یابد

$$P_e = \int_{-f_s/2}^{f_s/2} S_e^2(f) |H(f)|^2 df = \int_{-f_0}^{f_0} k_x^2 df = \frac{2f_0 \Delta^2}{f_s 12} = \frac{\Delta^2}{12} \left(\frac{1}{OSR} \right) \quad (5-2)$$

بنابراین، دوبرابر کردن OSR توان نویز کوانتیزاسیون را نصف می‌کند که معادل با ۳ دسی‌بل (و یا ۰/۵ بیت) خواهد بود.

همچنین می‌توان حداکثر نسبت توان سیگنال به توان نویز کوانتیزاسیون (SNR) در سیگنال $y_2(n)$ را محاسبه کرد. با استفاده از معادله‌های (۴-۲) و (۵-۲) می‌توان نوشت

$$SNR_{\max} = 10 \log \left(\frac{P_s}{P_e} \right) = 10 \log \left(\frac{3}{2} 2^{2N} \right) + 10 \log(OSR) \quad (6-2)$$

و یا

$$SNR_{\max} = 6.02N + 1.76 + 10 \log(OSR) \quad (7-2)$$

عبارت اول مربوط به کوانتایزر N بیتی بوده درحالیکه عبارت شامل OSR افزایش SNR ناشی از بیش‌نمونه‌برداری می‌باشد. در اینجا می‌توان دید که بیش‌نمونه‌برداری، باعث افزایش SNR به مقدار 3dB/octave و یا 0.5 bits/octave خواهد شد. علت این افزایش SNR در اثر بیش‌نمونه‌برداری اینست که هنگامیکه نمونه‌های کوانتیزه شده با هم متوسط‌گیری می‌شوند، بخش سیگنال به طور خطی جمع شده در حالیکه بخش نویز به صورت جذر مجموع مربعات جمع می‌شود.

۴-۲-۲ مزیت مبدل D/A ۱ بیتی

در حالیکه بیش‌نمونه‌برداری SNR را بهبود می‌بخشد خطی بودن را بهتر نمی‌کند. به عنوان مثال، اگر یک مبدل خطی ۱۶ بیتی مورد نظر باشد، در حالیکه از یک مبدل ۱۲ بیتی با بیش‌نمونه‌برداری استفاده شود، مبدل ۱۲ بیتی باید خطای $1/2^4$ LSB کمتر از $1/2^4$ LSB داشته باشد (که در اینجا LSB مربوط به مبدل ۱۲ بیتی است). به عبارت دیگر، دقت عناصر باید بهتر از دقت ۱۶ بیتی باشد ($100 \times (1/2^{16}) = 0.0015$ درصد دقت). بنابراین نوعی خود کالیبراسیون^۲ و یا تراش لیزری^۱ برای بدست آوردن خطی‌بودن مورد نظر نیاز داریم. اگرچه، با نرخ نمونه‌برداری بالای

^۱ Integral Nonlinearity


^۲ Self-Calibration

مناسب، می‌توان خروجی ۱ بیتی مبدل را فیلتر کرده و یک مبدل ۱۶ بیتی معادل داشته باشیم. مزیت مبدل D/A ۱ بیتی اینست که ذاتا خطی است. خطی بودن نتیجه اینست که مبدل D/A ۱ بیتی تنها دو مقدار خروجی دارد، و از آنجائیکه دو نقطه یک خط راست را مشخص می‌کنند، نیازی به تراش و یا کالیبراسیون نیست. این خطی بودن یکی از انگیزه‌های استفاده از بیش‌نمونه‌برداری با مبدل D/A ۱ بیتی است. بسیاری از مبدل‌های صوتی از مبدل ۱ بیتی برای تحقق مبدل‌های خطی ۱۶ تا ۱۸ بیتی، استفاده می‌کنند. به علاوه، مبدل‌های خطی با دقت ۲۰ بیت بدون استفاده از تراش گزارش شده‌اند [Leopold, 1991]. در نهایت، لازم به ذکر است که استفاده از روشهای بیش‌نمونه‌برداری مزیت‌های دیگری همچون حذف فیلترهای anti-aliasing و فیلترهای صاف‌کننده، را دارا می‌باشد.

۳-۲ بیش‌نمونه‌برداری با شکل‌دهی نویز

در این بخش مزیت شکل‌دهی نویز کوانتیزاسیون با استفاده از فیدبک را بررسی می‌کنیم. در این بخش خواهیم دید که با استفاده از شکل‌دهی نویز، محدوده دینامیکی سیگنال ورودی بیش‌نمونه‌برداری شده افزایش چشم‌گیری خواهد داشت.

ساختار یک مبدل A/D بیش‌نمونه‌بردار در شکل ۴-۲ نشان داده شده است.



شکل ۴-۲. بلوک دیاگرام یک مبدل A/D بیش‌نمونه‌بردار [4].

طبقه اول یک فیلتر anti-aliasing زمان-پیوسته^۲ بوده و برای محدود کردن سیگنال ورودی تا فرکانسهای

کمتر از نصف فرکانس نمونه‌برداری (f_s) مورد نیاز می‌باشد. هنگامیکه بیش‌نمونه‌برداری انجام می‌شود، این فیلتر


^۱ Laser Trimming

^۲ Continuous-time

می‌تواند یک فیلتر RC پایین گذر ساده باشد. پس از فیلتر anti-aliasing سیگنال زمان-پیوسته $X_c(t)$ توسط یک مدار نمونه‌بردار و نگهدارنده نمونه‌برداری می‌شود. سپس، این سیگنال توسط مدولاتور $\Delta\Sigma$ پردازش می‌شود، که سیگنال آنالوگ را به یک سیگنال دیجیتال دقت پایین نویز-شکل‌دهی شده^۱، تبدیل می‌کند. بلوک بعدی در سیستم یک decimator است. این بلوک سیگنال دیجیتال دقت پایین بیش‌نمونه‌برداری شده را به یک سیگنال دقت بالا در یک فرکانس نمونه‌برداری پایین‌تر، که معمولاً دو برابر پهنای باند سیگنال است، تبدیل می‌کند. فیلتر decimation را می‌توان به صورت یک فیلتر پایین‌گذر و یک down sampler در نظر گرفت، اگرچه در بسیاری از سیستمها decimation را در چند طبقه انجام می‌دهند. لازم به ذکر است که در مبدل‌هایی که از مدارهای خازن-سوئیچ‌شونده استفاده می‌شود، نیازی به مدار نمونه‌بردار و نگهدارنده نیست. در بخشهای بعد بلوک‌های مختلف به طور مفصل‌تری بررسی خواهند شد.

۲-۳-۱ مدولاتور نویز-شکل‌دهی شده $\Delta\Sigma$

یک مدولاتور $\Delta\Sigma$ نویز-شکل‌دهی شده و مدل خطی آن در شکل ۲-۵ نشان داده شده است.



شکل ۲-۵. یک مدولاتور $\Delta\Sigma$ و مدل خطی آن: (الف) یک مدولاتور $\Delta\Sigma$ (ساختار درونیاب^۲); (ب) مدل خطی مدولاتور که

در آن نویز کوانتیزاسیون خارج شده است [4].

^۱ Noise-Shaped

^۲ Interpolator

این ساختار به ساختار درونیاب معروف بوده و مشابه تقویت‌کننده‌ای است که با آپامپ و فیدبک پیاده‌سازی شده باشد. در این قیاس^۱، فیدبک اثر نویز طبقه خروجی آپامپ را در سیگنال خروجی تقویت‌کننده حلقه‌بسته در فرکانس‌های پایین، هنگامیکه بهره آپامپ زیاد است، کاهش می‌دهد. در فرکانس‌های بالا وقتی بهره آپامپ کم است نویز کم نمی‌شود. لازم به ذکر است که کوانتایزر در اینجا در حالت کلی نشان داده شده است که سطوح مختلفی را ممکن است شامل شود. در حالیکه اکثر مبدل‌های کنونی از کوانتایزرهای ۱ بیتی استفاده می‌کنند، می‌توان از مبدل‌های چند بیتی نیز استفاده کرد.

با در نظر گرفتن مدل خطی نشان داده شده در شکل ۲-۵ (ب) با دو ورودی مستقل (که یک تقریب است)،

می‌توان تابع تبدیل سیگنال و تابع تبدیل نویز را بدست آورد

$$S_{TF}(z) = \frac{Y(z)}{U(z)} = \frac{H(z)}{1+H(z)} \quad (۸-۲)$$

$$N_{TF}(z) = \frac{Y(z)}{E(z)} = \frac{1}{1+H(z)} \quad (۹-۲)$$

صفرهای تابع تبدیل نویز $N_{TF}(Z)$ برابر با قطب‌های $H(Z)$ می‌باشند. به عبارت دیگر، وقتی $H(Z)$ به سمت بینهایت می‌رود، طبق رابطه (۹-۲) $N_{TF}(Z)$ به سمت صفر خواهد رفت. می‌توان سیگنال خروجی را به صورت ترکیبی از سیگنال ورودی و نویز نوشت که هر کدام با تابع تبدیل متناظر خود فیلتر شده‌اند. در حوزه فرکانس داریم

$$Y(z) = S_{TF}(z)U(z) + N_{TF}(z)E(z) \quad (۱۰-۲)$$

برای اینکه نویز کوانتیزاسیون را بهتر شکل‌دهی کنیم، $H(Z)$ را طوری انتخاب می‌کنیم که اندازه آن از صفر تا f_0 (باند مورد نظر) بزرگ باشد. با این انتخاب، تابع تبدیل سیگنال، $S_{TF}(Z)$ ، در باند مورد نظر تقریباً برابر یک خواهد بود مانند یک آپامپ در یک ساختار فیدبک بهره واحد. به علاوه، تابع تبدیل نویز، $N_{TF}(Z)$ ، در این باند تقریباً برابر صفر خواهد بود. بنابراین، نویز کوانتیزاسیون در باند مورد نظر کاهش یافته در حالیکه خود سیگنال تا حد زیادی بدون تغییر باقی می‌ماند. از آنجائیکه بهره حلقه در فرکانس‌های بالا کم است، نویز فرکانس‌بالا توسط

^۱ Analogy

فیدبک کاهش نخواهد یافت. اگرچه، با یک فیلترینگ پس از آن می‌توان نویز داخل باند را کاهش داد بدون اینکه تاثیر زیادی بر روی سیگنال اصلی داشته باشد.


قبل از انتخاب تابع خاصی برای $H(Z)$ ، لازم به ذکر است که حداکثر دامنه سیگنال ورودی داخل باند، $u(n)$ ، باید به اندازه حداکثر سطوح سیگنال فیدبک، $y(n)$ ، باشد در غیر اینصورت بهره زیاد $H(Z)$ باعث خواهد شد سیگنال $x(n)$ اشباع شود. به عنوان مثال، اگر یک کوانتایزر ۱ بیتی دارای خروجی‌های ± 1 است، سیگنال ورودی باید برای فرکانس‌هایی که بهره $H(Z)$ زیاد است در همین گستره ± 1 باقی بماند. در واقع در بسیاری از مدولاتورها سیگنال ورودی باید کمتر از محدوده خروجی کوانتایزر باشد، تا مدولاتور پایدار^۱ بماند. اگرچه، حداکثر دامنه سیگنال ورودی در فرکانس‌هایی که بهره $H(Z)$ کم است، موجب اشباع سیگنال نخواهد شد. به عبارت دیگر، حداکثر دامنه سیگنال در خارج باند فرکانسی مورد نظر می‌تواند کمی بیشتر از سطوح فیدبک باشد.

۲-۳-۲ شکل‌دهی نویز مرتبه اول

برای شکل‌دهی نویز مرتبه اول، باید تابع تبدیل نویز، $N_{TF}(Z)$ ، یک صفر در dc داشته باشد ($Z = 1$)، تا نویز کوانتیزاسیون در فرکانس‌های بالا فیلتر شود.^۲ از آنجائیکه صفرهای $N_{TF}(Z)$ برابر با قطب‌های $H(Z)$ می‌باشند، با انتخاب یک انتگرال‌گیر زمان-گسسته^۳ برای $H(Z)$ می‌توان شکل‌دهی نویز مرتبه اول داشت. یعنی

$$H(Z) = \frac{1}{Z-1} \quad (۱۱-۲)$$

بلوک دیاگرام چنین انتخابی در شکل ۶-۲ نشان داده شده است.



^۱ یک مدولاتور را پایدار می‌گوییم اگر ورودی کوانتایزر آنقدر بزرگ نباشد که خطای کوانتایزر از $\pm \frac{\Delta}{2}$ بیشتر شود.

^۲ High-pass filtered

^۳ Discrete-time

شکل ۲-۶. یک مدولاتور interpolative نوین شکل دهی شده مرتبه اول [4].

۱-۲-۳-۲ حوزه زمان

از منظر حوزه زمان، اگر فیدبک درست کار کرده و سیستم پایدار باشد، آنگاه سیگنال $x(n)$ محدود خواهد بود ($\neq \infty$). از آنجائیکه انتگرال گیر بهره dc بینهایت دارد، مقدار متوسط ورودی انتگرال گیر زمان-پیوسته باید دقیقاً صفر باشد (مقدار متوسط $u(n) - y(n)$ باید صفر باشد). این نتیجه بدین معنی است که مقدار متوسط (مقدار dc) سیگنال $u(n)$ باید با مقدار متوسط (مقدار dc) سیگنال $y(n)$ برابر باشد.

در اینجا نیز بر شباهت این ساختار و یک آپامپ با فیدبک بهره واحد تاکید می‌شود. تابع تبدیل حلقه باز یک آپامپ با یک انتگرال گیر مرتبه اول که در فرکانس‌های پایین بهره خیلی زیادی دارد، تقریب زده می‌شود.

۲-۲-۳-۲ حوزه فرکانس

در حوزه فرکانس تابع تبدیل سیگنال برابر است با

$$S_{TF}(z) = \frac{Y(z)}{U(z)} = \frac{1/(z-1)}{1+1/(z-1)} = z^{-1} \quad (12-2)$$

و تابع تبدیل نوین برابر است با

$$N_{TF}(z) = \frac{Y(z)}{E(z)} = \frac{1}{1+1/(z-1)} = (1-z^{-1}) \quad (13-2)$$

به سادگی دیده میشود که تابع تبدیل سیگنال یک تاخیر است، در حالیکه تابع تبدیل نوین یک دیفرانسیل گیر است (فیلتر بالاگذر).

برای پیدا کردن اندازه تابع تبدیل نوین، $|N_{TF}(f)|$ ، قرار می‌دهیم $z = e^{j\omega T} = e^{j2\pi f/f_s}$ و می‌نویسیم،

$$N_{TF}(f) = 1 - e^{-j2\pi f/f_s} = \frac{e^{j\pi f/f_s} - e^{-j\pi f/f_s}}{2j} \times 2j \times e^{-j\pi f/f_s} = \sin\left(\frac{\pi f}{f_s}\right) \times 2j \times e^{-j\pi f/f_s} \quad (14-2)$$

با قدرمطلق گرفتن از طرفین خواهیم داشت

$$|N_{TF}(f)| = 2 \sin\left(\frac{\pi f}{f_s}\right) \quad (15-2)$$