بسم الله الرحمن الرحيم

دانشکده فنی

گروه مهندسی برق

گرایش الکترونیک

طراحی و شبیه‌سازی نوسان‌ساز/ مخلوط‌کننده‌ی توان پایین CMOS برای کاربردهای مخابرات بی‌سیم

از

امیر خرّم تملی

استاد راهنما

دکتر ماهرخ مقصودی

خرداد ۱۳۹۲

تقدیم به:

پدرم، به این خاطر که الگوی جوانمردی و سخاوت برایم بود

مادرم، چون بخشش و گذشت را در زندگیم معنا کرد

برادر و خواهرانم، که همراه و شادی‌بخش لحظه‌لحظه‌های زندگیم هستند

و

همسرم، که با ورود به زندگیم گرمابخش وجودم گشته و همت و انگیزه‌ام را دو چندان کرد

قدردانی:

نخست، حمد و سپاس خداوندی را که توفیقاتش را شامل حال من نمود که قدمی هر چند کوتاه در جهت طلب علم و رضای الهی بردارم و در امتداد آن از زحمات بی‌دریغ استاد گرامی و گرانقدر **سرکار خانم دکتر ماهرخ مقصودی**، کمال تشکر را دارم که قدردانی از این عزیزان خود نوعی تشکر از خالق می‌باشد.

"مَن لَم یَشکُر مَخلوقَ لَم یَشکُر خالق"

فهرست مطالب

فصل اول: مقدمه

۱-۱ انگیزه‌ی انجام پایان‌نامه ۱

۱-۲ چالش پایان‌نامه ۱

۱-۳ هدف پایان‌نامه ۲

۱-۴ ساختار پایان‌نامه ۲

فصل دوم: مروری برگیرنده‌های بی‌سیم

مقدمه ۳

۲-۱ پارامترهای مهم در طراحی گیرنده‌ها ۳

۲-۱-۱ حساسیت ۳

۲-۱-۲ رنج دینامیکی ۴

۲-۱-۳ نویز گیرنده ۵

۲-۲ مفاهیم اولیه در مورد مدارهای RF ۶

۲-۲-۱ گیرنده- فرستنده با سر جلویی RF ۶

۲-۲-۲ استاندارد IEEE80211 ..... ۸

۲-۲-۲-۱ روش DSSS ۸

۲-۲-۲-۲ روش FHSS ۸

۲-۲-۳ شبکه‌ی محلی بی‌سیم (WLAN) ۸

۲-۲-۴ مادون قرمز ۹

۲-۲-۵ GPS ۹

۲-۲-۶ RFID ۹
۲-۲-۷ شبکه خانگی ماهواره‌ای ۱۰
۲-۳ ساختارهای مختلف گیرنده‌های رادیویی ۱۰
۲-۳-۱ مدارهای مجتمع تجاری ۱۰
۲-۳-۲ ساختارهای گیرنده ۱۱
۲-۳-۳ تحقیق بر روی گیرنده‌های RF مجتمع ۱۲
۲-۳-۳-۱ ساختار پایه‌ی سوپرهترودین ۱۲
۲-۳-۳-۲ ساختارهای حذف تصویر ۱۴
۲-۳-۳-۲-۱ ساختار هارتلی ۱۵
۲-۳-۳-۲-۲ ساختار ویور ۱۶
۲-۳-۳-۳ ساختار دیجیتالی سوپرهترودین ۱۷
۲-۳-۳-۴ گیرنده‌ی همودین ۱۸

فصل سوم: نوسان‌ساز کنترل شونده با ولتاژ و یا VCO

مقدمه ۱۹
۳-۱ پارامترهای مهم در طراحی VCO ۲۱
۳-۱-۱ فرکانس مرکزی ۲۱
۳-۱-۲ بازه‌ی فرکانسی قابل تنظیم ۲۱
۳-۱-۳ فرکانس RF(Hz) ۲۱
۳-۱-۴ دامنه‌ی خروجی ۲۱
۳-۱-۵ ضریب شایستگی ۲۲

۳-۱-۶ حساسیت $[Hz/V]$ ۲۲
۳-۱-۷ توان RF(dBm) ۲۲
۳-۱-۸ خلوصیت سیگنال خروجی ۲۲
۳-۱-۹ تلفات توان ۲۲
۳-۱-۱۰ اعوجاج هارمونیکی ۲۳
۳-۱-۱۱ تانک LC ۲۳
۳-۱-۱۱-۱ سلف‌های مدار مجتمع ۲۳
۳-۱-۱۱-۲ واراکتور ۲۶
۳-۱-۱۱-۲-۱ دیود بایاس معکوس p-n ۲۷
۳-۱-۱۱-۲-۲ واراکتور نوع MOS ۲۸
۳-۱-۱۱-۲-۲-۱ واراکتورساختار درین- سورس- بدنه ۲۸
۳-۱-۱۱-۲-۲-۲ واراکتور مد معکوس ۲۹
۳-۱-۱۱-۲-۲-۳ واراکتور در ناحیه‌ی انباشتگی ۲۹
۳-۱-۱۱-۲-۳ مدل‌های مداری برای یک واراکتور ۳۰
۳-۱-۱۱-۲-۳-۱ مدل سانگ ۳۰
۳-۱-۱۱-۲-۳-۲ مدل سامنی ۳۱
۳-۱-۱۱-۲-۳-۳ مدل RF برای واراکتوهای TSMC ۳۱
۳-۱-۱۱-۳ ضریب کیفیت تانک LC ۳۲
۳-۲ طبقه‌بندی نوسان‌سازها ۳۴
۳-۲-۱ نوسان‌ساز حلقوی چند طبقه ۳۴
۳-۲-۲ نوسان‌ساز تنظیم شونده با تانک LC ۳۷

۳-۳ نویز فاز در نوسان‌سازها ۴۱
۳-۳-۱ معرفی چند روش موجود برای بهبود نویز فاز و توان مصرفی در نوسان‌سازها ۴۳
۳-۳-۱-۱ افزایش دامنه‌ی سیگنال خروجی نوسان‌ساز با تحریک پالسی ترانزیستور منبع جریان ۴۴
۳-۳-۱-۲ طراحی نوسان‌ساز با استفاده از منابع جریان متقارن ۴۷
۳-۳-۱-۳ تکنیک فیلترینگ ۴۸

فصل چهارم: مخلوط‌کننده‌ها

مقدمه ۵۲
۴-۱ پارامترهای مهم در مخلوط‌کننده‌ها ۵۳
۴-۱-۱ بهره‌ی تبدیل ۵۳
۴-۱-۲ نویز فیگر ۵۴
۴-۱-۳ فشردگی بهره ۵۷
۴-۱-۴ اعوجاج مدولاسیون مرتبه‌ی سوم ۵۸
۴-۱-۵ ضریب شایستگی ۶۰
۴-۱-۶ توان مصرفی ۶۱
۴-۲ مروری بر مخلوط‌کننده‌های کم‌توان در مقالات ۶۱
۴-۲-۱ طراحی مخلوط‌کننده‌ی کم‌توان با استفاده از تانک LC ۶۲
۴-۲-۲ مخلوط‌کننده‌ی کم‌توان بدون استفاده از جریان تغذیه ۶۳
۴-۲-۳ مخلوط‌کننده‌ی کم‌توان با استفاده از ترانزیستورهای چهار پایه ۶۴
۴-۳ مخلوط‌کننده‌های فعال و غیرفعال CMOS ۶۵
۴-۳-۱ مخلوط‌کننده‌ی غیرفعال ۶۶

۴-۳-۲ مخلوط‌کننده‌های فعال ۶۸
۴-۳-۲-۱ مخلوط‌کننده‌ی فعال سورس مشترک ۶۸
۴-۳-۲-۲ مخلوط‌کننده‌ی فعال اثر بدنه ۶۹
۴-۳-۲-۳ مخلوط‌کننده‌ی فعال گیلبرت ۷۰
۴-۳-۲-۳-۱ بهره‌ی تبدیل مخلوط‌کننده‌ی گیلبرت ۷۳
۴-۳-۲-۳-۲ نویز در مخلوط کننده‌ی گیلبرت ۷۸
۴-۳-۲-۳-۳ محدودیت‌های مخلوط‌کننده‌ی گیلبرت ۷۸
۴-۳-۲-۳-۴ برطرف کردن محدودیت مخلوط‌کننده‌ی گیلبرت ۷۸
۴-۳-۲-۳-۵ یک ویژگی ساختاری در مخلوط‌کننده‌های گیلبرت ۷۹

فصل پنجم: طراحی و شبیه‌سازی اسیلاتور- مخلوط‌کننده‌ی پیشنهادی

مقدمه ۸۴
۵- ۱ نگاهی به طراحی اسیلاتور- میکسر ۸۴
۵-۲ طراحی و تحلیل اسیلاتور- مخلوط‌کننده‌ی پیشنهادی ۸۶
۵-۲-۱ محاسبه‌ی بهره‌ی تبدیل ۹۰
۵-۲-۲ نویز فازی ۹۱
۵-۳ ساختار بازیافت جریان ۹۲
۵-۴ محاسبات مدار پیشنهادی ۹۳
۵-۵ نتایج حاصل از شبیه‌سازی ۹۸

فصل ششم: نتیجه‌گیری و پیشنهاد برای کارهای آینده

۶-۱ نتیجه‌گیری ۱۰۴

۶-۲ پیشنهاد برای کارهای آینده ۱۰۵

مراجع ۱۰۶

فهرست شکل‌ها

شکل ۱-۱ ارتباط موجود بین مولفه‌های RF ۱

شکل ۲-۱ تشریح پارامتر رنج دینامیکی ۴

شکل ۲-۲ سیستم گیرنده با سه طبقه‌ی سری شده ۵

شکل ۲-۳ بلوک دیاگرام ساده‌ی گیرنده‌ی سر جلویی RF ۶

شکل ۲-۴ بلوک دیاگرام یک سیستم RF دیجیتالی معمولی. (الف) فرستنده (ب) گیرنده ۷

شکل ۲-۵ بلوک دیاگرام یک گیرنده‌ی RF قابل تنظیم ۱۱

شکل ۲-۶ بلوک دیاگرام گیرنده‌ی پایه‌ی آرمسترانگ ۱۲

شکل ۲-۷ بلوک دیاگرام ساده از ساختار هترودین ۱۳

شکل ۲-۸ حذف تصویر در فرکانس‌هایِ بالایِ IF ۱۳

شکل ۲-۹ حذف تصویر در فرکانس‌هایِ پایینِ IF ۱۴

شکل ۲-۱۰ ساختار هارتلی ۱۵

شکل ۲-۱۱ ساختار ویور ۱۶

شکل ۲-۱۲ بلوک دیاگرام گیرنده‌ی دیجیتالی سوپرهترودین ۱۸

شکل ۲-۱۳ بلوک دیاگرام ساده‌ی گیرنده‌ی همودین ۱۸

شکل ۳-۱ سیستم نوسان‌ساز با تقویت در مسیر مستقیم و فیدبک در مسیر برگشت ۱۹

شکل۳-۲ تانک LC. (الف) موازی. (ب) سری ۱۹

شکل ۳-۳ مدار تعیین کننده‌ی فرکانس ۲۰

شکل ۳-۴ نمایی از از نوسان‌ساز کنترل شونده با ولتاژ ۲۰

شکل ۳-۵ مدل ساده شده‌ی فشرده برای یک سلف مارپیچی ۲۴
شکل ۳-۶ مدل یک دهنه‌ی سلف یکپارچه با عناصر فشرده ۲۵
شکل ۳-۷ مدار معادل یک دهنه‌ی سلف یکپارچه، با عناصر فشرده ۲۵
شکل ۳-۸ نماد دیود بایاس معکوس و مدل ساده شده‌ی آن ۲۷
شکل ۳-۹ تغییرات خازن برحسب V_{GB} ۲۸
شکل۳-۱۰ نمودار C-V برای واراکتور مد معکوس ۲۹
شکل ۳-۱۱ مدل فیزیکی واراکتور ۳۰
شکل ۳-۱۲ مدل اسپایسی برای واراکتور ۳۱
شکل ۳-۱۳ مدل معادل RF برای واراکتور ۳۲
شکل ۳-۱۴ تانک LC واقعی ۳۳
شکل ۳-۱۵ بلوک دیاگرام نوسان‌ساز حلقوی چند طبقه ۳۴
شکل ۳-۱۶ مدار اجرایی نوسان‌ساز حلقوی چند طبقه ۳۵
شکل ۳-۱۷ نوسان‌ساز حلقوی چهار طبقه ۳۶
شکل ۳-۱۸ مدلی از نوسان‌ساز یک دهنه ۳۷
شکل۳-۱۹ یک مدار نمونه با فیدبک مثبت جهت تولید امپدانس منفی ۳۷
شکل ۳-۲۰ مدار معادل مدار شکل ۳-۱۹ ..... ۳۸
شکل ۳-۲۱ (الف) نوسان‌ساز کلپیتز. (ب) نوسان‌ساز هارتلی ۳۹
شکل ۳-۲۲ نوسان‌ساز هدایت منفی ۳۹
شکل ۳-۲۵ حالت‌های ممکن برای سیگنال در مسیر ۴۰
شکل ۳-۲۳ انواع نوسان‌سازهای هدایت منفی ۴۱
شکل ۳-۲۴ مسیر گیرنده و فرستنده در سیستم‌های مخابراتی فرستنده و گیرنده. (الف) مسیر گیرنده بدون نویزفازی. (ب) مسیر گیرنده با نویزفازی. (ج) مسیر فرستنده با نویز فازی ۴۲

شکل ۳-۲۶ تانک LC ۴۲
شکل ۳-۲۷ نوسان‌ساز کوپلاژ تقاطعی با هسته‌ی NMOS ۴۴
شکل ۳-۲۸ نوسان‌ساز کوپلاژ تقاطعی با بایاس پالسی ۴۶
شکل ۳-۲۹ مدار نوسان‌ساز با منابع تغذیه‌ی متقارن ۴۷
شکل ۳-۳۰ استفاده از تکنیک فیلترینگ برای بهبود نویز فاز ۴۸
شکل ۳-۳۱ تانک LC مدار شکل ۳-۳۰ ..... ۴۹
شکل ۳-۳۲ استفاده از ابعاد بزرگ برای ترانزیستوهای منبع جریان ۵۰

شکل ۴-۱ نماد مخلوط‌کننده ۵۲
شکل ۴-۲. (الف) مبدل کاهشی. (ب) مبدل افزایش ۵۳
شکل ۴-۳ اثر نویز فلیکر سوئیچ مخلوط‌کننده ۵۶
شکل ۴-۴ موج مربعی غیرایده‌آل ۵۶
شکل ۴-۵ نقطه‌ی فشردگی ورودی ($P_{1\ dB}$) ۵۸
شکل ۴-۶ طیف فرکانسی ورودی و خروجی مخلوط‌کننده ۵۹
شکل ۴-۷ منحنی ارائه شده برای نمایش $IIP3$ ۶۰
شکل ۴-۸ (الف) ایده‌ی طراحی مدارهای RFIC با استفاده از تانک LC و خازن بای‌پس. (ب) مدار معادل DC. (ج) مدار معادل RF ۶۲
شکل ۴-۹ مخلوط‌کننده‌ی کم توان با استفاده از تانک LC ۶۳
شکل ۴-۱۰ مخلوط‌کننده‌ی کم‌توان بدون استفاده از جریان تایل ۶۴
شکل ۴-۱۱ مخلوط‌کنندهی کم‌توان پیشنهاد شده توسط ونگ ۶۵
شکل ۴-۱۲ یک مخلوط‌کننده پسیو ساده ۶۷
شکل ۴-۱۳ مخلوط‌کننده CMOS پسیو ۶۷

شکل ۴-۱۴ مخلوط‌کننده‌ی فعال سورس مشترک ۶۹
شکل ۴-۱۵ مخلوط‌کننده با اثر بدنه ۷۰
شکل ۴-۱۶ مخلوط‌کننده‌ی فعال تک‌بالانس ۷۱
شکل ۴-۱۷ مخلوط‌کننده‌ی فعال بالانس مضاعف ۷۱
شکل ۴-۱۸ ساختار مخلوط‌کننده گیلبرت – سِل ۷۳
شکل ۴-۱۹ مدار معادل مخلوط‌کننده‌ی بالانس ۷۴
شکل ۴-۲۰ شکل موج غیر ایده‌آل $p(t)$ ۷۶
شکل ۴-۲۱ وضعیت خروجی مخلوط‌کننده‌ها به‌ازای ورودی‌های ایده‌آل ۷۹
شکل ۴-۲۲ وجود پارازیت در خروجی، ناشی از مولفه‌های ثابت ۸۰
شکل ۴-۲۳ مدل ارائه شده جهت حذف مولفه‌ی ثابت در ورودی LO ۸۰
شکل ۴-۲۴ مدار ارائه شده جهت حذف مولفه‌ی ثابت در ورودی LO ۸۱
شکل ۴-۲۵ مدل نهایی جهت حذف مولفه‌های ثابت در ورودی‌های RF و LO ۸۱
شکل ۴-۲۶ مدار نهایی ارائه شده جهت حذف مولفه‌های ثابت در ورودی‌های RF و LO ۸۲

شکل۵-۱ مخلوط‌کننده‌ی فعال بالانس مضاعف ۸۵
شکل۵-۲ انواع نوسان‌سازهای کنترل شونده با ولتاژ ۸۶
شکل ۵-۳ اسیلاتور- میکسر پیشنهادی ۸۷
شکل ۵-۴ مدار معادل هسته‌ی متقاطع نوسان‌ساز شکل ۵-۳ ..... ۸۸
شکل ۵-۵ تانک LC موازی ۸۹
شکل ۵-۶ مسیر جریان در اسیلاتور- مخلوط‌کننده ۹۲
شکل(۵-۷) تغییرات ضریب کیفیت سلف بر حسب فرکانس ۹۷

شکل ۵-۸ شبیه‌سازی بهره‌ی تبدیل برحسب فرکانس ورودی RF و با ثابت نگه‌داشتن فرکانس خروجی در 2.5GHz ۹۹
شکل ۵-۹ بهره‌ی تبدیل و توان خروجی بر حسب توان ورودی RF ۱۰۰
شکل ۵-۱۰ شبیه‌سازی توان خروجی IF بر حسب تغییرات توان ورودی ۱۰۰
شکل ۵-۱۱ شبیه‌سازی شبیه‌سازی دو tone آزمایش شده برای محاسبه‌ی اعوجاج (IIP3) ۱۰۱
شکل ۵-۱۲ شبیه‌سازی نویز فیگر بر حسب فرکانس ورودی با ثابت نگه‌داشتن فرکانس خروجی در 2.5 GHz ۱۰۱
شکل ۵-۱۳ شبیه‌سازی فرکانس LO برحسب تغییرات V_{tune} ۱۰۲
شکل ۵-۱۴ شبیه‌سازی نویزفازی اسیلاتور- مخلوط‌کننده ۱۰۲

فهرست جدول‌ها

جدول ۴-۱ خلاصه‌ای از مقایسه‌ی عملکرد مهم‌ترین مخلوط‌کننده‌ها ۸۳

جدول ۵-۱ مشخصات کلی تکنولوژی $0.18\mu m$ TSMC. ۹۴

جدول ۵-۲ مقادیر عددی استفاده شده در طراحی مدار اسیلاتور میکسر پیشنهادی ۹۸

جدول ۶-۱ مقایسه‌ی مدار پیشنهادی با اسیلاتور میکسرهای کم توان قبلی ۱۰۴

فهرست اختصارات

CMOS	**Complementary Metal Oxide Semiconductor**
VCO	**Voltage Control Oscillator**
RF	**Radio Frequency**
LO	**Local Oscillator**
IF	**Intermediate Frequency**
IIP2	**Second Order Intercept Point**
IIP3	**Third Order Intercept Point**
CG	**Conversion Gain**
NF	**Noise Figure**
SSB	**Single Side Band**
DSB	**Double Side Band**

چکیده

طراحی و شبیه‌سازی نوسان‌ساز/ مخلوط‌کننده‌ی توان پایین CMOS برای کاربردهای مخابرات بی‌سیم

امروزه تقاضا برای سیستم‌های بی‌سیم سرعت بالا، سیر صعودی یافته است. عبارت‌هایی نظیر توان پایین و سطح مجتمع‌سازی بالا (ICs)، موارد کلیدی در توسعه‌ی سیستم‌های ارتباطی بی‌سیم هستند. از این رو در چند سال اخیر، کارهایی در زمینه‌ی مصرف جریان کم و مجتمع‌سازی بالا صورت گرفته است. به منظور رسیدن به سطح مجتمع‌سازی بالا و مصرف توان پایین، مدارات نوسان‌ساز و مخلوط‌کننده را با استفاده از فرآیندهای GaAs و Bi-CMOS و CMOS ترکیب می‌کنند. بنابراین طراحی اسیلاتور- میکسر برای مدارات IC با مصرف توان پایین بسیار مطلوب است.

در این مقاله یک مدار اسیلاتور- میکسر جدید با توان مصرفی پایین که در فرکانس خروجی 2.5 GHz ثابت شده، ارائه شده است. این اسیلاتور- میکسر شامل یک مخلوط‌کننده و یک نوسان‌ساز جدا از هم است که با رنج ورودی RF، 5.6GHz - 4.6GHz و با ورودی LO قابل تنظیم 3.1GHz - 2.1GHz، کار می‌کند و به منظور کاهش کل جریان مصرفی، مدار پیشنهادی دارای ساختاری است که تمام جریان DC مخلوط‌کننده دوباره توسط نوسان‌ساز مورد استفاده قرار می‌گیرد. مدار توسط نرم‌افزار ADS شبیه‌سازی شده و کل توان مصرفی برای اسیلاتور- میکسر 3 mW است. اسیلاتور- میکسر با منبع تغذیه‌ی پایین 1.8V کار می‌کند.بهره‌ی تبدیل مدار 12.24 dB است P_{1dB} ورودی برابر 11.34 dB- وکمترین مقدار نویز SSB در فرکانس ورودی 4.6GHz، برابر 9.26dB است همچنین نویز فازی برابر 115.6 dB/Hz- و IIP3 برابر 8.74 dBm- است.

Abstract

Design and simulation of a CMOS Low Power Oscillator-Mixer for Wireless Communication Applications

The demand for high bit-rate wireless systems is driven by the growing popularity of consumer products. Low power and highly integrated circuits (ICs) are key issues for developing components or modules of wireless communications systems. Circuits combining oscillator and mixer using GaAs, Bi-CMOS, and CMOS processes were designed for the purpose of a high degree of integration and reducing power dissipation.

This paper presents a compact down-conversion oscillator-mixer was designed and simulated with a 0.18-μm CMOS technology by ADS. Two different components, the mixer core, and the oscillator are assembled in a stacked configuration. The stacked structure allows entire mixer current to be reused by the VCO cross-coupled pair to reduce the total current consumption of the individual VCO and mixer. The oscillating-mixer operates over an RF input range of 4.6 GHz to 5.6 GHz with a tunable LO from 2.1 GHz to over 3.1 GHz. The IF was kept fixed at 2.5 GHz. The total dc power consumption is 3 mW. The experimental results show a conversion gain of 11.34 dB at 4.6 GHz RF frequency associated with a single-sideband (SSB) noise figure of 9.26 dB. The oscillator-mixer also exhibits a phase noise of −115.6 dBc/Hz at 1 MHz offset from 2.5 GHz LO frequency, and IIP3 is -8.74 dBm.

keywords: oscillator-mixers, mixers, oscillators, low power, low noise.

فصل اول

مقدمه