



دانشکده فنی

گروه مهندسی برق

گرایش الکترونیک

طراحی و شبیه‌سازی نوسان‌ساز / مخلوط‌کننده‌ی توان پایین CMOS برای کاربردهای
مخابرات بی‌سیم

از

امیر خرم‌تملی

استاد راهنما

دکتر ماهرخ مقصودی

خرداد ۱۳۹۲

تقدیم به:

پدرم، به این خاطر که الگوی جوانمردی و سخاوت برایم بود

مادرم، چون بخشش و گذشت را در زندگیم معنا کرد

برادر و خواهرانم، که همراه و شادی بخش لحظه‌لحظه‌های زندگیم هستند

و

همسرم، که با ورود به زندگیم گرمابخش وجودم گشته و همت و انگیزه‌ام را دو چندان کرد

قدردانی:

نخست، حمد و سپاس خداوندی را که توفیقاتش را شامل حال من نمود که قدمی هر چند کوتاه در جهت طلب علم و رضای الهی بردارم و در امتداد آن از زحمات بی دریغ استاد گرامی و گرانقدر سرکار خانم دکتر ماهرخ مقصودی، کمال تشکر را دارم که قدردانی از این عزیزان خود نوعی تشکر از خالق می باشد.

"مَنْ لَمْ يَشْكُرْ مَخْلُوقَ لَمْ يَشْكُرْ خَالِقَ"

فهرست مطالب

فصل اول: مقدمه

- ۱-۱ انگیزه‌ی انجام پایان‌نامه ۱
- ۲-۱ چالش پایان‌نامه ۱
- ۳-۱ هدف پایان‌نامه ۲
- ۴-۱ ساختار پایان‌نامه ۲

فصل دوم: مروری بر گیرنده‌های بی‌سیم

- مقدمه ۳
- ۱-۲ پارامترهای مهم در طراحی گیرنده‌ها ۳
- ۱-۱-۲ حساسیت ۳
- ۲-۱-۲ رنج دینامیکی ۴
- ۳-۱-۲ نویز گیرنده ۵
- ۲-۲ مفاهیم اولیه در مورد مدارهای RF ۶
- ۱-۲-۲ گیرنده- فرستنده با سر جلویی RF ۶
- ۲-۲-۲ استاندارد IEEE80211 ۸
- ۱-۲-۲-۲ روش DSSS ۸
- ۲-۲-۲-۲ روش FHSS ۸
- ۳-۲-۲ شبکه‌ی محلی بی‌سیم (WLAN) ۸
- ۴-۲-۲ مادون قرمز ۹
- ۵-۲-۲ GPS ۹

۹	RFID ۶-۲-۲
۱۰	شبکه خانگی ماهواره‌ای ۷-۲-۲
۱۰	ساختارهای مختلف گیرنده‌های رادیویی ۳-۲
۱۰	مدارهای مجتمع تجاری ۱-۳-۲
۱۱	ساختارهای گیرنده ۲-۳-۲
۱۲	تحقیق بر روی گیرنده‌های RF مجتمع ۳-۳-۲
۱۲	ساختار پایه‌ی سوپرهتروداین ۱-۳-۳-۲
۱۴	ساختارهای حذف تصویر ۲-۳-۳-۲
۱۵	ساختار هارتلی ۱-۲-۳-۳-۲
۱۶	ساختار ویور ۲-۲-۳-۳-۲
۱۷	ساختار دیجیتالی سوپرهتروداین ۳-۳-۳-۲
۱۸	گیرنده‌ی هموداین ۴-۳-۳-۲

فصل سوم: نوسان‌ساز کنترل شونده با ولتاژ و یا VCO

۱۹	مقدمه
۲۱	پارامترهای مهم در طراحی VCO ۱-۳
۲۱	فرکانس مرکزی ۱-۱-۳
۲۱	بازه‌ی فرکانسی قابل تنظیم ۲-۱-۳
۲۱	فرکانس RF(Hz) ۳-۱-۳
۲۱	دامنه‌ی خروجی ۴-۱-۳
۲۲	ضریب شایستگی ۵-۱-۳

- ۲۲ حساسیت $[Hz/V]$ ۶-۱-۳
- ۲۲ توان RF(dBm) ۷-۱-۳
- ۲۲ خلوصیت سیگنال خروجی ۸-۱-۳
- ۲۲ تلفات توان ۹-۱-۳
- ۲۳ اعوجاج هارمونیکی ۱۰-۱-۳
- ۲۳ LC تانک ۱۱-۱-۳
- ۲۳ ۱-۱۱-۱-۳ سلفهای مدار مجتمع
- ۲۶ ۲-۱۱-۱-۳ واراكتور
- ۲۷ ۱-۲-۱۱-۱-۳ دیود بایاس معکوس p-n
- ۲۸ ۲-۲-۱۱-۱-۳ واراكتور نوع MOS
- ۲۸ ۱-۲-۲-۱۱-۱-۳ واراكتور ساختار درین- سورس- بدنه
- ۲۹ ۲-۲-۲-۱۱-۱-۳ واراكتور مد معکوس
- ۲۹ ۳-۲-۲-۱۱-۱-۳ واراكتور در ناحیهی انباشتگی
- ۳۰ ۳-۲-۱۱-۱-۳ مدل های مداری برای یک واراكتور
- ۳۰ ۱-۳-۲-۱۱-۱-۳ مدل سانگ
- ۳۱ ۲-۳-۲-۱۱-۱-۳ مدل سامنی
- ۳۱ ۳-۳-۲-۱۱-۱-۳ مدل RF برای واراكتورهای TSMC
- ۳۲ ۳-۱۱-۱-۳ ضریب کیفیت تانک LC
- ۳۴ ۲-۳ طبقه بندی نوسان سازها
- ۳۴ ۱-۲-۳ نوسان ساز حلقوی چند طبقه
- ۳۷ ۲-۲-۳ نوسان ساز تنظیم شونده با تانک LC

۴۱ ۳-۳ نويز فاز در نوسان‌سازها
۴۳ ۱-۳-۳ معرفي چند روش موجود براي بهبود نويز فاز و توان مصرفي در نوسان‌سازها
۴۴ ۱-۱-۳-۲ افزايش دامنه‌ي سيگنال خروجي نوسان‌ساز با تحريك پالسي ترانزيستور منبع جريان
۴۷ ۲-۱-۳-۳ طراحي نوسان‌ساز با استفاده از منابع جريان متقارن
۴۸ ۳-۱-۳-۳ تکنیک فیلترینگ

فصل چهارم: مخلوط‌کننده‌ها

۵۲ مقدمه
۵۳ ۱-۴ پارامترهای مهم در مخلوط‌کننده‌ها
۵۳ ۱-۱-۴ بهره‌ی تبدیل
۵۴ ۲-۱-۴ نويز فيگر
۵۷ ۳-۱-۴ فشردگی بهره
۵۸ ۴-۱-۴ اعوجاج مدولاسيون مرتبه‌ی سوم
۶۰ ۵-۱-۴ ضريب شايستگي
۶۱ ۶-۱-۴ توان مصرفي
۶۱ ۲-۴ مروري بر مخلوط‌کننده‌های کم‌توان در مقالات
۶۲ ۱-۲-۴ طراحي مخلوط‌کننده‌ی کم‌توان با استفاده از تانک LC
۶۳ ۲-۲-۴ مخلوط‌کننده‌ی کم‌توان بدون استفاده از جريان تغذيه
۶۴ ۳-۲-۴ مخلوط‌کننده‌ی کم‌توان با استفاده از ترانزيستورهای چهار پایه
۶۵ ۳-۴ مخلوط‌کننده‌های فعال و غيرفعال CMOS
۶۶ ۱-۳-۴ مخلوط‌کننده‌ی غيرفعال

۶۸ مخلوط‌کننده‌های فعال
۶۸ ۱-۲-۳-۴ مخلوط‌کننده‌ی فعال سورس مشترک
۶۹ ۲-۲-۳-۴ مخلوط‌کننده‌ی فعال اثر بدنه
۷۰ ۳-۲-۳-۴ مخلوط‌کننده‌ی فعال گیلبرت
۷۳ ۱-۳-۲-۳-۴ بهره‌ی تبدیل مخلوط‌کننده‌ی گیلبرت
۷۸ ۲-۳-۲-۳-۴ نوپز در مخلوط‌کننده‌ی گیلبرت
۷۸ ۳-۳-۲-۳-۴ محدودیت‌های مخلوط‌کننده‌ی گیلبرت
۷۸ ۴-۳-۲-۳-۴ برطرف کردن محدودیت مخلوط‌کننده‌ی گیلبرت
۷۹ ۵-۳-۲-۳-۴ یک ویژگی ساختاری در مخلوط‌کننده‌های گیلبرت

فصل پنجم: طراحی و شبیه‌سازی آسیلاتور- مخلوط‌کننده‌ی پیشنهادی

۸۴ مقدمه
۸۴ ۱-۵ نگاهی به طراحی آسیلاتور- میکسر
۸۶ ۲-۵ طراحی و تحلیل آسیلاتور- مخلوط‌کننده‌ی پیشنهادی
۹۰ ۱-۲-۵ محاسبه‌ی بهره‌ی تبدیل
۹۱ ۲-۲-۵ نوپز فازی
۹۲ ۳-۵ ساختار بازیافت جریان
۹۳ ۴-۵ محاسبات مدار پیشنهادی
۹۸ ۵-۵ نتایج حاصل از شبیه‌سازی

فصل ششم: نتیجه‌گیری و پیشنهاد برای کارهای آینده

۱-۶ نتیجه‌گیری ۱۰۴

۲-۶ پیشنهاد برای کارهای آینده ۱۰۵

مراجع ۱۰۶

فهرست شکل‌ها

- شکل ۱-۱ ارتباط موجود بین مولفه‌های RF ۱
- شکل ۱-۲ تشریح پارامتر رنج دینامیکی ۴
- شکل ۲-۲ سیستم گیرنده با سه طبقه‌ی سری شده ۵
- شکل ۳-۲ بلوک دیاگرام ساده‌ی گیرنده‌ی سر جلویی RF ۶
- شکل ۴-۲ بلوک دیاگرام یک سیستم RF دیجیتالی معمولی. (الف) فرستنده (ب) گیرنده ۷
- شکل ۵-۲ بلوک دیاگرام یک گیرنده‌ی RF قابل تنظیم ۱۱
- شکل ۶-۲ بلوک دیاگرام گیرنده‌ی پایه‌ی آرمسترانگ ۱۲
- شکل ۷-۲ بلوک دیاگرام ساده از ساختار هتروداین ۱۳
- شکل ۸-۲ حذف تصویر در فرکانس‌های بالای IF ۱۳
- شکل ۹-۲ حذف تصویر در فرکانس‌های پایین IF ۱۴
- شکل ۱۰-۲ ساختار هارتلی ۱۵
- شکل ۱۱-۲ ساختار ویور ۱۶
- شکل ۱۲-۲ بلوک دیاگرام گیرنده‌ی دیجیتالی سوپرهتروداین ۱۸
- شکل ۱۳-۲ بلوک دیاگرام ساده‌ی گیرنده‌ی هموداین ۱۸
- شکل ۱-۳ سیستم نوسان‌ساز با تقویت در مسیر مستقیم و فیدبک در مسیر برگشت ۱۹
- شکل ۲-۳ تانک LC. (الف) موازی. (ب) سری ۱۹
- شکل ۳-۳ مدار تعیین‌کننده‌ی فرکانس ۲۰
- شکل ۴-۳ نمایی از نوسان‌ساز کنترل‌شونده با ولتاژ ۲۰

- شکل ۳-۵ مدل ساده شده‌ی فشرده برای یک سلف مارپیچی ۲۴
- شکل ۳-۶ مدل یک دهنه‌ی سلف یکپارچه با عناصر فشرده ۲۵
- شکل ۳-۷ مدار معادل یک دهنه‌ی سلف یکپارچه، با عناصر فشرده ۲۵
- شکل ۳-۸ نماد دیود بایاس معکوس و مدل ساده شده‌ی آن ۲۷
- شکل ۳-۹ تغییرات خازن برحسب V_{GB} ۲۸
- شکل ۳-۱۰ نمودار $C-V$ برای واراكتور مد معكوس ۲۹
- شکل ۳-۱۱ مدل فیزیکی واراكتور ۳۰
- شکل ۳-۱۲ مدل اسپایسی برای واراكتور ۳۱
- شکل ۳-۱۳ مدل معادل RF برای واراكتور ۳۲
- شکل ۳-۱۴ تانک LC واقعی ۳۳
- شکل ۳-۱۵ بلوک دیاگرام نوسان‌ساز حلقوی چند طبقه ۳۴
- شکل ۳-۱۶ مدار اجرایی نوسان‌ساز حلقوی چند طبقه ۳۵
- شکل ۳-۱۷ نوسان‌ساز حلقوی چهار طبقه ۳۶
- شکل ۳-۱۸ مدلی از نوسان‌ساز یک دهنه ۳۷
- شکل ۳-۱۹ یک مدار نمونه با فیدبک مثبت جهت تولید امپدانس منفی ۳۷
- شکل ۳-۲۰ مدار معادل مدار شکل ۳-۱۹ ۳۸
- شکل ۳-۲۱ (الف) نوسان‌ساز کلپیتز. (ب) نوسان‌ساز هارتلی ۳۹
- شکل ۳-۲۲ نوسان‌ساز هدایت منفی ۳۹
- شکل ۳-۲۵ حالت‌های ممکن برای سیگنال در مسیر ۴۰
- شکل ۳-۲۳ انواع نوسان‌سازهای هدایت منفی ۴۱
- شکل ۳-۲۴ مسیر گیرنده و فرستنده در سیستم‌های مخابراتی فرستنده و گیرنده. (الف) مسیر گیرنده بدون نویزفازی. (ب) مسیر گیرنده با نویزفازی. (ج) مسیر فرستنده با نویز فازی ۴۲

- شکل ۳-۲۶ تانک LC ۴۲
- شکل ۳-۲۷ نوسان ساز کوپلاژ تقاطعی با هسته‌ی NMOS ۴۴
- شکل ۳-۲۸ نوسان ساز کوپلاژ تقاطعی با بایاس پالسی ۴۶
- شکل ۳-۲۹ مدار نوسان ساز با منابع تغذیه‌ی متقارن ۴۷
- شکل ۳-۳۰ استفاده از تکنیک فیلترینگ برای بهبود نویز فاز ۴۸
- شکل ۳-۳۱ تانک LC مدار شکل ۳-۳۰ ۴۹
- شکل ۳-۳۲ استفاده از ابعاد بزرگ برای ترانزیستورهای منبع جریان ۵۰
- شکل ۴-۱ نماد مخلوط کننده ۵۲
- شکل ۴-۲. (الف) مبدل کاهشی. (ب) مبدل افزایش ۵۳
- شکل ۴-۳ اثر نویز فلیکر سوئیچ مخلوط کننده ۵۶
- شکل ۴-۴ موج مربعی غیرایده آل ۵۶
- شکل ۴-۵ نقطه‌ی فشردگی ورودی ($P_1 dB$) ۵۸
- شکل ۴-۶ طیف فرکانسی ورودی و خروجی مخلوط کننده ۵۹
- شکل ۴-۷ منحنی ارائه شده برای نمایش $IIP3$ ۶۰
- شکل ۴-۸ (الف) ایده‌ی طراحی مدارهای RFIC با استفاده از تانک LC و خازن بای پس. (ب) مدار معادل DC. (ج) مدار معادل RF ۶۲
- شکل ۴-۹ مخلوط کننده‌ی کم توان با استفاده از تانک LC ۶۳
- شکل ۴-۱۰ مخلوط کننده‌ی کم توان بدون استفاده از جریان تایل ۶۴
- شکل ۴-۱۱ مخلوط کننده‌ی کم توان پیشنهاد شده توسط ونگ ۶۵
- شکل ۴-۱۲ یک مخلوط کننده پسیو ساده ۶۷
- شکل ۴-۱۳ مخلوط کننده CMOS پسیو ۶۷

- شکل ۴-۱۴ مخلوط‌کننده‌ی فعال سورس مشترک ۶۹
- شکل ۴-۱۵ مخلوط‌کننده با اثر بدنه ۷۰
- شکل ۴-۱۶ مخلوط‌کننده‌ی فعال تک‌بالانس ۷۱
- شکل ۴-۱۷ مخلوط‌کننده‌ی فعال بالانس مضاعف ۷۱
- شکل ۴-۱۸ ساختار مخلوط‌کننده گیلبرت - سیل ۷۳
- شکل ۴-۱۹ مدار معادل مخلوط‌کننده‌ی بالانس ۷۴
- شکل ۴-۲۰ شکل موج غیر ایده‌آل $p(t)$ ۷۶
- شکل ۴-۲۱ وضعیت خروجی مخلوط‌کننده‌ها به‌ازای ورودی‌های ایده‌آل ۷۹
- شکل ۴-۲۲ وجود پارازیت در خروجی، ناشی از مولفه‌های ثابت ۸۰
- شکل ۴-۲۳ مدل ارائه شده جهت حذف مولفه‌ی ثابت در ورودی LO ۸۰
- شکل ۴-۲۴ مدار ارائه شده جهت حذف مولفه‌ی ثابت در ورودی LO ۸۱
- شکل ۴-۲۵ مدل نهایی جهت حذف مولفه‌های ثابت در ورودی‌های RF و LO ۸۱
- شکل ۴-۲۶ مدار نهایی ارائه شده جهت حذف مولفه‌های ثابت در ورودی‌های RF و LO ۸۲
- شکل ۵-۱ مخلوط‌کننده‌ی فعال بالانس مضاعف ۸۵
- شکل ۵-۲ انواع نوسان‌سازهای کنترل شونده با ولتاژ ۸۶
- شکل ۵-۳ اسیلاتور- میکسر پیشنهادی ۸۷
- شکل ۵-۴ مدار معادل هسته‌ی متقاطع نوسان‌ساز شکل ۵-۳ ۸۸
- شکل ۵-۵-۱ LC موازی ۸۹
- شکل ۵-۶ مسیر جریان در اسیلاتور- مخلوط‌کننده ۹۲
- شکل (۵-۷) تغییرات ضریب کیفیت سلف بر حسب فرکانس ۹۷

- شکل ۵-۸ شبیه‌سازی بهره‌ی تبدیل برحسب فرکانس ورودی RF و با ثابت نگه‌داشتن فرکانس خروجی در 2.5GHz..... ۹۹
- شکل ۵-۹ بهره‌ی تبدیل و توان خروجی بر حسب توان ورودی RF ۱۰۰
- شکل ۵-۱۰ شبیه‌سازی توان خروجی IF بر حسب تغییرات توان ورودی ۱۰۰
- شکل ۵-۱۱ شبیه‌سازی شبیه‌سازی دو tone آزمایش شده برای محاسبه‌ی اعوجاج (IIP3) ۱۰۱
- شکل ۵-۱۲ شبیه‌سازی نویز فیگر بر حسب فرکانس ورودی با ثابت نگه‌داشتن فرکانس خروجی در 2.5 GHz ۱۰۱
- شکل ۵-۱۳ شبیه‌سازی فرکانس LO بر حسب تغییرات V_{tune} ۱۰۲
- شکل ۵-۱۴ شبیه‌سازی نویزفازی اسیلاتور- مخلوط‌کننده ۱۰۲

فهرست جدول‌ها

جدول ۱-۴ خلاصه‌ای از مقایسه‌ی عملکرد مهم‌ترین مخلوط‌کننده‌ها ۸۳

جدول ۱-۵ مشخصات کلی تکنولوژی TSMC 0.18 μ m ۹۴

جدول ۲-۵ مقادیر عددی استفاده شده در طراحی مدار اسیلاتور میکسر پیشنهادی ۹۸

جدول ۱-۶ مقایسه‌ی مدار پیشنهادی با اسیلاتور میکسرهای کم توان قبلی ۱۰۴

فهرست اختصارات

CMOS	Complementary Metal Oxide Semiconductor
VCO	Voltage Control Oscillator
RF	Radio Frequency
LO	Local Oscillator
IF	Intermediate Frequency
IIP2	Second Order Intercept Point
IIP3	Third Order Intercept Point
CG	Conversion Gain
NF	Noise Figure
SSB	Single Side Band
DSB	Double Side Band

چکیده

طراحی و شبیه‌سازی نوسان‌ساز/ مخلوط‌کننده‌ی توان پایین CMOS برای کاربردهای مخابرات بی‌سیم

امروزه تقاضا برای سیستم‌های بی‌سیم سرعت بالا، سیر صعودی یافته است. عبارتهایی نظیر توان پایین و سطح مجتمع‌سازی بالا (ICs)، موارد کلیدی در توسعه‌ی سیستم‌های ارتباطی بی‌سیم هستند. از این رو در چند سال اخیر، کارهایی در زمینه‌ی مصرف جریان کم و مجتمع‌سازی بالا صورت گرفته است. به منظور رسیدن به سطح مجتمع‌سازی بالا و مصرف توان پایین، مدارات نوسان‌ساز و مخلوط‌کننده را با استفاده از فرآیندهای GaAs و Bi-CMOS و CMOS ترکیب می‌کنند. بنابراین طراحی اسیلاتور- میکسر برای مدارات IC با مصرف توان پایین بسیار مطلوب است.

در این مقاله یک مدار اسیلاتور- میکسر جدید با توان مصرفی پایین که در فرکانس خروجی 2.5 GHz ثابت شده، ارائه شده است. این اسیلاتور- میکسر شامل یک مخلوط‌کننده و یک نوسان‌ساز جدا از هم است که با رنج ورودی RF، 5.6GHz - 4.6GHz و با ورودی LO قابل تنظیم 3.1GHz - 2.1GHz، کار می‌کند و به منظور کاهش کل جریان مصرفی، مدار پیشنهادی دارای ساختاری است که تمام جریان DC مخلوط‌کننده دوباره توسط نوسان‌ساز مورد استفاده قرار می‌گیرد. مدار توسط نرم‌افزار ADS شبیه‌سازی شده و کل توان مصرفی برای اسیلاتور- میکسر 3 mW است. اسیلاتور- میکسر با منبع تغذیه‌ی پایین 1.8V کار می‌کند. بهره‌ی تبدیل مدار 12.24 dB است P_{1dB} ورودی برابر 11.34 dB- و کمترین مقدار نویز SSB در فرکانس ورودی 4.6GHz، برابر 9.26dB است همچنین نویز فازی برابر 115.6 dB/Hz- و $IIP3$ برابر 8.74 dBm- است.

Abstract

Design and simulation of a CMOS Low Power Oscillator-Mixer for Wireless Communication Applications

The demand for high bit-rate wireless systems is driven by the growing popularity of consumer products. Low power and highly integrated circuits (ICs) are key issues for developing components or modules of wireless communications systems. Circuits combining oscillator and mixer using GaAs, Bi-CMOS, and CMOS processes were designed for the purpose of a high degree of integration and reducing power dissipation.

This paper presents a compact down-conversion oscillator-mixer was designed and simulated with a $0.18\text{-}\mu\text{m}$ CMOS technology by ADS. Two different components, the mixer core, and the oscillator are assembled in a stacked configuration. The stacked structure allows entire mixer current to be reused by the VCO cross-coupled pair to reduce the total current consumption of the individual VCO and mixer. The oscillating-mixer operates over an RF input range of 4.6 GHz to 5.6 GHz with a tunable LO from 2.1 GHz to over 3.1 GHz. The IF was kept fixed at 2.5 GHz. The total dc power consumption is 3 mW. The experimental results show a conversion gain of 11.34 dB at 4.6 GHz RF frequency associated with a single-sideband (SSB) noise figure of 9.26 dB. The oscillator-mixer also exhibits a phase noise of -115.6 dBc/Hz at 1 MHz offset from 2.5 GHz LO frequency, and IIP3 is -8.74 dBm.

keywords: oscillator-mixers, mixers, oscillators, low power, low noise.

مقدمه