



بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشگاه تهران

پردیس دانشکده‌های فنی  
دانشکده مهندسی برق و کامپیوتر

عنوان:

طراحی سیستم‌های محاسباتی پرسرعت و کم توان در  
تکنولوژی‌های زیر ۷۰ نانومتر

نگارش:

فاطمه کشفی

اساتید راهنما:

دکتر سید مهدی فخرایی

دکتر سعید صفری




۱۳۸۶ / ۱۲ / ۰۵

پایان‌نامه برای دریافت درجه کارشناسی ارشد در رشته

مهندسی برق - الکترونیک مدار و سیستم

بهمن ۱۳۸۶

۹۳۵۴۴



به نام خدا  
دانشگاه تهران

پردیس دانشکده های فنی  
دانشکده مهندسی برق و کامپیوتر

### گواهی دفاع از پایان نامه کارشناسی ارشد



هیأت داوران پایان نامه کارشناسی ارشد آقا/خانم **فاطمه کشفی** در رشته مهندسی برق و کامپیوتر، گرایش: الکترونیک  
با عنوان: "طراحی سیستمهای محاسباتی پر سرعت و کم توان در تکنولوژی های زیر ۷۰ نانومتر"

در تاریخ ۱۳۸۶/۱۱/۱۳ نمره نهایی پایان نامه: **۲۰** به عدد  
به حروف **بیست**  
و درجه  ارزیابی نمود.

| امضاء | دانشگاه یا موسسه | مرتبه دانشگاهی | نام و نام خانوادگی      | مشخصات هیأت داوران                            |
|-------|------------------|----------------|-------------------------|---|
|       | تهران            | دانشیار        | دکتر سیدمهدی فخرایی     | ۱-استاد راهنما                                |
|       | تهران            | استادیار       | دکتر سعید صفری          | استاد راهنمای دوم (حسب مورد)                  |
| ---   | ---              | ---            | ---                     | ۲-استاد مشاور                                 |
|       | امیرکبیر         | استادیار       | دکتر مرتضی صاحب الزمانی | ۳-استاد مدعو خارجی (یا استاد مشاور دوم)       |
|       | تهران            | استادیار       | دکتر ناصر معصومی        | ۴-استاد مدعو داخلی                            |
|       | تهران            | استاد          | دکتر علی افضلی کوشا     | ۵-داور و نماینده کمیته تحصیلات تکمیلی دانشکده |

تذکره: این برگه پس از تکمیل توسط هیأت داوران در نخستین صفحه پایان نامه درج می گردد. ۱۳۸۶ / ۱۲ / ۵





## دانشگاه تهران

پردیس دانشکده‌های فنی

دانشکده مهندسی برق و کامپیوتر

پایان‌نامه برای دریافت درجه کارشناسی ارشد در رشته مهندسی برق - الکترونیک مدار و سیستم

عنوان: طراحی سیستم‌های محاسباتی پرسرعت و کم توان در تکنولوژی‌های  
زیر ۷۰ نانومتر

نگارش: فاطمه کشفی



این پایان‌نامه در تاریخ ۱۳۸۶/۱۱/۱۳ در مقابل هیات داوران دفاع گردید و مورد تصویب قرار گرفت.

معاون آموزشی و تحصیلات تکمیلی پردیس دانشکده‌های فنی: دکتر جواد فیض

رئیس دانشکده مهندسی برق و کامپیوتر: دکتر پرویز جبه دار مارال

معاون پژوهشی و تحصیلات تکمیلی دانشکده مهندسی برق و کامپیوتر: دکتر سعید نادر اصفهانی

استاد راهنما: دکتر سید مهدی فخرایی

استاد راهنما: دکتر سعید صفری

عضو هیات داوران: دکتر علی افضلی کوشا


عضو هیات داوران: دکتر ناصر معصومی

عضو هیات داوران: دکتر مرتضی صاحب‌الزمانی

## تعهد نامه اصالت اثر

اینجانب فاطمه کشفی تأیید می‌کنم که مطالب مندرج در این پایان نامه حاصل کار پژوهشی اینجانب است و به دستاوردهای پژوهشی دیگران که در این نوشته از آنها استفاده شده است مطابق مقررات ارجاع گردیده است. این پایان نامه قبلاً برای احراز هیچ مدرک هم سطح یا بالاتر ارائه نشده است.

کلیه حقوق مادی و معنوی این اثر متعلق به دانشکده فنی دانشگاه تهران است.

نام و نام خانوادگی دانشجو: فاطمه کشفی  
امضای دانشجو:  
  
۸۶/۱۱/۲۴

تقدیم به

پدر و مادر عزیزم

## تشکر و قدردانی

با حمد و سپاس از خداوند متعال که توفیق انجام این پژوهش را به من اعطا فرمود، از پدر و مادر عزیز و مهربانم برای حمایت‌ها و زحمات بی‌دریغشان نهایت سپاس‌گزاری را به‌جا می‌آورم.

از استاد عزیز و گرانقدرم جناب آقای دکتر فخرایی که راهنمای من در شکل‌گیری و انجام این پژوهش در طول چند سال بوده‌اند نهایت تشکر و امتنان را دارم، و از استاد ارجمند جناب آقای دکتر صفری برای کمک‌های بسیاری که در طول انجام آن به من نمودند بسیار سپاس‌گزارم.

و با تشکر از همه‌ی اساتیدم که بسیار از آن‌ها آموختم، از خداوند بزرگ برایشان توفیق و سربلندی را آرزومندم.

## چکیده

در این پایان نامه روش‌های طراحی و مشکلات مدارهای محاسباتی دیجیتال در سطح ترانزیستور برای رسیدن به سرعت‌های بالا و تلف توان‌های کمتر بررسی شده است. دو مدار محاسباتی پرسرعت که توسط ایتل برای پیاده‌سازی هسته‌ی صحیح پردازشگرهای پنتیم نسل چهارم پیاده‌سازی شده در تکنولوژی‌های  $90\text{nm}$  و  $65\text{nm}$  ارائه شده است مطالعه شده و بر اساس آن‌ها یک مدار جمع‌کننده ۳۲ بیت که هم‌زمان از مزایای دو ساختار یاد شده استفاده می‌کند با یک توپولوژی جدید ارائه شده است. مدار جمع‌کننده‌ی ۳۲ بیت ارائه شده با تکنیک سوئینگ ولتاژ کم و بر پایه‌ی لاجیک ترانزیستورهای عبوری با ساختار منچستر پیاده‌سازی شده است. مزیت دیگر این مدار استفاده از ساختار درخت نامتراکم پیش‌بینی کننده‌ی بیت‌های نقلی است. استفاده هم‌زمان از تکنیک‌های یاد شده برای پیاده‌سازی جمع‌کننده منجر به دستیابی به فرکانس  $15\text{GHz}$  برای فرکانس ساعت و تلف توان  $1.55\text{mW/GHz}$  شده است. دست‌آورد دیگر این پایان نامه ارائه‌ی یک مدار جدید برای مدار فشرده‌کننده‌ی ۴ به ۲ برای کاربرد در مدار ضرب‌کننده-جمع‌کننده پایپ لاین است. با استفاده از این مدارها که با تکنیک سوئینگ ولتاژ کم پیاده‌سازی شده‌اند به یک مدار ضرب‌کننده-جمع‌کننده پایپ لاین پنج طبقه با فرکانس  $15\text{GHz}$  و تلف توان  $25\text{mW/GHz}$  دست یافتیم. در نهایت به کمک الگوریتم ژنتیک الگوی مناسبی برای بایاس‌های بدنه‌ی ترانزیستورهای مدار به دست آوردیم و بازده مدارهای طراحی شده را برای دستیابی به تأخیر مورد نظر تا  $30\%$  افزایش دادیم.



## فهرست مطالب

|    |   |
|----|---|
| ۸  | فصل اول: مقدمه  |
| ۱۰ | ۱-۱ چالش های طراحی مدارهای دیجیتال در تکنولوژی های در مقیاس نانو        |
| ۱۲ | ۲-۱ تکنیک های افزایش سرعت در مدارهای دیجیتال محاسباتی                   |
| ۱۴ | ۳-۱ انگیزه ی انجام پایان نامه   |
| ۱۷ | ۴-۱ ترتیب مطالب پایان نامه  |
| ۱۸ | ۵-۱ خلاصه و نتیجه گیری فصل  |
| ۲۰ | فصل دوم: مشکلات طراحی مدارهای دیجیتال در تکنولوژی های در مقیاس نانو     |
| ۲۰ | ۱-۲ معرفی و طبقه بندی تغییرات پروسس                                     |
| ۲۲ | ۱-۱-۲ تغییرات برون-تراشه  |
| ۲۳ | ۲-۱-۲ تغییرات درون-تراشه  |
| ۲۴ | ۳-۱-۲ مدل سازی تغییرات پروسس در SPICE                                   |
| ۲۵ | ۴-۱-۲ روش های اندازه گیری تغییرات پروسس                                 |
| ۲۷ | ۵-۱-۲ انواع روش های مداری برای کاهش اثرات تغییرات پروسس                 |
| ۲۸ | ۲-۲ جریان های نشتی  |
| ۲۸ | ۱-۲-۲ جریان زیرآستانه   |
| ۲۹ | ۲-۲-۲ جریان تونل زنی باند به باند                                       |
| ۳۰ | ۳-۲-۲ جریان نشتی گیت  |
| ۳۰ | ۳-۲-۲ بایاس بهینه ی بدنه برای کاهش اثرات تغییرات پروسس و جریان های نشتی |
| ۳۲ | ۴-۲ خلاصه و نتیجه گیری فصل  |
| ۳۶ | فصل سوم: مدارهای محاسباتی پرسرعت  |
| ۳۶ | ۱-۳ پردازشگر پنتیم نسل چهارم ۹۰nm                                       |
| ۴۳ | ۱-۱-۳ تبدیل جمع کننده ی ۱۶ بیتی به جمع کننده ی ۳۲ بیتی                  |
| ۴۵ | ۲-۳ پردازشگر پنتیم نسل چهارم ۶۵nm                                       |
| ۴۶ | ۱-۲-۳ ساختار پردازشگر پنتیم نسل چهارم                                   |
| ۴۶ | ۲-۲-۳ هسته ی صحیح پردازشگر پنتیم نسل چهارم                              |

- ۴۷ ..... ۳-۲-۳ استفاده از مدارهای جمع کننده در پردازشگر
- ۵۰ ..... ۴-۲-۳ ساختار دومینو فرکانس بالا
- ۵۱ ..... ۵-۲-۳ مدار جمع کننده ی ۳۲ بیتی درخت نامتراکم
- ۵۳ ..... ۱-۵-۲-۳ مدار تولیدکننده ی بیت نقلی
- ۵۶ ..... ۲-۵-۲-۳ مدار تولیدکننده ی خروجی جمع
- ۵۸ ..... ۶-۲-۳ جمع کننده ۳۲ بیتی درخت سه تایی
- ۶۰ ..... ۱-۶-۲-۳ مدار تولید خروجی جمع
- ۶۱ ..... ۳-۳ خلاصه و نتیجه گیری فصل
- ۶۴ ..... ۴ فصل چهارم: مدار جمع کننده ی پرسرعت
- ۶۵ ..... ۱-۴ ساختار مدار جمع کننده
- ۶۶ ..... ۲-۴ طراحی درخت تولید بیت نقلی
- ۷۰ ..... ۳-۴ درخت تولید بیت نقلی
- ۷۳ ..... ۴-۴ مدار تولید خروجی جمع
- ۷۴ ..... ۵-۴ شبکه ی بازنشانی
- ۷۴ ..... ۶-۴ مدارهای جانبی
- ۷۵ ..... ۷-۴ نتایج شبیه سازی
- ۷۷ ..... ۸-۴ خلاصه و نتیجه گیری فصل
- ۸۰ ..... ۵ فصل پنجم: مدار ضرب کننده-جمع کننده
- ۸۱ ..... ۱-۵ ساختار ضرب کننده
- ۸۱ ..... ۱-۱-۵ کاهش تعداد حاصل ضربهای جزئی
- ۸۵ ..... ۲-۱-۵ جمع کردن حاصل ضربهای جزئی
- ۸۷ ..... ۱-۲-۱-۵ مدار ارائه شده برای فشرده کننده ی ۴ به ۲
- ۹۱ ..... ۲-۲-۱-۵ نتایج شبیه سازی فشرده کننده ی ۴ به ۲ ارائه شده
- ۹۵ ..... ۳-۱-۵ جمع حاصل ضرب های جزئی به صورت پایپ لاین
- ۹۶ ..... ۱-۳-۱-۵ جمع کننده ی نهایی
- ۹۷ ..... ۲-۵ نتایج شبیه سازی مدار ضرب کننده-جمع کننده
- ۹۷ ..... ۱-۲-۵ شبیه سازی مدار ضرب کننده-جمع کننده ی ۱
- ۹۹ ..... ۲-۲-۵ شبیه سازی مدار ضرب کننده-جمع کننده ی ۲
- ۱۰۱ ..... ۳-۲-۵ شبیه سازی مدار ضرب کننده-جمع کننده ی ۳
- ۱۰۴ ..... ۳-۵ بهینه سازی بازده تراشه ها به کمک الگوریتم ژنتیک

---

---

|          |                                     |
|----------|-------------------------------------|
| ۱۰۸..... | ۴-۵ خلاصه و نتیجه گیری فصل          |
| ۱۱۰..... | ۶ نتیجه گیری و کارهای آینده         |
| ۱۱۲..... | ۱-۶ کارهای آینده                    |
| ۱۱۴..... | واژه نامه ی انگیزی به فارسی         |
| ۱۱۷..... | فهرست منابع                         |
| ۱۲۴..... | فهرست مقالات منتشر شده              |
| ۱۲۴..... | پیوست: مدل های پیشگویانه ی تکنولوژی |

## فهرست شکل‌ها

- شکل ۱-۱ روند کاهش ابعاد تکنولوژی و منبع ولتاژ ..... ۹
- شکل ۲-۱ مراحل انجام پایان نامه ..... ۱۶
- شکل ۱-۲ تغییرات پروسس که در فازهای مختلف ساخت دیده می‌شود ..... ۲۲
- شکل ۲-۲ گوشه‌های پروسس در تکنولوژی CMOS ..... ۲۴
- شکل ۳-۲ تغییرات ابعاد ترانزیستورها در پروسه‌ی ساخت ..... ۲۵
- شکل ۴-۲ انواع روش‌های مداری مقابله با تغییرات پروسس ..... ۲۷
- شکل ۵-۲ جریان‌های نشتی مختلف در افزاره‌ی ماسفت ..... ۲۸
- شکل ۱-۳ شبکه‌ی بی‌هم پیوسته‌ی نفوذی مدار جمع‌کننده‌ی ۱۶ بیتی در طبقه‌ی اول ..... ۳۹
- شکل ۲-۳ مدارهای دومینو مکمل تولید‌کننده‌ی سیگنال‌های کنترل  $G$ ،  $P$  و  $K$  ..... ۴۰
- شکل ۳-۳ شبکه‌ی XOR تولید‌کننده‌ی  $sum$  و  $sum^2$  ..... ۴۱
- شکل ۴-۳ شبکه‌ی مدارهای پرش ..... ۴۲
- شکل ۵-۳ مدار پرش و مدار تولید AND متناظر با آن ..... ۴۲
- شکل ۶-۳ مدار تقویت‌کننده‌ی حسگر ..... ۴۳
- شکل ۷-۳ جمع‌کننده‌ی ۳۲ بیتی انتخاب‌کننده‌ی بیت نقلی ..... ۴۵
- شکل ۸-۳ ساختار هسته‌ی صحیح پردازشگر پتیم نسل چهارم ..... ۴۷
- شکل ۹-۳ ساختار واحد تولید‌کننده‌ی آدرس ..... ۴۸
- شکل ۱۰-۳ درخت نامتراکم تولید بیت نقلی ..... ۵۵
- شکل ۱۱-۳ (الف) مدارهای تولید سیگنالهای تولید و انتشار، (ب) مدارهای ادغام‌کننده‌ی بیت نقلی ..... ۵۵
- شکل ۱۲-۳ زمان بندی سیگنال ساعت اعمال شده به مدارهای دینامیکی ..... ۵۶
- شکل ۱۳-۳ مدار تولید‌کننده‌ی خروجی‌های جمع ..... ۵۷
- شکل ۱۴-۳ درخت سه تایی تولید‌کننده‌ی بیت‌های نقلی ..... ۵۸
- شکل ۱۵-۳ مدار سه بیتی ادغام‌کننده‌ی بیت نقلی بالارونده‌ی پرسرعت ..... ۵۹
- شکل ۱۶-۳ مدار تولید خروجی جمع سه بیتی ..... ۶۰
- شکل ۱-۴ واحد سازنده‌ی درخت تولید بیت نقلی ..... ۶۶

- شکل ۲-۴ پیاده سازی های مختلف مدار تولید بیت نقلی با سوینگ ولتاژ کم. ۶۷.....
- شکل ۳-۴ ساختار جمع کننده ی انتخاب کننده ی بیت نقلی. ۶۹.....
- شکل ۴-۴ درخت نامتراکم تولید بیت نقلی ارائه شده با سوینگ ولتاژ کم. ۷۰.....
- شکل ۵-۴ مدار جمع کننده ی چهاربیتی با سوینگ ولتاژ کم. ۷۳.....
- شکل ۱-۵ دسته بندی بیت های ضرب کننده در کد کردن بوث اصلاح شده. ۸۲.....
- شکل ۲-۵ کد کردن بوث اصلاح شده. ۸۳.....
- شکل ۳-۵ زیر مدار کدکننده ی بوث. ۸۴.....
- شکل ۴-۵ زیر مدار انتخاب کننده ی بوث. ۸۴.....
- شکل ۵-۵ دیاگرام مدار فشرده کننده ی ۴ به ۲. ۸۵.....
- شکل ۶-۵ مدار فشرده کننده ی ۴ به ۲. ۸۷.....
- شکل ۷-۵ مدار فشرده کننده ی ۴ به ۲ پیاده سازی شده با دو جمع کننده. ۸۸.....
- شکل ۸-۵ مدار ارائه شده برای فشرده کننده ی ۴ به ۲. ۸۹.....
- شکل ۹-۵ مدار شمارنده ی ۳ به ۲. ۹۱.....
- شکل ۱۰-۵ موقعیت قرار گیری فشرده کننده ها برای مطالعه ی درستی خروجی ها. ۹۲.....
- شکل ۱۱-۵ شکل موج های مدار فشرده کننده ی ۴ به ۲. ۹۴.....
- شکل ۱۲-۵ جمع حاصلضرب های جزئی در سه مرحله ی پایپ لاین. ۹۵.....
- شکل ۱۳-۵ بلوک های سازنده ی مدار ضرب کننده جمع کننده. ۹۶.....
- شکل ۱۴-۵ مدار لیچ ست-ریست. ۱۰۱.....
- شکل ۱۵-۵ شکل موج طبقات پایپ لاین مدار ضرب کننده جمع کننده ی ۱۵GHz. ۱۰۳.....
- شکل ۱۶-۵ شبیه سازی مونت کارلو برای دو فشرده کننده ی ۴ به ۲ پشت سرهم. ۱۰۷.....

## فهرست جدول‌ها

- جدول ۴-۱ مقایسه ی جمع کننده های پرسرعت ..... ۷۶
- جدول ۵-۱ کدکردن بوٹ اصلاح شده ..... ۸۲
- جدول ۵-۲ جدول درستی مدار فشرده کننده ی ۴ به ۲ ..... ۸۶
- جدول ۵-۳ خصوصیات مدار فشرده کننده ی ۴ به ۲ ..... ۹۲
- جدول ۵-۴ خصوصیات مدار ضرب کننده-جمع کننده ۱ ..... ۹۸
- جدول ۵-۵ مقایسه ی مدار ضرب کننده ۱ با مدارهای مشابه ..... ۹۸
- جدول ۵-۶ خصوصیات مدار ضرب کننده-جمع کننده ۲ ..... ۹۹
- جدول ۵-۷ مقایسه ی مدار ضرب کننده ۲ با مدارهای مشابه ..... ۹۹
- جدول ۵-۸ مقایسه ی مدار ضرب کننده-جمع کننده ۲ با مدارهای مشابه ..... ۱۰۰
- جدول ۵-۹ خصوصیات مدار مدار ضرب کننده-جمع کننده ۳ ..... ۱۰۲
- جدول ۵-۱۰ مقایسه ی مدارهای جمع کننده-ضرب کننده ی پیاده سازی شده ..... ۱۰۳
- جدول ۷-۱ پارامترهای اولیه تعیین کننده ی تکنولوژی ..... ۱۲۷
- جدول ۷-۲ مقایسه ی پارامترهای تکنولوژی های پیش گویانه با تکنولوژی های صنعتی ..... ۱۳۰
- جدول ۷-۳ پارامترهای اولیه ی تکنولوژی ..... ۱۳۱

## فصل اوّل: مقدمه

در ۴۰ سال گذشته همزمان با کوچک‌تر شدن، سریع‌تر شدن، و ارزان‌تر شدن تراشه‌های<sup>۱</sup> تولید شده با تکنولوژی ماسفت مکمل<sup>۲</sup> کامپیوترها نیز سریع‌تر شده‌اند. ماسفت مکمل تکنولوژی غالب در ساخت تراشه‌ها برای چندین دهه بوده‌است. از زمان معرفی، ترانزیستورهای تولید شده با این تکنولوژی به صورت نمایی بر طبق قانون مور<sup>۳</sup> کوچکتر شده‌اند. این قانون پیش‌بینی می‌کند که هر ۱۸ ماه تعداد ترانزیستورهای مجتمع شده بر روی یک تراشه دو برابر می‌شود. اگرچه این روند کوچک‌شدن ترانزیستورها سرانجام به محدودیت‌های فیزیکی و ساخت منجر خواهد شد. بر طبق پیش‌بینی ITRS<sup>۴</sup> [۱] حد نهایی کوچک شدن ترانزیستورهای ماسفت مکمل ۵ تا ۱۰ نانومتر برای طول گیت آن‌ها است که دنیای الکترونیک در ۱۵ تا ۲۰ سال آینده به این محدودیت خواهد رسید. در نمودار ۱-۱ مسیر مقیاس کردن تکنولوژی ماسفت مکمل همزمان با مقیاس شدن منبع تغذیه<sup>۵</sup> را مشاهده می‌کنید.

همان‌طور که در نمودار می‌بینید تکنولوژی ۶۵nm تکنولوژی غالب ساخت ترانزیستورهای ماسفت مکمل در سال ۲۰۰۸ (هم اکنون) است. طول گیت مؤثر در این ترانزیستور می‌تواند به حداقل ۲۵nm نیز

---

<sup>۱</sup> Chip


<sup>۲</sup> CMOS

<sup>۳</sup> Moore's Law

<sup>۴</sup> International Technology Roadmap for Semiconductor

<sup>۵</sup> Voltage Supply





شکل ۱-۱ روند کاهش ابعاد تکنولوژی و منبع ولتاژ [۱].

برسد. این ترانزیستور طولی به اندازه‌ی ۱۰۰ اتم دارد. هم اکنون شرکت‌های معتبر ساخت قطعات

الکترونیکی به تولید تراشه‌های ۶۵nm روی آورده‌اند [۲].

الکترونیک دیجیتال شامل سیستم‌های الکترونیکی است که با سیگنال‌های دیجیتال کار می‌کنند. در این سیستم‌ها قوانین جبر بول<sup>۱</sup> برقرار است و از آن‌ها به طور گسترده در ساخت کامپیوترها، تلفن‌های همراه، و محصولات الکترونیکی دیگر استفاده می‌شود. مدارهای محاسباتی که به صورت دیجیتال پیاده‌سازی می‌شوند بلوک‌های اصلی سازنده‌ی سیستم‌های دیجیتال هستند. امروزه تلاش طراحان برای ساخت تراشه‌های دیجیتال که نسبت به مشکلات طراحی‌های مدارهای مقیاس نانو مقاوم هستند و از نظر سرعت و تلف توان بهینه هستند، بسیار چشمگیر شده است. در ادامه چالش‌های طراحی مدارهای دیجیتال را در تکنولوژی‌های در مقیاس نانو بررسی می‌کنیم. سپس به معرفی مدارهای دیجیتال محاسباتی پرسرعت و کم توان خواهیم پرداخت.

<sup>۱</sup> Boolean Algebra

## ۱-۱ چالش‌های طراحی مدارهای دیجیتال در تکنولوژی‌های در مقیاس نانو

با کاهش ابعاد تکنولوژی اثر انحراف مشخصه‌های ترانزیستور از مقادیر نامی آن‌ها (که در مراحل ساخت ممکن است به صورت جزئی به وجود آید و موسوم به تغییرات پروسس<sup>۱</sup> است) بر روی تأخیر و تلف توان مدار بیشتر می‌شود. به عنوان مثال تغییرات ولتاژ آستانه<sup>۲</sup>،  $V_{TH}$ ، اثر زیادی بر روی تأخیر مدار خواهد داشت و این به علت کاهش ولتاژ اوردرایو<sup>۳</sup> ( $V_{DD}-V_{TH}$ ) و افزایش میزان تأثیر  $V_{TH}$  بر روی آن است.

برای جبران‌سازی این تغییرات مدار به صورتی طراحی می‌شود که در بدترین حالت (در اینجا بزرگترین مقدار  $V_{TH}$ ) نیز تأخیر مورد نظر را برآورده سازد و این باعث افزایش انرژی تلف شده در مدار می‌شود. سایز ترانزیستورها و خازن‌های پارازیتی بیشتر از زمانی می‌شود که این تغییرات را در نظر نمی‌گرفتیم. از آنجایی که انرژی دینامیکی مدار متناسب با  $CV_{DD}^2$  است این تغییرات در نهایت به افزایش تلف توان دینامیکی مدارهای در مقیاس نانو منجر می‌شود.

در تکنولوژی‌های در مقیاس نانو تلف توان ناشی از جریان‌های نشتی ترانزیستورها دیگر قابل چشم‌پوشی نیستند. برای کاهش این تلفات تکنیک‌های مختلفی ارائه شده است. تکنیک‌هایی مانند  $MTCMOS$  [۳] برای کاهش این مشکل معرفی شده است که در آن در مسیرهای غیر بحرانی مدار از

<sup>۱</sup> Process Variations

<sup>۲</sup> Threshold Voltage

<sup>۳</sup> Overdrive

<sup>۴</sup> Multi-Threshold CMOS

ترانزیستورهای با ولتاژ آستانه بالا استفاده می‌شود که تلفات نشتی مدار را کاهش دهد، و یا تکنیک <sup>۱</sup>VTCMOS [۴] که با استفاده از بایاس بدنه‌ی ترانزیستورها ولتاژ آستانه آن‌ها را بسته به نیاز سرعت و توان کم و زیاد می‌کنند. از آنجایی که با کوچک‌شدن ابعاد تکنولوژی ضریب بدنه هم کاهش می‌یابد، استفاده از این تکنیک در تکنولوژی‌های نسل آینده کارایی زیادی نخواهد داشت.

می‌بینیم که کاهش ابعاد تکنولوژی گرچه سرعت کار مدارها را افزایش می‌دهد، ولی افزایش تلف توان ناشی از جریان‌های نشتی و توان دینامیکی مشکلی بر سر راه کوچک‌تر شدن این ابعاد است.

مشکل دیگر افزایش تأخیر اتصالات میانی<sup>۲</sup> مدار است. افزایش درصد تأخیر نسبی اتصالات میانی مدار همزمان‌سازی بین قسمت‌های مختلف یک مدار دیجیتال را دشوار می‌کند. با توجه به بالا رفتن سرعت کار مدارهای دیجیتال مدرن در تکنولوژی ۱۰۰nm تأخیر انتشار در طولی از سیم حدود ۲mm موجب پیدایش انحراف<sup>۳</sup> ۲۰٪ در سیگنال ساعت در فرکانس ۱GHz می‌شود. با کاهش ابعاد تکنولوژی و بالا رفتن فرکانس‌های کاری این طول‌ها کوتاه‌تر هم می‌شود. برای همزمان‌سازی بین این اتصالات میانی نیاز به تکنیک‌های ارتباطی جدیدی است که آن‌ها نیز تلف توان و مساحت اشغال‌شده‌ی مدار را افزایش می‌دهند.

[۵].

علاوه بر موارد ذکر شده مسأله‌ی نویز نیز در مدارهای دیجیتال در مقیاس نانو که با سرعت‌های بسیار بالا کار می‌کنند از اهمیت خاصی برخوردار است. نویز القایی در این مدارها به دو دسته‌ی نویزهای

<sup>۱</sup> Variable Threshold CMOS

<sup>۲</sup> Interconnect

<sup>۳</sup> Skew

داخلی و خارجی تقسیم می‌شود. نویزهای داخلی شامل تقسیم بار یک گره بین چند گره به طور ناخواسته، نشتی بار گره‌ها، نویز بدنه، کوپلاژ خازن‌های ذاتی مدار که می‌تواند نویز هم‌شنوایی<sup>۱</sup> و گیت پستی<sup>۲</sup> را شامل شود، نویز نفوذ پالس ساعت<sup>۳</sup> و افت اهمی<sup>۴</sup> هستند [۶]، [۷]. نویزهای خارجی شامل نویز ورودی، نویز شبکه منابع و زمین مدار [۸]، نویز ناشی از تابش ذرات  $\alpha$  [۹] و تابش‌های الکترومغناطیسی مدار هستند [۱۰]. افزایش اثرات این نویزها و کاهش ولتاژ اوردرایو حاشیه‌ی امنیت<sup>۵</sup> طراحی مدارهای دیجیتال را کاهش داده‌است.

## ۱-۲ تکنیک‌های افزایش سرعت در مدارهای دیجیتال محاسباتی

به طور کلی تأخیر عملکرد یک مدار ناشی از زمان گذر سیگنال از سیم‌های رابط و ترانزیستورها و شارژ یا دشارژ شدن خازن‌های ذاتی مدار به ویژه در گره خروجی و نیز در فرکانس‌های بالاتر تأخیر ناشی از خاصیت سلفی عناصر مدار است. معمولاً تأخیر گذر سیگنال از عناصر مداری در مقابل زمان شارژ و دشارژ شدن خازن‌های بزرگ‌تر در ورودی-خروجی و گذرگاه‌ها ناچیز است (اگرچه در تکنولوژی‌های نسل آینده این تأخیر نیز از اهمیت برخوردار می‌شود). پس به طور کلی در تقریب مرتبه یک، تأخیر عملکرد یک مدار ناشی از زمان لازم برای شارژ یا دشارژ شدن خازن‌ها است. طبق رابطه

---

<sup>۱</sup> CrossTalk

<sup>۲</sup> Back Gate

<sup>۳</sup> Clock Feedthrough

<sup>۴</sup> IR Drop

<sup>۵</sup> Noise Margin