

الله أكبر
الله أكبر

دانشکده فنی

گروه مهندسی برق

گرایش الکترونیک

طراحی یک تثبیت کننده ولتاژ با افت کم بر پایه تقویت کننده فیدبک جریان در فناوری CMOS

از:

رسول فتحی پور خرشکی

استاد راهنما:

دکتر علیرضا صابرقاری

شهریور ۱۳۹۱

تقدیم

به

دستان زحمتکش پدر

و

قلب مهربان مادرم

تشکر و قدردانی

قبل از هر کلامی باید از استاد ارجمندم جناب آقای دکتر علیرضا صابرکاری که در تهیه و تکمیل این پایان نامه از حمایت‌های بی دریغ ایشان بهره برده‌ام تشکر و قدردانی نمایم. همچنین از خانواده‌ام که در تمامی مراحل زندگی مشوق و پشتیبانم بوده‌اند سپاسگزارم.

فهرست مطالب

ژ	چکیده فارسی
س	چکیده انگلیسی
۱	فصل اول
۱	مقدمه
۲	۱-۱ واحد مدیریت توان
۳	۱-۱-۱ ساختار کلی تثبیت‌کننده‌های ولتاژ خطی
۴	۲-۱-۱ تثبیت‌کننده‌های ولتاژ با افت کم (LDO)
۴	۲-۱ مشخصه‌های تثبیت‌کننده‌های ولتاژ با افت کم
۴	۱-۲-۱ مشخصه‌های استاتیکی
۵	۲-۲-۱ مشخصه‌های دینامیکی
۶	۳-۲-۱ مشخصه‌های فرکانس بالا
۷	۴-۲-۱ بازده و توان مصرفی
۷	۳-۱ ارتباط بین مشخصه‌ها و ملاحظات مهم در طراحی LDO
۸	۱-۳-۱ ساختار کلی LDO با خازن برون-تراشه‌ای
۱۰	۲-۳-۱ ساختار کلی LDOهای تمام مجتمع
۱۱	۳-۳-۱ محدودیت‌ها و مشکلات موجود
۱۱	۴-۱ ساختار پایان‌نامه
۱۲	فصل دوم
۱۲	مدارهای مد جریان
۱۲	۱-۲ مقدمه
۱۳	۲-۲ تقویت‌کننده‌های جریان پایه
۱۳	۱-۲-۲ آینه جریان
۱۴	۲-۲-۲ بافر جریان

۱۴.....	۳-۲ مدارهای ناقل جریان
۱۴.....	۱-۳-۲ ناقل جریان نسل اول (CCI)
۱۵.....	۲-۳-۲ ناقل جریان نسل دوم (CCII)
۱۷.....	۳-۳-۲ ناقل جریان نسل سوم (CCIII)
۱۸.....	۴-۲ کلاس بندی ناقل جریان بر اساس جریان استراحت
۱۹.....	۵-۲ کاربردهای مدارهای ناقل جریان
۱۹.....	۶-۲ انواع دیگر مدارهای مد جریان
۲۰.....	۷-۲ به کارگیری مدارهای مد جریان در LDO
۲۳.....	فصل سوم
۲۳.....	طراحی LDO با به کارگیری تقویت کننده جریان برای ایجاد مسیر سریع
۲۴.....	۱-۳ مقدمه
۲۴.....	۲-۳ مروری بر کارهای گذشته
۲۹.....	۳-۳ مسیر سریع و شبکه جداکننده قطبها
۳۰.....	۱-۳-۳ به کارگیری بافر جریان برای پیاده سازی مسیر سریع
۳۳.....	۲-۳-۳ ضرب کننده های خازنی در فناوری CMOS
۳۴.....	۱-۲-۳-۳ ضرب کننده های خازنی در مد ولتاژ
۳۵.....	۲-۲-۳-۳ ضرب کننده های خازنی در مد جریان
۳۶.....	۳-۲-۳-۳ ضرب کننده های خازنی در مد جریان ارتقاء یافته
۳۸.....	۳-۳-۳ پیاده سازی مسیر سریع به عنوان یک طبقه بیرونی
۳۹.....	۴-۳ مدار LDO پیشنهادی
۳۹.....	۱-۴-۳ تحلیل AC
۴۱.....	۲-۴-۳ مقایسه رفتار دینامیکی
۴۴.....	فصل چهارم
۴۴.....	طراحی LDO بر پایه تقویت کننده مد جریان به عنوان تقویت کننده خطا
۴۵.....	۱-۴ مقدمه

۴۵	افزایش نرخ چرخش گره گیت ترانزیستور عبوری
۴۶	تکنیک‌های مؤثر در افزایش نرخ چرخش
۴۷	۱-۳-۴ به کارگیری تکنیک LCMFB
۴۸	۲-۳-۴ استفاده از تقویت‌کننده کلاس AB
۴۹	۱-۲-۳-۴ تقویت‌کننده کلاس AB در مد ولتاژ
۵۰	۲-۲-۳-۴ تقویت‌کننده کلاس AB در مد جریان
۵۱	۳-۴ تقویت‌کننده ترانسانایی مد جریان پیشنهادی
۵۳	۴-۴ مدار LDO پیشنهادی
۵۴	۱-۴-۴ تحلیل AC
۵۶	فصل پنجم
۵۶	نتایج شبیه‌سازی
۵۷	۱-۵ مقدمه
۵۷	۲-۵ مدار LDO معرفی شده در فصل ۳
۵۷	۱-۲-۵ مشخصه‌های استاتیکی
۵۹	۲-۲-۵ تحلیل AC
۶۲	۳-۲-۵ مشخصه‌های دینامیکی
۶۴	۴-۲-۵ مشخصه‌های فرکانس بالا
۶۴	۵-۲-۵ بازده و جریان خاموشی
۶۶	۶-۲-۵ خلاصه نتایج
۶۶	۳-۵ مدار LDO معرفی شده در فصل ۴
۶۷	۱-۳-۵ نتایج شبیه‌سازی با HSPICE
۶۷	۱-۱-۳-۵ مشخصه‌های استاتیکی
۶۹	۲-۱-۳-۵ تحلیل AC
۷۱	۳-۱-۳-۵ مشخصه‌های دینامیکی
۷۳	۴-۱-۳-۵ مشخصه‌های فرکانس بالا

۷۴.....	۵-۱-۳-۵ بارده و جریان خاموشی
۷۶.....	۵-۱-۳-۶ خلاصه نتایج
۷۶.....	۵-۳-۲ نتایج شبیه‌سازی با CADENCE
۷۶.....	۵-۳-۲-۱ نتایج شبیه‌سازی
۸۰.....	۵-۳-۲-۲ Layout ترسیم
۸۱.....	۵-۴ مقایسه نتایج
۸۲.....	فصل ششم.....
۸۲.....	نتیجه‌گیری و کارهای آینده
۸۳.....	۶-۱ نتیجه‌گیری
۸۳.....	۶-۲ کارهای آینده
۸۴.....	مراجع

فهرست جدول‌ها

جدول ۱-۳ مقایسه نتایج	۴۳
جدول ۱-۵ ابعاد ترانزیستورهای LDO شکل ۳-۲۳.....	۵۷
جدول ۲-۵ خلاصه نتایج شبیه‌سازی LDO شکل ۳-۲۳.....	۶۶
جدول ۳-۵ ابعاد ترانزیستورهای LDO شکل ۴-۱۰.....	۶۷
جدول ۴-۵ خلاصه نتایج شبیه‌سازی LDO شکل ۴-۱۰.....	۷۶
جدول ۵-۵ مقایسه نتایج	۸۱

فهرست شکل‌ها

- شکل ۱-۱ مبدل‌های dc-dc ۲
- شکل ۲-۱ ساختار کلی تثبیت‌کننده‌های ولتاژ خطی ۳
- شکل ۳-۱ ساختار یک LDO ۴
- شکل ۴-۱ ارتباط پارامترها در رگولاسیون بار ۵
- شکل ۵-۱ یک مدار مرجع Band-gap با ضریب حرارتی صفر در فناوری CMOS ۶
- شکل ۶-۱ ساختار متداول یک LDO با خازن برون-تراشه‌ای ۸
- شکل ۷-۱ نمودار تقریبی تابع تبدیل حلقه-باز LDO با خازن برون تراشه‌ای ۸
- شکل ۸-۱ پاسخ گذرای بار ۹
- شکل ۹-۱ مدار معادل یک LDO تمام مجتمع جریان‌سازی نشده ۱۰
- شکل ۱-۲ یک مدار آینه جریان ۱۳
- شکل ۲-۲ تقویت‌کننده‌های ناوارونساز ۱۴
- شکل ۳-۲ بلوک ناقل جریان نسل اول ۱۵
- شکل ۴-۲ مدار ناقل جریان نسل اول ۱۵
- شکل ۵-۲ بلوک ناقل جریان نسل دوم مثبت ۱۶
- شکل ۶-۲ یک ناقل جریان نسل دوم مثبت ۱۶
- شکل ۷-۲ بلوک ناقل جریان نسل سوم ۱۷
- شکل ۸-۲ یک ناقل جریان نسل سوم در فناوری CMOS ۱۷
- شکل ۹-۲ ناقل‌های جریان کلاس A ۱۸
- شکل ۱۰-۲ ناقل‌های جریان کلاس AB ۱۹
- شکل ۱۱-۲ ساختمان کلی یک CFA ۲۰
- شکل ۱۲-۲ استفاده از CFA به‌عنوان بافر در مدار LDO ۲۰
- شکل ۱۳-۲ پاسخ گذرای بار در LDO معرفی شده در [۳۴] ۲۱
- شکل ۱۴-۲ ساختمان کلی LDO معرفی شده در [۴] ۲۲
- شکل ۱-۳ ساختار LDO معرفی شده در [۳۵] ۲۴

- شکل ۳-۲ پاسخ فرکانسی LDO معرفی شده در [۳۵] با خازن بیرونی ۲۵
- شکل ۳-۳ پاسخ فرکانسی LDO معرفی شده در [۳۵] بدون خازن بیرونی ۲۵
- شکل ۳-۴ مدار LDO معرفی شده در [۳۷] ۲۶
- شکل ۳-۵ مدار LDO معرفی شده در [۳۸] ۲۷
- شکل ۳-۶ ساختار کلی LDO معرفی شده در [۲۰] ۲۷
- شکل ۳-۷ مدار LDO معرفی شده در [۲۰] ۲۸
- شکل ۳-۸ ساختار کلی LDOهای بر پایه‌ی FVF ۲۹
- شکل ۳-۹ پیاده‌سازی مسیر سریع با قرار دادن در مدار LDO ۲۹
- شکل ۳-۱۰ مدار معادل سیگنال کوچک LDO با بافر جریان ۳۰
- شکل ۳-۱۱ پیاده‌سازی بافر جریان با استفاده از یک طبقه گیت-مشترک در مدار LDO ۳۱
- شکل ۳-۱۲ جاسازی بافر جریان در تقویت‌کننده خطا ۳۲
- شکل ۳-۱۳ پاسخ فرکانسی حلقه-باز LDO با بافر جریان جاسازی شده در تقویت‌کننده خطا ۳۲
- شکل ۳-۱۴ پاسخ گذرای ولتاژ خروجی به ازای تغییر جریان خروجی ۳۳
- شکل ۳-۱۵ ضرب‌کننده خازنی بر مبنای VCVS (مد ولتاژ) ۳۳
- شکل ۳-۱۶ ضرب‌کننده خازنی بر مبنای CCCS (مد جریان) ۳۴
- شکل ۳-۱۷ یک ضرب‌کننده خازنی در مد ولتاژ ۳۵
- شکل ۳-۱۸ یک ضرب‌کننده خازنی در مد جریان ۳۵
- شکل ۳-۱۹ ضرب‌کننده خازنی بر مبنای CCII ۳۶
- شکل ۳-۲۰ ساختار کلی ضرب‌کننده‌های خازنی مد جریان ارتقاء یافته ۳۶
- شکل ۳-۲۱ ضرب‌کننده خازنی بر پایه تقویت‌کننده جریان ۳۷
- شکل ۳-۲۲ پاسخ فرکانسی مدار ضرب‌کننده خازنی بر پایه تقویت‌کننده جریان ۳۸
- شکل ۳-۲۳ مدار LDO پیشنهادی ۳۹
- شکل ۳-۲۴ مدار معادل سیگنال کوچک LDO پیشنهادی ۳۹
- شکل ۳-۲۵ پاسخ فرکانسی حلقه-باز LDO پیشنهادی ۴۱
- شکل ۳-۲۶ شکل موج‌های ولتاژ خروجی به ازای تغییرات جریان بار ۴۲
- شکل ۴-۱ مدار LDO معرفی شده در [۴۸] ۴۶

- شکل ۲-۴ تقویت کننده کلاس A مد ولتاژ ۴۶
- شکل ۳-۴ به کارگیری تکنیک LCMFB در یک تقویت کننده کلاس A ۴۷
- شکل ۴-۴ مشخصه انتقالی تقویت کننده شکل ۳-۴ ۴۸
- شکل ۵-۴ تقویت کننده ترانسانایی کلاس AB در مد ولتاژ ۴۹
- شکل ۶-۴ تقویت کننده ترانسانایی کلاس AB معرفی شده در [۴۸] ۵۰
- شکل ۷-۴ تقویت کننده ترانسانایی در مد جریان پیشنهادی ۵۱
- شکل ۸-۴ مشخصه انتقالی تقویت کننده ها ۵۲
- شکل ۹-۴ پاسخ گذرای تقویت کننده ها ۵۲
- شکل ۱۰-۴ مدار LDO پیشنهادی ۵۳
- شکل ۱۱-۴ مدار معادل سیگنال کوچک LDO پیشنهادی ۵۴
- شکل ۱۲-۴ دیاگرام تقریبی تابع تبدیل حلقه باز LDO پیشنهادی ۵۵
- شکل ۱-۵ رگولاسیون بار LDO شکل ۳-۳ به ازای $V_{in} = 2,2/5 V$ ۵۸
- شکل ۲-۵ رگولاسیون خط LDO شکل ۳-۳ به ازای مقادیر مختلف جریان بار ۵۸
- شکل ۳-۵ تغییر ولتاژ خروجی به ازای تغییر دما در LDO شکل ۳-۳ ۵۹
- شکل ۴-۵ اثر تغییر پروسه ساخت بر پاسخ فرکانسی LDO شکل ۳-۳ به ازای $I_{out} = 0$ ۵۹
- شکل ۵-۵ اثر تغییر پروسه ساخت بر پاسخ فرکانسی LDO شکل ۳-۳ به ازای $I_{out} = 1 \text{ mA}$ ۶۰
- شکل ۶-۵ اثر تغییر پروسه ساخت بر پاسخ فرکانسی LDO شکل ۳-۳ به ازای $I_{out} = 100 \text{ mA}$ ۶۰
- شکل ۷-۵ اثر تغییر R_b بر پاسخ فرکانسی LDO شکل ۳-۳ به ازای $I_{out} = 1 \text{ mA}$ ۶۱
- شکل ۸-۵ اثر تغییر C_b بر پاسخ فرکانسی LDO شکل ۳-۳ به ازای $I_{out} = 1 \text{ mA}$ ۶۱
- شکل ۹-۵ پاسخ گذرای LDO شکل ۳-۳ به تغییرات جریان بار ۶۲
- شکل ۱۰-۵ پاسخ گذرای LDO شکل ۳-۳ به تغییرات ولتاژ خط به ازای $I_{out} = 1 \text{ mA}$ ۶۳
- شکل ۱۱-۵ پاسخ گذرای LDO شکل ۳-۳ به تغییرات ولتاژ خط به ازای $I_{out} = 100 \text{ mA}$ ۶۳
- شکل ۱۲-۵ میزان PSR مدار LDO شکل ۳-۳ به ازای جریان های متفاوت خروجی ۶۴
- شکل ۱۳-۵ نمودار بازده در LDO شکل ۳-۳ ۶۴
- شکل ۱۴-۵ نمودار بازده جریانی در LDO شکل ۳-۳ ۶۵

- شکل ۵-۱۵ تغییرات جریان خاموشی به ازای تغییر جریان بار و ولتاژ ورودی در LDO شکل ۳-۲۳ ۶۵
- شکل ۵-۱۶ رگولاسیون بار LDO شکل ۴-۱۰ به ازای $V_{in} = 1/5, 1/2 V$ ۶۷
- شکل ۵-۱۷ رگولاسیون خط LDO شکل ۴-۱۰ به ازای مقادیر مختلف جریان بار ۶۸
- شکل ۵-۱۸ تغییر ولتاژ خروجی به ازای تغییر دما در LDO شکل ۴-۱۰ ۶۸
- شکل ۵-۱۹ پاسخ AC حلقه باز LDO شکل ۴-۱۰ ۶۹
- شکل ۵-۲۰ نمودار تغییرات حاشیه فاز به ازای مقادیر مختلف جریان بار و خازن خروجی ۶۹
- شکل ۵-۲۱ اثر تغییرات فرایند ساخت بر روی حاشیه فاز ۷۰
- شکل ۵-۲۲ اثر تغییر مقاومت‌های $R_{1,2}$ بر روی حاشیه فاز ۷۰
- شکل ۵-۲۳ پاسخ گذرای LDO شکل ۴-۱۰ به تغییرات جریان بار ۷۱
- شکل ۵-۲۴ پاسخ گذرای LDO شکل ۴-۱۰ به تغییرات جریان بار به ازای $C_{out} = 50 \text{ pF}$ ۷۱
- شکل ۵-۲۵ پاسخ گذرای خط LDO شکل ۴-۱۰ به ازای $I_{out} = 10 \mu A$ ۷۲
- شکل ۵-۲۶ پاسخ گذرای خط LDO شکل ۴-۱۰ به ازای $C_{out} = 50 \text{ pF}$ و $I_{out} = 1 \text{ mA}$ ۷۲
- شکل ۵-۲۷ میزان PSR مدار LDO شکل ۴-۱۰ به ازای $I_{out} = 100 \text{ mA}$ ، $I_{out} = 0$ ۷۳
- شکل ۵-۲۸ میزان PSR مدار LDO شکل ۴-۱۰ به ازای $C_{out} = 50 \text{ pF}$ و $I_{out} = 1 \text{ mA}$ ۷۳
- شکل ۵-۲۹ تغییرات جریان خاموشی به ازای تغییر جریان بار و ولتاژ ورودی در LDO شکل ۴-۱۰ ۷۴
- شکل ۵-۳۰ نمودار بازده در LDO شکل ۴-۱۰ ۷۴
- شکل ۵-۳۱ نمودار بازده جریانی در LDO شکل ۴-۱۰ ۷۴
- شکل ۵-۳۲ نمودار بازده جریانی مدارهای LDO شکل‌های ۳-۲۳ و ۴-۱۰ به ازای جریان بار کوچکتر از $100 \mu A$ ۷۵
- شکل ۵-۳۳ مدار ترسیم شده‌ی LDO شکل ۴-۱۰ در محیط شماتیک ۷۷
- شکل ۵-۳۴ بلوک معادل LDO شکل ۴-۱۰ در محیط شماتیک ۷۷
- شکل ۵-۳۵ رگولاسیون بار LDO شکل ۴-۱۰ به ازای $V_{in} = 1/2 V$ ۷۸
- شکل ۵-۳۶ رگولاسیون خط LDO شکل ۴-۱۰ به ازای $I_{out} = 0$ ۷۸
- شکل ۵-۳۷ پاسخ گذرای بار LDO شکل ۴-۱۰ به ازای $C_{out} = 100 \text{ pF}$ ۷۹
- شکل ۵-۳۸ پاسخ گذرای خط LDO شکل ۴-۱۰ به ازای $C_{out} = 100 \text{ pF}$ و $I_{out} = 10 \mu A$ ۷۹
- شکل ۵-۳۹ نمای Layout ۸۰

فهرست علائم اختصاری

CMOS : Complementary Metal–Oxide–Semiconductor
CC : Current Conveyor
CCI : First Generation Current Conveyor
CCII : Second Generation Current Conveyor
CCIII: Third Generation Current Conveyor
CDTA : Current Differential Transconductance Amplifier
CFA : Current Feedback Amplifier
COA : Current Operational Amplifier
CTA : Current mode Transconductance Amplifier
 C_{ox} : Thin oxide capacitance per unit
ESR : Electro-Static Resistance
FOM : Figure Of Merit
FVF : Flipped Voltage Follower
GBW : Gain-bandwidth product
gm : Gate transconductance
 γ : Bulk threshold parameter
L : Channel length
LCMFB : Local Common Mode Feedback
LDO : Low Dropout Regulator
 λ : Channel length modulation parameter
 μ : Mobility of carrier
NMOS : N-channel Metal Oxide Semiconductor
OTA : Operational Transconductance Amplifier
PDA : Personal Digital Assistant
PMOS : P-channel Metal Oxide Semiconductor
PSRR : Power Supply Rejection Ratio
SR : Slew Rate
TSMC : Taiwan Semiconductor Manufacture Company
VOA : Voltage-mode Operational Amplifier

طراحی یک تثبیت کننده ولتاژ با افت کم بر پایه تقویت کننده فیدبک جریان در فناوری CMOS

رسول فتحی پور خرسکی

تثبیت کننده های ولتاژ با افت کم (LDO) یکی از بلوک های اصلی واحد مدیریت توان به شمار می روند. یک واحد مدیریت توان پیشرفته برای کاربردهای درون-تراشه ای به تعدادی تثبیت کننده ولتاژ به منظور راه اندازی المان ها و بلوک های عملیاتی نیاز دارد. تثبیت کننده های ولتاژ اغلب برای ایجاد یک ولتاژ ثابت و کم نویز به منظور تغذیه مدارهای آنالوگ به کار می روند. این ولتاژ باید در مقابل تغییرات جریان بار و ولتاژ خط پایدار باشد. در مقایسه با تثبیت کننده های خطی متداول، LDOها به سبب بازده بالایشان انتخاب مناسبی هستند. اکثر ساختارهای متداول LDO برای پایداری و کاهش ریپل ولتاژ خروجی از یک خازن بیرونی بزرگ در حدود چند میکرو فاراد استفاده می کنند. خازن های بیرونی تعداد پین های اتصال IC را افزایش می دهند و مانع از پیاده سازی مدار به صورت تمام مجتمع می شوند. بنابراین به منظور مجتمع سازی کامل مدار حذف خازن بیرونی ضروری است. اما این کار سبب افزایش میزان انحراف ولتاژ خروجی (ΔV_{out}) در پاسخ گذرا، هنگام تغییرات آنی جریان بار می شود. پاسخ گذرای LDO تا حد زیادی متأثر از نرخ چرخش گره گیت ترانزیستور عبوری (SR_G) است. در صورتی که SR_G خیلی کندتر از حاصل ضرب بهره-پهنای باند مدار باشد، ضربه های گذرا در ولتاژ خروجی به هنگام تغییرات سریع بار ظاهر می شود. اکثر مدارهای LDO از یک تقویت کننده عملیاتی مد ولتاژ به عنوان تقویت کننده خطا برای کنترل ترانزیستور عبوری استفاده می کنند. در حالی که تقویت کننده های مد ولتاژ اغلب از حاصل ضرب بهره-پهنای باند ثابت و نرخ چرخش محدود رنج می برند. ایده اصلی این پایان نامه به کارگیری تقویت کننده مد جریان به منظور ارتقاء نرخ چرخش گره گیت ترانزیستور عبوری است. به همین منظور در این پایان نامه دو تثبیت کننده ولتاژ پیشنهاد شده است. در ابتدا یک LDO تمام مجتمع CMOS معرفی می شود که در آن به منظور ارتقاء عملکرد دینامیکی از یک تقویت کننده جریان جاسازی شده در تقویت کننده خطا برای ایجاد یک مسیر سریع بین گره خروجی و گره گیت ترانزیستور عبوری استفاده شده است. این مسیر با تولید جریان کافی سبب سرعت بخشیدن به کنترل ترانزیستور عبوری می شود. مدار LDO پیشنهادی به کمک HSPICE در تکنولوژی $0.18 \mu\text{m}$ قابلیت جریان دهی به محدوده وسیعی از بار بین 0 تا 100 mA را به ازای جریان خاموشی $22 \mu\text{A}$ دارد. در ادامه یک LDO بدون نیاز به خازن بیرونی CMOS بر مبنای تقویت کننده ترانسانایی مد جریان (CTA) به عنوان تقویت کننده خطا معرفی می شود. به کارگیری تکنیک فیدبک مد مشترک محلی (LCMFB) در CTA پیشنهادی سبب افزایش نرخ چرخش گره گیت ترانزیستور عبوری شده است. در نتیجه این LDO پاسخ گذرای مناسبی حتی به ازای جریان خاموشی کم دارد. مدار LDO پیشنهادی به کمک HSPICE در تکنولوژی $0.18 \mu\text{m}$ CMOS برای جریان دهی به بارهای 0 تا 100 mA طراحی و شبیه سازی شده در حالی که جریان خاموشی آن فقط $3.7 \mu\text{A}$ است. بهینه سازی توان مصرفی در کنار ΔV_{out} متعادل، سبب دستیابی به عدد شایستگی (FOM) با مقدار بسیار مناسب $9/25 \text{ fs}$ شده است.

کلید واژه : تثبیت کننده های ولتاژ با افت کم، مسیر سریع، تقویت کننده ترانسانایی مد جریان، تکنیک LCMFB.

Abstract

Design of a CMOS Low-Dropout Regulator Based on Current Mode Feedback Error Amplifier

Rasoul Fathipour

Low-dropout regulator (LDO) is an essential block in power management unit. A modern power management unit for on-chip applications needs many voltage regulators to drive components and functional blocks. Voltage regulators are often used for creating a constant and low noise voltage to supply analog circuits. This voltage must be stable against line and load variations. In comparison to conventional linear regulators, LDOs are ideal choice because of their high efficiency. Most of conventional LDOs use a large off-chip capacitor in the range of microfarad for stability requirements and decrease output voltage ripple. This large external capacitor increases the IC pin count and prevents full on-chip implementation. So, it is necessary to eliminate the discrete capacitor in order to be able to fully integrate the circuit. However, doing so will increase the output voltage deviations (ΔV_{out}) in the transient response when a sudden change occurs in the load current. The transient response of LDO is affected by slew rate at the gate of pass transistor (SR_G); if the SR_G is much slower than the gain-bandwidth product, transient voltage spikes appear at the output voltage node during fast load transient. Most of LDO circuits use a voltage-mode operational amplifier as error amplifier to control the pass transistor, while voltage-mode amplifiers suffer from fixed gain-bandwidth product and limited slew rate. The main idea of this thesis is using a current-mode amplifier to enhance the slew rate at the gate of pass transistor. For this purpose, two LDO circuits are proposed. First, a fully integrated CMOS LDO for on-chip applications is introduced in which a current-mode amplifier-based capacitor multiplier is embedded into the error amplifier to enhance the dynamic performance of the regulator and provide a fast path between the output node and the gate of pass transistor. The proposed LDO topology is designed and simulated by HSPICE in 0.35 μm CMOS process and provides a 1.8 V output voltage to supply the load current between 0-100 mA with 22 μA quiescent current. Finally, a CMOS output-capacitorless LDO based on a high slew rate current-mode transconductance amplifier (CTA) as error amplifier is introduced. Using local common-mode feedback (LCMFB) technique in the proposed CTA, results in enhancing the slew rate at the gate of pass transistor. This improves the LDO load transient characteristic even at low quiescent current. The proposed LDO topology has been designed and simulated by HSPICE in a 0.18 μm CMOS process to supply the load current between 0-100 mA while the quiescent current of this LDO is only 3.7 μA . Optimizing the power consumption and output voltage deviations causes to achieve a very suitable figure of merit (FOM) equal to 9.25 fs.

Keywords: Low-Dropout Regulators (LDOs), Fast Path, Current-Mode Transconductance Amplifier (CTA), Local Common-Mode Feedback (LCMFB).

فصل اول

مقدمه


امروزه وسایل قابل حمل در همه جای محیط پیرامون ما دیده می‌شوند. بسیاری از لوازمی که در دهه‌های گذشته فضای زیادی را اشغال می‌کردند، اکنون با کاهش ابعاد و توان مصرفی، قابلیت استفاده از منابع تغذیه شارژ مجدد را پیدا کرده‌اند و به صورت قابل حمل در آمده‌اند. انواع رایانه‌های همراه، پخش‌کننده‌های صوتی و تصویری و ... نمونه‌هایی از این لوازم هستند.

با افزایش روز افزون فناوری بی‌سیم و به‌کارگیری این سیستم‌ها برای انتقال اطلاعات، نیاز به سیستم‌های تغذیه باتری-محور بیش از پیش احساس می‌شود. منابع تغذیه باتری-محور بطور وسیع در کامپیوترها، ارتباطات راه دور، تجهیزات هوافضایی، نظامی و پزشکی به کار می‌روند [۱]، [۲]. اما داشتن یک ولتاژ خروجی مطمئن در منابع تغذیه باتری-محور امری بسیار ضروری است. این ولتاژ باید در برابر تغییرات باتری مقاوم بوده و قابلیت جریان دهی به محدوده وسیعی از بار را داشته باشد. از این رو به‌کارگیری یک واحد مدیریت توان به منظور کنترل ولتاژ خروجی منبع تغذیه و حذف تغییرات ناگهانی امری اجتناب ناپذیر است [۳].

۱-۱ واحد مدیریت توان

تمامی وسایل الکترونیکی برای کارکردن نیاز به منبع تغذیه دارند. در وسایل قابل حمل این منبع تغذیه یک باتری است. مدیریت توان در کاربردها و لوازم الکترونیک بر مبنای باتری از اهمیت زیادی برخوردار است. مصرف کم و مدیریت بهینه توان برای لوازم الکترونیک قابل حمل نظیر تلفن‌های همراه و PDAها به منظور کاهش جریان و توان حالت سکون و افزایش عمر باتری یک امر ضروری است [۴].

به منظور تنظیم و کنترل سطح ولتاژ خروجی در واحد مدیریت توان از دو دسته کلی تثبیت‌کننده‌های مد سوئیچینگ و تثبیت‌کننده‌های ولتاژ خطی استفاده می‌شود. تثبیت‌کننده‌های مد سوئیچینگ به سه دسته مبدل‌های dc-dc مدولاسیون عرض پالس (PWM)، مبدل‌های dc-dc رزنانس و تثبیت‌کننده‌های ولتاژ خازنی سوئیچ شده تقسیم بندی می‌شوند. تثبیت‌کننده‌های PWM کوچک، سبک و دارای بازده بالا هستند. این مبدل‌ها، بلوک مهمی در کاهش توان مصرفی دستگاه‌های الکترونیکی است [۵]. مبدل‌های dc-dc شامل مبدل Buck و مبدل Boost هستند که در شکل ۱-۱ نشان داده شده است. ولتاژ خروجی در مبدل Buck کمتر از ولتاژ ورودی است [۶]، [۷] و در مبدل Boost بیشتر از ولتاژ ورودی است [۸]، [۹].




شکل ۱-۱ مبدل‌های dc-dc (الف) مبدل Boost (ب) مبدل Buck

تثبیت‌کننده‌های خطی شامل توپولوژی‌های سری و موازی می‌باشند. تثبیت‌کننده‌های خطی ولتاژ به عنوان یکی از اجزا اصلی در هر واحد مدیریت شناخته می‌شوند. که می‌توانند هم به تنهایی به کار روند و هم به دلیل فراهم آوردن ولتاژ ثابت کم‌نویز به عنوان پسا-رگولاتور بعد از مبدل‌های سوئیچینگ مورد استفاده قرار گیرند [۴]. یک واحد مدیریت توان پیشرفته برای کاربردهای درون-تراشه‌ای نیازمند تعداد زیادی تثبیت‌کننده ولتاژ به منظور راه‌اندازی المان‌ها و بلوک‌های عملیاتی مختلف است [۱۰]. وظیفه اصلی این مدارها ایجاد یک ولتاژ ثابت و داشتن قابلیت جریان‌دهی به رنج وسیعی از بار است. اما داشتن پاسخ گذرای مناسب در برابر تغییرات آنی جریان بار و یا ولتاژ خط همواره باید مد نظر قرار گیرد. قابلیت مجتمع‌سازی کامل و اشغال سطح کمی از تراشه از دیگر پارامترهای مهم در طراحی این مدارها است. معمولاً مدارهای تثبیت‌کننده خطی را می‌توان به طور کامل مجتمع کرد و آن‌ها را در کاربردهای کم ولتاژ و کم توان مورد استفاده قرار داد.

۱-۱-۱ ساختار کلی تثبیت‌کننده‌های ولتاژ خطی


تثبیت‌کننده‌های ولتاژ خطی اغلب از بازده پایین رنج می‌برند. بازده رابطه معکوس با افت ولتاژ روی المان عبوری دارد. تثبیت‌کننده‌های خطی معمولاً بعد از تثبیت‌کننده‌های سوئیچینگ که دارای بازده بالا هستند، قرار می‌گیرند. بنابراین به منظور حفظ بازده سیستم، باید افت ولتاژ روی المان عبوری در تثبیت‌کننده‌های خطی کاهش یابد [۱۱]. از این رو تثبیت‌کننده‌های ولتاژ با افت کم (LDO) محبوبیت فراوانی دارند [۱۲]. شکل ۱-۲ ساختار کلی تثبیت‌کننده‌های ولتاژ خطی کلاسیک و LDO را نشان می‌دهد. همانطور که مشاهده می‌شود، در ساختمان LDO ترانزیستور عبوری با قرار گرفتن در آرایش سورس-مشترک امکان حداقل شدن اختلاف بین ولتاژ خط (V_{in}) و ولتاژ خروجی (V_{out}) را فراهم آورده است.



شکل ۱-۲ ساختار کلی تثبیت‌کننده‌های ولتاژ خطی (الف) کلاسیک (ب) LDO

۲-۱-۱ تثبیت‌کننده‌های ولتاژ با افت کم (LDO)

شکل ۳-۱ ساختار متداول یک LDO را نشان می‌دهد که از یک تقویت‌کننده خطا به منظور تشخیص خطا بین ولتاژهای خروجی و مرجع، یک ترانزیستور عبوری (M_p) به منظور جریان‌دهی مناسب به بار که توسط تقویت‌کننده خطا کنترل می‌شود، شبکه فیدبک (R_{F1} و R_{F2}) و خازن خروجی تشکیل شده است. به منظور تولید ولتاژ مرجع معمولاً از یک مدار Band-gap استفاده می‌شود.



شکل ۳-۱ ساختار یک LDO

۲-۱-۲ مشخصه‌های تثبیت‌کننده‌های ولتاژ با افت کم

مشخصه‌های LDO، پارامترهایی هستند که رفتار LDO را به ازای قرارگرفتن در شرایط مختلف توصیف می‌کنند. این مشخصه‌ها به چهار دسته کلی مشخصه‌های استاتیکی، مشخصه‌های دینامیکی، مشخصه‌های فرکانس بالا، بازده و توان مصرفی تقسیم می‌شوند. در ادامه با این مشخصه‌ها بیشتر آشنا خواهید شد.

۱-۲-۱ مشخصه‌های استاتیکی

مشخصه‌های استاتیکی LDO به پارامترهایی گفته می‌شود که رفتار حالت دائمی مدار را در برابر تغییرات نقطه به نقطه (و نه زمانی) توصیف می‌کنند. از جمله این مشخصه‌ها عبارتند از: رگولاسیون بار، رگولاسیون خط و ضریب حرارتی. رگولاسیون‌های بار و خط معمولاً به صورت میزان انحراف ولتاژ خروجی در حالت دائمی به ازای تغییرات اعمالی در جریان بار و ولتاژ خط تعریف می‌شوند. انحراف ناشی از تغییر ولتاژ خط یا همان رگولاسیون خط برابر است با [۱۱]:

$$\frac{\Delta V_{out}}{\Delta V_{in}} \approx \frac{g_{mp} r_{op}}{A\beta} + \frac{1}{\beta} \left(\frac{\Delta V_{ref}}{\Delta V_{in}} \right) \quad (1-1)$$

رگولاسیون خط به ترانسامپلی ترانزیستور عبوری (g_{mp})، مقاومت خروجی ترانزیستور عبوری (r_{op})، بهره حلقه ($A\beta$) و بهره شبکه فیدبک (β) بستگی دارد.