



دانشکده فنی

گروه مهندسی برق

گرایش الکترونیک

طراحی یک تثبیت‌کننده ولتاژ با افت کم بر پایه تقویت‌کننده فیدبک جریان در فناوری CMOS

از:

رسول فتحی‌پور خرشکی

استاد راهنما:

دکتر علیرضا صابرکاری

شهریور ۱۳۹۱

تقدیم

به

دستان زحمتکش پدر

و

قلب مهربان مادرم

ب

تشکر و قدردانی

قبل از هر کلامی باید از استاد ارجمند جناب آقای دکتر علیرضا صابرکاری که در تهیه و تکمیل این پایان‌نامه از حمایت‌های بی‌دریغ ایشان بهره برده‌ام تشکر و قدردانی نمایم. همچنین از خانواده‌ام که در تمامی مراحل زندگی مشوق و پشتیبانم بوده‌اند

سپاسگزارم.

فهرست مطالب

.....	چکیده فارسی
.....	چکیده انگلیسی
۱.....	فصل اول
۱.....	مقدمه
۲.....	۱- واحد مدیریت توان
۳.....	۱-۱-۱ ساختار کلی ثبیت‌کننده‌های ولتاژ خطی
۴.....	۲-۱-۱ ثبیت‌کننده‌های ولتاژ با افت کم (LDO)
۴.....	۲-۱ مشخصه‌های ثبیت‌کننده‌های ولتاژ با افت کم
۴.....	۱-۲-۱ مشخصه‌های استاتیکی
۵.....	۲-۲-۱ مشخصه‌های دینامیکی
۶.....	۳-۲-۱ مشخصه‌های فرکانس بالا
۷.....	۴-۲-۱ بازده و توان مصرفی
۷.....	۱-۳ ارتباط بین مشخصه‌ها و ملاحظات مهم در طراحی LDO
۸.....	۱-۳-۱ ساختار کلی LDO با خازن برون-تراسه‌ای
۱۰.....	۲-۳-۱ ساختار کلی LDO های تمام مجتمع
۱۱.....	۳-۳-۱ محدودیت‌ها و مشکلات موجود
۱۱.....	۴- ساختار پایان نامه
۱۲.....	فصل دوم
۱۲.....	مدارهای مد جریان
۱۲.....	۱-۲ مقدمه
۱۳.....	۲-۲ تقویت‌کننده‌های جریان پایه
۱۳.....	۱-۲-۲ آینه جریان
۱۴.....	۲-۲-۲ بافر جریان

۱۴.....	۳-۲ مدارهای ناقل جریان.....
۱۴.....	۱-۳-۲ ناقل جریان نسل اول (CCI).....
۱۵.....	۲-۳-۲ ناقل جریان نسل دوم (CCII).....
۱۷.....	۳-۳-۲ ناقل جریان نسل سوم (CCIII).....
۱۸.....	۴-۲ کلاس بندی ناقل جریان بر اساس جریان استراحت.....
۱۹.....	۵-۲ کاربردهای مدارهای ناقل جریان.....
۱۹.....	۶-۲ انواع دیگر مدارهای مد جریان.....
۲۰.....	۷-۲ به کارگیری مدارهای مد جریان در LDO.....
۲۳.....	فصل سوم.....
۲۳.....	طراحی LDO با به کارگیری تقویت کننده جریان برای ایجاد مسیر سریع
۲۴.....	۱-۳ مقدمه.....
۲۴.....	۲-۳ مروری بر کارهای گذشته.....
۲۹.....	۳-۳ مسیر سریع و شبکه جدا کننده قطبها.....
۳۰.....	۱-۳-۳ به کارگیری بافر جریان برای پیاده سازی مسیر سریع.....
۳۳.....	۲-۳-۳ ضرب کننده های خازنی در فناوری CMOS.....
۳۴.....	۱-۲-۳-۳ ضرب کننده های خازنی در مد ولتاژ.....
۳۵.....	۲-۲-۳-۳ ضرب کننده های خازنی در مد جریان.....
۳۶.....	۳-۲-۳-۳ ضرب کننده های خازنی در مد جریان ارتقاء یافته.....
۳۸.....	۳-۳-۳ پیاده سازی مسیر سریع به عنوان یک طبقه بیرونی.....
۳۹.....	۴-۳ مدار LDO پیشنهادی.....
۳۹.....	۱-۴-۳ تحلیل AC.....
۴۱.....	۲-۴-۳ مقایسه رفتار دینامیکی.....
۴۴.....	۴-۳ فصل چهارم.....
۴۴.....	طراحی LDO بر پایه تقویت کننده مد جریان به عنوان تقویت کننده خطای
۴۵.....	۱-۴ مقدمه.....

۴۵.....	۲-۴ افزایش نرخ چرخش گره گیت ترانزیستور عبوری
۴۶.....	۳-۴ تکنیک‌های مؤثر در افزایش نرخ چرخش
۴۷.....	۱-۳-۴ به کار گیری تکنیک LCMFB
۴۸.....	۲-۳-۴ استفاده از تقویت‌کننده کلاس AB
۴۹.....	۱-۲-۳-۴ تقویت‌کننده کلاس AB در مدار ولتاژ
۵۰.....	۲-۳-۴ تقویت‌کننده کلاس AB در مدار جریان
۵۱.....	۳-۴ تقویت‌کننده ترارسانایی مدار جریان پیشنهادی
۵۳.....	۴-۴ مدار LDO پیشنهادی
۵۴.....	۱-۴-۴ تحلیل AC
۵۶.....	فصل پنجم
۵۶.....	نتایج شبیه‌سازی
۵۷.....	۱-۵ مقدمه
۵۷.....	۲-۵ مدار LDO معرفی شده در فصل ۳
۵۷.....	۱-۲-۵ مشخصه‌های استاتیکی
۵۹.....	۲-۵ تحلیل AC
۶۲.....	۳-۲-۵ مشخصه‌های دینامیکی
۶۴.....	۴-۲-۵ مشخصه‌های فرکانس بالا
۶۴.....	۵-۲-۵ بازده و جریان خاموشی
۶۶.....	۶-۲-۵ خلاصه نتایج
۶۶.....	۳-۵ مدار LDO معرفی شده در فصل ۴
۶۷.....	۱-۳-۵ نتایج شبیه‌سازی با HSPICE
۶۷.....	۱-۱-۳-۵ مشخصه‌های استاتیکی
۶۹.....	۲-۱-۳-۵ تحلیل AC
۷۱.....	۳-۱-۳-۵ مشخصه‌های دینامیکی
۷۳.....	۴-۱-۳-۵ مشخصه‌های فرکانس بالا

۷۴	۵-۱-۳-۵ بازده و جریان خاموشی
۷۶	۶-۱-۳-۵ خلاصه نتایج
۷۶	۲-۳-۵ نتایج شبیه‌سازی با CADENCE
۷۶	۱-۲-۳-۵ نتایج شبیه‌سازی
۸۰	۲-۲-۳-۵ ترسیم Layout
۸۱	۴-۵ مقایسه نتایج
۸۲	فصل ششم
۸۲	نتیجه‌گیری و کارهای آینده
۸۳	۶-۱ نتیجه‌گیری
۸۳	۶-۲ کارهای آینده
۸۴	مراجع

فهرست جداول

۴۳	جدول ۱-۳ مقایسه نتایج
۵۷	جدول ۱-۵ ابعاد ترانزیستورهای LDO شکل ۲۳-۳
۶۶	جدول ۲-۵ خلاصه نتایج شبیه‌سازی LDO شکل ۲۳-۳
۶۷	جدول ۳-۵ ابعاد ترانزیستورهای LDO شکل ۴-۱۰
۷۶	جدول ۴-۵ خلاصه نتایج شبیه‌سازی LDO شکل ۴-۱۰
۸۱	جدول ۵-۵ مقایسه نتایج

فهرست شکل‌ها

۲ شکل ۱-۱ مبدل‌های dc-dc
۳ شکل ۲-۱ ساختار کلی تثبیت‌کننده‌های ولتاژ خطی
۴ شکل ۳-۱ ساختار یک LDO
۵ شکل ۴-۱ ارتباط پارامترها در رگولاتور بار
۶ شکل ۱-۵ یک مدار مرجع Band-gap با ضریب حرارتی صفر در فناوری CMOS
۸ شکل ۱-۶ ساختار متداول یک LDO با خازن برون-تراسه‌ای
۸ شکل ۱-۷ نمودار تقریبیتابع تبدیل حلقه-باز LDO با خازن برون تراسه‌ای
۹ شکل ۱-۸ پاسخ گذرای بار
۱۰ شکل ۱-۹ مدار معادل یک LDO تمام مجتمع جبران‌سازی نشده
۱۳ شکل ۲-۱ یک مدار آینه جریان
۱۴ شکل ۲-۲ تقویت‌کننده‌های ناوارونساز
۱۵ شکل ۳-۲ بلوک ناقل جریان نسل اول
۱۵ شکل ۴-۲ مدار ناقل جریان نسل اول
۱۶ شکل ۵-۲ بلوک ناقل جریان نسل دوم مثبت
۱۶ شکل ۶-۲ یک ناقل جریان نسل دوم مثبت
۱۷ شکل ۷-۲ بلوک ناقل جریان نسل سوم
۱۷ شکل ۸-۲ یک ناقل جریان نسل سوم در فناوری CMOS
۱۸ شکل ۹-۲ ناقل‌های جریان کلاس A
۱۹ شکل ۱۰-۲ ناقل‌های جریان کلاس AB
۲۰ شکل ۱۱-۲ ساختمان کلی یک CFA
۲۰ شکل ۱۲-۲ استفاده از CFA به عنوان بافر در مدار LDO
۲۱ شکل ۱۳-۲ پاسخ گذرای بار در LDO معرفی شده در [۳۴]
۲۲ شکل ۱۴-۲ ساختمان کلی LDO معرفی شده در [۴]
۲۴ شکل ۱-۳ ساختار LDO معرفی شده در [۳۵]

شکل ۲-۳ پاسخ فرکانسی LDO معرفی شده در [۳۵] با خازن بیرونی ۲۵
شکل ۳-۳ پاسخ فرکانسی LDO معرفی شده در [۳۵] بدون خازن بیرونی ۲۵
شکل ۴-۳ مدار LDO معرفی شده در [۳۷] ۲۶
شکل ۵-۳ مدار LDO معرفی شده در [۳۸] ۲۷
شکل ۶-۳ ساختار کلی LDO معرفی شده در [۲۰] ۲۷
شکل ۷-۳ مدار LDO معرفی شده در [۲۰] ۲۸
شکل ۸-۳ ساختار کلی LDOهای بر پایه‌ی FVF ۲۹
شکل ۹-۳ پیاده‌سازی مسیر سریع با قرار دادن در مدار LDO ۲۹
شکل ۱۰-۳ مدار معادل سیگنال کوچک LDO با بافر جریان ۳۰
شکل ۱۱-۳ پیاده سازی بافر جریان با استفاده از یک طبقه گیت-مشترک در مدار LDO ۳۱
شکل ۱۲-۳ جاسازی بافر جریان در تقویت‌کننده خط ۳۲
شکل ۱۳-۳ پاسخ فرکانسی حلقه-باز LDO با بافر جریان جاسازی شده در تقویت‌کننده خط ۳۲
شکل ۱۴-۳ پاسخ گذراي ولتاژ خروجي به ازاي تغيير جريان خروجي ۳۳
شکل ۱۵-۳ ضرب‌کننده خازنی بر مبنای VCVS (مد ولتاژ) ۳۳
شکل ۱۶-۳ ضرب‌کننده خازنی بر مبنای CCCS (مد جريان) ۳۴
شکل ۱۷-۳ يك ضرب‌کننده خازنی در مد ولتاژ ۳۵
شکل ۱۸-۳ يك ضرب‌کننده خازنی در مد جريان ۳۵
شکل ۱۹-۳ ضرب‌کننده خازنی بر مبنای CCII ۳۶
شکل ۲۰-۳ ساختار کلی ضرب‌کننده‌های خازنی مد جريان ارتقاء یافته ۳۶
شکل ۲۱-۳ ضرب‌کننده خازنی بر پایه تقویت‌کننده جريان ۳۷
شکل ۲۲-۳ پاسخ فرکانسی مدار ضرب‌کننده خازنی بر پایه تقویت‌کننده جريان ۳۸
شکل ۲۳-۳ مدار LDO پیشنهادی ۳۹
شکل ۲۴-۳ مدار معادل سیگنال کوچک LDO پیشنهادی ۳۹
شکل ۲۵-۳ پاسخ فرکانسی حلقه-باز LDO پیشنهادی ۴۱
شکل ۲۶-۳ شکل موج‌های ولتاژ خروجي به ازاي تغييرات جريان بار ۴۲
شکل ۱-۴ مدار LDO معرفی شده در [۴۸] ۴۶

- شکل ۲-۴ تقویت‌کننده کلاس A مد ولتاژ ۴۶
- شکل ۳-۴ به کارگیری تکنیک LCMFB در یک تقویت‌کننده کلاس A ۴۷
- شکل ۴-۴ مشخصه انتقالی تقویت‌کننده شکل ۳-۴ ۴۸
- شکل ۴-۵ تقویت‌کننده ترارسانایی کلاس AB در مد ولتاژ ۴۹
- شکل ۴-۶ تقویت‌کننده ترارسانایی کلاس AB معرفی شده در [۴۸] ۵۰
- شکل ۴-۷ تقویت‌کننده ترارسانایی در مد جریان پیشنهادی ۵۱
- شکل ۴-۸ مشخصه انتقالی تقویت‌کننده‌ها ۵۲
- شکل ۴-۹ پاسخ گذرای تقویت‌کننده‌ها ۵۲
- شکل ۱۰-۴ مدار LDO پیشنهادی ۵۳
- شکل ۱۱-۴ مدار معادل سیگنال کوچک LDO پیشنهادی ۵۴
- شکل ۱۲-۴ دیاگرام تقریبی تابع تبدیل حلقه باز LDO پیشنهادی ۵۵
- شکل ۱-۵ رگولاسیون بار LDO شکل ۲۳-۳ به ازای $V_{in} = 2/5$ ۵۸
- شکل ۲-۵ رگولاسیون خط LDO شکل ۲۳-۳ به ازای مقادیر مختلف جریان بار ۵۸
- شکل ۳-۵ تغییر ولتاژ خروجی بهازای تغییر دما در LDO شکل ۲۳-۳ ۵۹
- شکل ۴-۵ اثر تغییر پروسه ساخت بر پاسخ فرکانسی LDO شکل ۲۳-۳ به ازای $I_{out} = 0$ ۵۹
- شکل ۵-۵ اثر تغییر پروسه ساخت بر پاسخ فرکانسی LDO شکل ۲۳-۳ به ازای $I_{out} = 1 \text{ mA}$ ۶۰
- شکل ۶-۵ اثر تغییر پروسه ساخت بر پاسخ فرکانسی LDO شکل ۲۳-۳ به ازای $I_{out} = 100 \text{ mA}$ ۶۰
- شکل ۷-۵ اثر تغییر R_b بر پاسخ فرکانسی LDO شکل ۲۳-۳ به ازای $I_{out} = 1 \text{ mA}$ ۶۱
- شکل ۸-۵ اثر تغییر C_b بر پاسخ فرکانسی LDO شکل ۲۳-۳ به ازای A ۶۱
- شکل ۹-۵ پاسخ گذرای LDO شکل ۲۳-۳ به تغییرات جریان بار ۶۲
- شکل ۱۰-۵ پاسخ گذرای LDO شکل ۲۳-۳ به تغییرات ولتاژ خط بهازای A ۶۳
- شکل ۱۱-۵ پاسخ گذرای LDO شکل ۲۳-۳ به تغییرات ولتاژ خط بهازای A ۶۳
- شکل ۱۲-۵ میزان PSR مدار LDO شکل ۲۳-۳ بهازای جریان‌های متفاوت خروجی ۶۴
- شکل ۱۳-۵ نمودار بازده در LDO شکل ۲۳-۳ ۶۴
- شکل ۱۴-۵ نمودار بازده جریانی در LDO شکل ۲۳-۳ ۶۵

..... شکل ۱۵-۵ تغییرات جریان خاموشی به ازای تغییر جریان بار و ولتاژ ورودی در LDO شکل ۲۳-۳	۶۵
..... شکل ۱۶-۵ رگولاسیون بار LDO شکل ۱۰-۴ به ازای $V_{in} = 1/5$ ، $1/2$ و $1/10$	۶۷
..... شکل ۱۷-۵ رگولاسیون خط LDO شکل ۱۰-۴ به ازای مقادیر مختلف جریان بار	۶۸
..... شکل ۱۸-۵ تغییر ولتاژ خروجی به ازای تغییر دما در LDO شکل ۱۰-۴	۶۸
..... شکل ۱۹-۵ پاسخ AC حلقه باز LDO شکل ۱۰-۴	۶۹
..... شکل ۲۰-۵ نمودار تغییرات حاشیه فاز به ازای مقادیر مختلف جریان بار و خازن خروجی	۶۹
..... شکل ۲۱-۵ اثر تغییرات فرایند ساخت بر روی حاشیه فاز	۷۰
..... شکل ۲۲-۵ اثر تغییر مقاومت‌های $R_{1,2}$ بر روی حاشیه فاز	۷۰
..... شکل ۲۳-۵ پاسخ گذرای LDO شکل ۱۰-۴ به تغییرات جریان بار	۷۱
..... شکل ۲۴-۵ پاسخ گذرای LDO شکل ۱۰-۴ به تغییرات جریان بار به ازای $C_{out} = 50 \text{ pF}$	۷۱
..... شکل ۲۵-۵ پاسخ گذرای خط LDO شکل ۱۰-۴ به ازای $I_{out} = 10 \mu\text{A}$	۷۲
..... شکل ۲۶-۵ پاسخ گذرای خط LDO شکل ۱۰-۴ به ازای $I_{out} = 1 \text{ mA}$ و $C_{out} = 50 \text{ pF}$	۷۲
..... شکل ۲۷-۵ میزان PSR مدار LDO شکل ۱۰-۴ به ازای $I_{out} = 100 \text{ mA}$	۷۳
..... شکل ۲۸-۵ میزان PSR مدار LDO شکل ۱۰-۴ به ازای $I_{out} = 1 \text{ mA}$ و $C_{out} = 50 \text{ pF}$	۷۳
..... شکل ۲۹-۵ تغییرات جریان خاموشی به ازای تغییر جریان بار و ولتاژ ورودی در LDO شکل ۱۰-۴	۷۴
..... شکل ۳۰-۵ نمودار بازده در LDO شکل ۱۰-۴	۷۴
..... شکل ۳۱-۵ نمودار بازده جریانی در LDO شکل ۱۰-۴	۷۴
..... شکل ۳۲-۵ نمودار بازده جریانی مدارهای LDO شکل‌های ۲۳-۳ و ۲۴-۴ به ازای جریان بار کوچکتر از $100 \mu\text{A}$	۷۵
..... شکل ۳۳-۵ مدار ترسیم شده‌ی LDO شکل ۱۰-۴ در محیط شماتیک	۷۷
..... شکل ۳۴-۵ بلوك معادل LDO شکل ۱۰-۴ در محیط شماتیک	۷۷
..... شکل ۳۵-۵ رگولاسیون بار LDO شکل ۱۰-۴ به ازای $V_{in} = 1/2 \text{ V}$	۷۸
..... شکل ۳۶-۵ رگولاسیون خط LDO شکل ۱۰-۴ به ازای $I_{out} = 0$ به ازای $C_{out} = 100 \text{ pF}$	۷۸
..... شکل ۳۷-۵ پاسخ گذرای بار LDO شکل ۱۰-۴ به ازای $C_{out} = 100 \text{ pF}$	۷۹
..... شکل ۳۸-۵ پاسخ گذرای خط LDO شکل ۱۰-۴ به ازای $C_{out} = 100 \text{ pF}$ و $I_{out} = 10 \mu\text{A}$	۷۹
..... شکل ۳۹-۵ نمای Layout	۸۰

فهرست علائم اختصاری

CMOS : Complementary Metal–Oxide–Semiconductor
CC : Current Conveyor
CCI : First Generation Current Conveyor
CCII : Second Generation Current Conveyor
CCIII: Third Generation Current Conveyor
CDTA : Current Differential Transconductance Amplifier
CFA : Current Feedback Amplifier
COA : Current Operational Amplifier
CTA : Current mode Transconductance Amplifier
 C_{ox} : Thin oxide capacitance per unit
ESR : Electro-Static Resistance
FOM : Figure Of Merit
FVF : Flipped Voltage Follower
GBW : Gain-bandwidth product
 g_m : Gate transconductance
 γ : Bulk threshold parameter
L : Channel length
LCMFB : Local Common Mode Feedback
LDO : Low Dropout Regulator
 λ : Channel length modulation parameter
 μ : Mobility of carrier
NMOS : N-channel Metal Oxide Semiconductor
OTA : Operational Transconductance Amplifier
PDA : Personal Digital Assistant
PMOS : P-channel Metal Oxide Semiconductor
PSRR : Power Supply Rejection Ratio
SR : Slew Rate
TSMC : Taiwan Semiconductor Manufacture Company
VOA : Voltage-mode Operational Amplifier

طراحی یک تثبیت‌کننده ولتاژ با افت کم بر پایه تقویت کننده فیدبک جریان در فناوری CMOS

رسول فتحی‌پور خوشکی

ثبتیت‌کننده‌های ولتاژ با افت کم (LDO) یکی از بلوک‌های اصلی واحد مدیریت توان به شمار می‌روند. یک واحد مدیریت توان پیشرفته برای کاربردهای درون-تراسه‌ای به تعدادی تثبیت‌کننده ولتاژ به منظور راهنمایی المان‌ها و بلوک‌های عملیاتی نیاز دارد. تثبیت‌کننده‌های ولتاژ اغلب برای ایجاد یک ولتاژ ثابت و کم نویز به منظور تغذیه مدارهای آنالوگ به کار می‌روند. این ولتاژ باید در مقابل تغییرات جریان بار و ولتاژ خط پایدار باشد. در مقایسه با تثبیت‌کننده‌های خطی متداول، LDO‌ها به سبب بازده بالایشان انتخاب مناسبی هستند. اکثر ساختارهای متداول LDO برای پایداری و کاهش ریپل ولتاژ خروجی از یک خازن بیرونی بزرگ در حدود چند میکرو فاراد استفاده می‌کنند. خازن‌های بیرونی تعداد پین‌های اتصال IC را افزایش می‌دهند و مانع از پیاده‌سازی مدار به صورت تمام مجتمع می‌شوند. بنابراین به منظور مجتمع‌سازی کامل مدار حذف خازن بیرونی ضروری است. اما این کار سبب افزایش میزان انحراف ولتاژ خروجی (ΔV_{out}) در پاسخ گذرا، هنگام تغییرات آنی جریان بار می‌شود. پاسخ گذرای LDO تا حد زیادی متاثر از نرخ چرخش گره گیت ترانزیستور عبوری (SR_G) است. در صورتی که SR_G خیلی کندر از حاصل ضرب بهره-پهنه‌ای باند مدار باشد، ضربه‌های گذرا در ولتاژ خروجی به هنگام تغییرات سریع بار ظاهر می‌شود. اکثر مدارهای LDO از یک تقویت‌کننده عملیاتی مدار ولتاژ به عنوان تقویت‌کننده خطای برای کنترل ترانزیستور عبوری استفاده می‌کنند. در حالی که تقویت‌کننده‌های مدار ولتاژ اغلب از حاصل ضرب بهره-پهنه‌ای باند ثابت و نرخ چرخش محدود رنج می‌برند. ایده اصلی این پایان‌نامه به کارگیری تقویت‌کننده مدار جریان به منظور ارتقاء نرخ چرخش گره گیت ترانزیستور عبوری است. به همین منظور در این پایان‌نامه دو تثبیت‌کننده ولتاژ پیشنهاد شده است. در ابتدا یک LDO تمام مجتمع CMOS معرفی می‌شود که در آن به منظور ارتقاء عملکرد دینامیکی از یک تقویت‌کننده جریان جاسازی شده در تقویت‌کننده خطای برای ایجاد یک مسیر سریع بین گره خروجی و گره گیت ترانزیستور عبوری استفاده شده است. این مسیر با تولید جریان کافی سبب سرعت بخشیدن به کنترل ترانزیستور عبوری می‌شود. مدار LDO پیشنهادی به کمک HSPICE در تکنولوژی $0.35 \mu\text{m}$ برای ایجاد ولتاژ خروجی $V = 1/8$ تا $3/5$ طراحی و شبیه‌سازی شده است. این CMOS قابلیت جریان‌دهی به محدوده وسیعی از بار بین 0 mA تا 100 mA را به ازای جریان خاموشی $22 \mu\text{A}$ دارد. در ادامه یک LDO بدون نیاز به خازن بیرونی CMOS بر مبنای تقویت‌کننده ترارسانایی مدار جریان (CTA) به عنوان تقویت‌کننده خطای معرفی می‌شود. به کارگیری تکنیک فیدبک مدار مشترک محلی (LCMFB) در CTA پاسخ گذرای مناسبی حتی به ازای جریان خاموشی کم دارد. مدار LDO ترانزیستور عبوری شده است. در نتیجه این LDO پاسخ گذرای آن فقط $0.18 \mu\text{m}$ در تکنولوژی CMOS برای جریان‌دهی به بارهای 0 mA تا 100 mA طراحی و شبیه‌سازی شده در حالی که جریان خاموشی آن $3/7 \mu\text{A}$ است. بهینه‌سازی توان مصرفی در کنار ΔV_{out} متعادل، سبب دست‌یابی به عدد شایستگی (FOM) با مقدار بسیار مناسب $9/25 \text{ fs}$ شده است.

کلید واژه: تثبیت‌کننده‌های ولتاژ با افت کم، مسیر سریع، تقویت‌کننده ترارسانایی مدار جریان، تکنیک LCMFB

Abstract

Design of a CMOS Low-Dropout Regulator Based on Current Mode Feedback Error Amplifier

Rasoul Fathipour

Low-dropout regulator (LDO) is an essential block in power management unit. A modern power management unit for on-chip applications needs many voltage regulators to drive components and functional blocks. Voltage regulators are often used for creating a constant and low noise voltage to supply analog circuits. This voltage must be stable against line and load variations. In comparison to conventional liner regulators, LDOs are ideal choice because of their high efficiency. Most of conventional LDOs use a large off-chip capacitor in the range of microfarad for stability requirements and decrease output voltage ripple. This large external capacitor increases the IC pin count and prevents full on-chip implementation. So, it is necessary to eliminate the discrete capacitor in order to be able to fully integrate the circuit. However, doing so will increase the output voltage deviations (ΔV_{out}) in the transient response when a sudden change occurs in the load current. The transient response of LDO is affected by slew rate at the gate of pass transistor (SR_G); if the SR_G is much slower than the gain-bandwidth product, transient voltage spikes appear at the output voltage node during fast load transient. Most of LDO circuits use a voltage-mode operational amplifier as error amplifier to control the pass transistor, while voltage-mode amplifiers suffer from fixed gain-bandwidth product and limited slew rate. The main idea of this thesis is using a current-mode amplifier to enhance the slew rate at the gate of pass transistor. For this purpose, two LDO circuits are proposed. First, a fully integrated CMOS LDO for on-chip applications is introduced in which a current-mode amplifier-based capacitor multiplier is embedded into the error amplifier to enhance the dynamic performance of the regulator and provide a fast path between the output node and the gate of pass transistor. The proposed LDO topology is designed and simulated by HSPICE in 0.35 μm CMOS process and provides a 1.8 V output voltage to supply the load current between 0-100 mA with 22 μA quiescent current. Finally, a CMOS output-capacitorless LDO based on a high slew rate current-mode transconductance amplifier (CTA) as error amplifier is introduced. Using local common-mode feedback (LCMFB) technique in the proposed CTA, results in enhancing the slew rate at the gate of pass transistor. This improves the LDO load transient characteristic even at low quiescent current. The proposed LDO topology has been designed and simulated by HSPICE in a 0.18 μm CMOS process to supply the load current between 0-100 mA while the quiescent current of this LDO is only 3.7 μA . Optimizing the power consumption and output voltage deviations causes to achieve a very suitable figure of merit (FOM) equal to 9.25 fs.

Keywords: Low-Dropout Regulators (LDOs), Fast Path, Current-Mode Transconductance Amplifier (CTA), Local Common-Mode Feedback (LCMFB).

فصل اول


مقدمه

امروزه وسایل قابل حمل در همه جای محیط پیرامون ما دیده می‌شوند. بسیاری از لوازمی که در دهه‌های گذشته فضای زیادی را اشغال می‌کردند، اکنون با کاهش ابعاد و توان مصرفی، قابلیت استفاده از منابع تغذیه شارژ مجدد را پیدا کرده‌اند و به صورت قابل حمل در آمده‌اند. انواع رایانه‌های همراه، پخش‌کننده‌های صوتی و تصویری و ... نمونه‌هایی از این لوازم هستند. با افزایش روز افزون فناوری بی‌سیم و به کارگیری این سیستم‌ها برای انتقال اطلاعات، نیاز به سیستم‌های تغذیه باتری-محور بیش از پیش احساس می‌شود. منابع تغذیه باتری-محور بطور وسیع در کامپیوترها، ارتباطات راه دور، تجهیزات هوافضایی، نظامی و پزشکی به کار می‌روند [۱]، [۲]. اما داشتن یک ولتاژ خروجی مطمئن در منابع تغذیه باتری-محور امری بسیار ضروری است. این ولتاژ باید در برابر تغییرات باتری مقاوم بوده و قابلیت جریان دهی به محدوده وسیعی از بار را داشته باشد. از این رو به کارگیری یک واحد مدیریت توان به منظور کنترل ولتاژ خروجی منبع تغذیه و حذف تغییرات ناگهانی امری اجتناب ناپذیر است [۳].

۱-۱ واحد مدیریت توان

تمامی وسایل الکترونیکی برای کارکردن نیاز به منبع تغذیه دارند. در وسایل قابل حمل این منبع تغذیه یک باتری است. مدیریت توان در کاربردها و لوازم الکترونیک بر مبنای باتری از اهمیت زیادی برخوردار است. مصرف کم و مدیریت بهینه توان برای لوازم الکترونیک قابل حمل نظیر تلفن‌های همراه و PDA‌ها به منظور کاهش جریان و توان حالت سکون و افزایش عمر باتری یک امر ضروری است [۴].

به منظور تنظیم و کنترل سطح ولتاژ خروجی در واحد مدیریت توان از دو دسته کلی تثبیت‌کننده‌های مد سوئیچینگ و تثبیت‌کننده‌های ولتاژ خطی استفاده می‌شود. تثبیت‌کننده‌های مد سوئیچینگ به سه دسته مبدل‌های dc-dc مدولاسیون عرض پالس (PWM)، مبدل‌های dc-dc رزنانس و تثبیت‌کننده‌های ولتاژ خازنی سوئیچ شده تقسیم بندی می‌شوند. تثبیت‌کننده‌های PWM کوچک، سبک و دارای بازده بالا هستند. این مبدل‌ها، بلوک مهمی در کاهش توان مصرفی دستگاه‌های الکترونیکی است [۵]. مبدل‌های dc-dc شامل مبدل Boost و مبدل Buck هستند که در شکل ۱-۱ نشان داده شده است. ولتاژ خروجی در مبدل Buck کمتر از ولتاژ ورودی است [۶]، [۷] و در مبدل Boost بیشتر از ولتاژ ورودی است [۸]، [۹].




شکل ۱-۱ مبدل‌های dc-dc (الف) مبدل Boost (ب) مبدل Buck

ثبتیت‌کننده‌های خطی شامل توبولوژی‌های سری و موازی می‌باشند. ثبیت‌کننده‌های خطی ولتاژ به عنوان یکی از اجزا اصلی در هر واحد مدیریت شناخته می‌شوند. که می‌توانند هم به تنها یی به کار روند و هم به دلیل فراهم آوردن ولتاژ ثابت کم نویز به عنوان پسا-رگولاتور بعد از مبدل‌های سوئیچینگ مورد استفاده قرار گیرند [۴]. یک واحد مدیریت توان پیشرفته برای کاربردهای درون-تراسه‌ای نیازمند تعداد زیادی ثبیت‌کننده ولتاژ به منظور راهاندازی المان‌ها و بلوک‌های عملیاتی مختلف است [۱۰]. وظیفه اصلی این مدارها ایجاد یک ولتاژ ثابت و داشتن قابلیت جریان‌دهی به رنج وسیعی از بار است. اما داشتن پاسخ گذرای مناسب در برابر تغییرات آنی جریان بار و یا ولتاژ خط همواره باید مد نظر قرار گیرد. قابلیت مجتمع‌سازی کامل و اشغال سطح کمی از تراشه از دیگر پارامترهای مهم در طراحی این مدارها است. معمولاً مدارهای ثبیت‌کننده خطی را می‌توان به طور کامل مجتمع کرد و آن‌ها را در کاربردهای کم ولتاژ و کم توان مورد استفاده قرار داد.

۱-۱-۱ ساختار کلی ثبیت‌کننده‌های ولتاژ خطی


ثبتیت‌کننده‌های ولتاژ خطی اغلب از بازده پایین رنج می‌برند. بازده رابطه معکوس با افت ولتاژ روی المان عبوری دارد. ثبیت‌کننده‌های خطی معمولاً بعد از ثبیت‌کننده‌های سوئیچینگ که دارای بازده بالا هستند، قرار می‌گیرند. بنابراین به منظور حفظ بازده سیستم، باید افت ولتاژ روی المان عبوری در ثبیت‌کننده‌های خطی کاهش یابد [۱۱]. از این رو ثبیت‌کننده‌های ولتاژ با افت کم (LDO) محبوبیت فراوانی دارند [۱۲]. شکل ۱-۲ ساختار کلی ثبیت‌کننده‌های ولتاژ خطی کلاسیک و LDO را نشان می‌دهد. همانطور که مشاهده می‌شود، در ساختمان LDO ترانزیستور عبوری با قرار گرفتن در آرایش سورس-مشترک امکان حداقل شدن اختلاف بین ولتاژ خط (V_{in}) و ولتاژ خروجی (V_{out}) را فراهم آورده است.



شکل ۱-۲ ساختار کلی ثبیت‌کننده‌های ولتاژ خطی (الف) کلاسیک (ب) LDO

۲-۱-۱ تثبیت کننده های ولتاژ با افت کم (LDO)

شکل ۱-۳ ساختار متدائل یک LDO را نشان می دهد که از یک تقویت کننده خطأ به منظور تشخیص خطأ بین ولتاژ های خروجی و مرجع، یک ترانزیستور عبوری (M_p) به منظور جریان دهی مناسب به بار که توسط تقویت کننده خطأ کنترل می شود، شبکه فیدبک (R_{F1} و R_{F2}) و خازن خروجی تشکیل شده است. به منظور تولید ولتاژ مرجع معمولاً از یک مدار Band-gap شبکه فیدبک استفاده می شود.



شکل ۱-۳ ساختار یک LDO

۲-۱ مشخصه های تثبیت کننده های ولتاژ با افت کم

مشخصه های LDO، پارامترهایی هستند که رفتار LDO را به ازای قرار گرفتن در شرایط مختلف توصیف می کنند. این مشخصه ها به چهار دسته کلی مشخصه های استاتیکی، مشخصه های دینامیکی، مشخصه های فرکانس بالا، بازده و توان مصرفی تقسیم می شوند. در ادامه با این مشخصه ها بیشتر آشنا خواهید شد.

۱-۲-۱ مشخصه های استاتیکی

مشخصه های استاتیکی LDO به پارامترهایی گفته می شود که رفتار حالت دائمی مدار را در برابر تغییرات نقطه به نقطه (و نه زمانی) توصیف می کنند. از جمله این مشخصه ها عبارتند از: رگولاسیون بار، رگولاسیون خط و ضریب حرارتی. رگولاسیون های بار و خط معمولاً به صورت میزان انحراف ولتاژ خروجی در حالت دائمی به ازای تغییرات اعمالی در جریان بار و ولتاژ خط تعریف می شوند. انحراف ناشی از تغییر ولتاژ خط یا همان رگولاسیون خط برابر است با [۱۱]:

$$\frac{\Delta V_{out}}{\Delta V_{in}} \approx \frac{g_{mp} r_{op}}{A\beta} + \frac{1}{\beta} \left(\frac{\Delta V_{ref}}{\Delta V_{in}} \right) \quad (1-1)$$

رگولاسیون خط به تراز سانابی ترانزیستور عبوری (r_{op})، مقاومت خروجی ترانزیستور عبوری (r_{op} بهره حلقه ($A\beta$) و بهره شبکه فیدبک (β) بستگی دارد.