





دانشگاه کردستان
دانشکده مهندسی
گروه مهندسی برق

عنوان:

سنتز درخت کلاک در طراحی توان پایین مدارهای
دیجیتال

پژوهشگر:

مازیار محمدی

استاد راهنما:

دکتر محمد فتحی

استاد مشاور:

دکتر هادی جهانی راد

پایان نامه کارشناسی ارشد رشته مهندسی برق گرایش الکترونیک

پاییز ۱۳۹۳

کلیه حقوق مادی و معنوی مترتب بر نتایج مطالعات،

ابتکارات و نوآوری های ناشی از تحقیق موضوع

این پایان نامه (رساله) متعلق به دانشگاه کردستان است.

*** تعهد نامه ***

اینجانب مازیار محمدی دانشجوی کارشناسی ارشد رشته مهندسی برق گرایش الکترونیک دانشگاه کردستان، دانشکده فنی و مهندسی گروه مهندسی برق تعهد می‌نمایم که محتوای این پایان نامه نتیجه تلاش و تحقیقات خود بوده و از جایی کپی برداری نشده و به پایان رسانیدن آن نتیجه تلاش و مطالعات مستمر اینجانب و راهنمایی و مشاوره اساتید بوده است.

با تقدیم احترام

مازیار محمدی

۱۳۹۳/۹/۱۲

بسمه تعالی

* تعهد نامه دانشجویان تحصیلات تکمیلی دانشگاه کردستان در انجام پایان نامه *

(لازم است به عنوان صفحه اول پروپوزال و به عنوان چهارمین برگ پایان نامه و پس از صفحه مشخصات پایان نامه بوده و به دقت

مطالعه و امضا شود)

- | اینجانب | دانشجوی مقطع | رشته | متعهد میشوم: |
|---|--------------|------|--------------|
| ۱- صداقت، امانتداری و بی طرفی را در انجام پژوهش و انتشار نتایج حاصل از آن رعایت نمایم. | | | |
| ۲- در نگارش نتیجه پژوهش های حاصل از موضوع پایان نامه، از باز نویسی نوشته های دیگران بدون ذکر منبع، بازی با الفاظ، زیاده نویسی، کلی گویی و جزم اندیشی و تصرف گرایم پرهیز نمایم و نتایج پژوهشی خود را در موعد مقرر و با اطلاع استاد راهنما منتشر نمایم. | | | |
| ۳- تمامی یافته های مستخرج از پایان نامه متعلق به دانشگاه کردستان بوده و لازم است در کلیه مقالات مستخرج از آنها نام دانشگاه کردستان را تحت عنوان ((دانشجوی دانشگاه کردستان)) یا ((دانش آموخته دانشگاه کردستان)) ذکر نمایم. | | | |
| ۴- در انتشار مقالات نام استاد (استادان) راهنما و استاد (استادان) مشاور را در لیست مولفین مقاله ذکر نمایم و از آوردن اسامی افرادی که نقش موثری در انجام پژوهش نداشته اند، جداً خودداری نمایم. | | | |
| ۵- در بخش سیاست‌گذاری مقاله، از تمامی افراد و سازمان‌هایی که در اجرای پژوهش مساعدتی عیندول داشته اند با ذکر نوع مشارکت تشکر و قدر دانی نمایم. | | | |
| ۶- از انتشار همپوشان یا ارسال همزمان یک مقاله به چند مجله ویا ارسال مجدد مقاله چاپ شده به مجلات دیگر خودداری نمایم. | | | |
| ۷- در صورت عدم رعایت موارد مذکور، دانشگاه کردستان مجاز خواهد بود تا برابر مقررات اقدام نماید. | | | |

امضاء و اثر انگشت دانشجو

دستورالعمل نحوه برخورد با موارد تخطی دانشجویان تحصیلات تکمیلی در هنگام انتشار نتایج پژوهش

- ۱- در موارد زیر دانشگاه کردستان با مجله مربوطه مکاتبه و درخواست خارج نمودن مقاله را نموده و موضوع را به محل کار یا تحصیل بعدی دانشجو اطلاع خواهد داد.
الف- چاپ مقاله بدون اطلاع و تأیید اسنادان راهنما،
ب- چاپ نتایج حاصل از پژوهش های انجام شده در دانشگاه کردستان بدون ذکر نام دانشگاه
- ۲- در صورت احراز تخلف از سایر موارد درج شده در تعهد نامه دانشجویی، دانشگاه ضمن مکاتبه با مجله مربوطه، حسب مورد تصمیم گیری خواهد نمود.



دانشگاه کرستان
دانشکده مهندسی
گروه مهندسی برق

پایان نامه کارشناسی ارشد رشته مهندسی برق گرایش الکترونیک

عنوان:

سنتز درخت کلاک در طراحی توان پایین مدارهای
دیجیتال

پژوهشگر:

مازیار محمدی

در تاریخ ۱۳۹۳/۹/۱۲ توسط کمیته تخصصی و هیات داوران زیر مورد بررسی قرار گرفت و با
نمره و درجه به تصویب رسید.

امضاء	مرتبه علمی	نام و نام خانوادگی	هیات داوران
	استادیار	دکتر محمد فتحی	۱- استاد راهنما
	استادیار	دکتر هادی جهانی راد	۲- استاد مشاور
	استادیار	دکتر علیرضا عبدالله پوری	۳- استاد داور خارجی
	استادیار	دکتر محمد رزاقی	۴- استاد داور داخلی

مهر و امضاء معاون آموزشی و تحصیلات تکمیلی دانشکده

مهر و امضاء گروه

تقدیم به

مقدسترین و اثره ها در لغت نامه دلم، مادر

مهربانم که زندگی را مدیون مهر و

عطوفت آن می دانم.

پدر، مهربانی مشفق، بردبار و حامی.

برادران همراهان همیشگی و پشتوانه های

زندگیم.

سپاس

ضمن سپاس و ستایش به درگاه ایزد منان که به من توانایی داد که با استعانت از او بتوانم این پژوهش را انجام دهم، بر خود لازم می بینم از دلگرمی و تشویق اساتید و دوستان که در نگارش این مجموعه مرا یاری نمودند، قدردانی نمایم:

جناب آقای دکتر محمد فتوحی، استاد رهنما، که با سعه صدر راهنمایی این تحقیق را پذیرفتند و در طول نگارش این پایان نامه همواره از نظرات کارشناسانه شان، بهره جستم.

جناب آقای دکتر هادی جهانی راد، استاد مشاور، که در طول نگارش این پایان نامه با راهنمایی های عالمانه و بجایشان، سکندار شایسته ای در هدایت اینجانب بوده اند.

همچنین از دوست ارجمندم آقای مهدی برنج آبادی و دیگر دوستانی که مرا در انجام این تحقیق یاری نمودند، قدردانی و تشکر می نمایم.

چکیده

در مدارهای سنکرون دیجیتال، کلاک یکی از مهم‌ترین اجزاء است. کلاک سیگنالی است که از یک منبع گرفته شده و تعیین کننده فرکانس کاری مدار است. مصرف کننده‌های اصلی کلاک فلیپ فلاپ‌ها هستند که در مسئله سنتز درخت کلاک ماجول خوانده می‌شوند. چون هدف ما ساختن درخت کلاک با انحراف صفر است بنابراین باید حتماً از ساختار درخت H استفاده کنیم. از آنجایی که محل قرار گرفتن ماجول‌ها قبل از ساختن درخت کلاک مشخص است. بنابراین ساختار درخت H از پیش تعیین شده، به عبارت دیگر تعداد سطوح درخت و نحوه ادغام شاخه‌های درخت و همچنین الگوهای فعالیت گره‌های مختلف آن مشخص است. بدین ترتیب حل مسئله سنتز درخت کلاک عبارت است از تعیین محل و تعداد گیت‌های مورد نظر برای شاخه‌های درخت H.

با توجه به تعداد زیاد ماجول‌های به کار رفته در طراحی‌های دیجیتال و همچنین وجود شاخه‌های متعدد در درخت کلاک، تغذیه کننده این شاخه‌ها برای دست‌یابی به پیاده‌سازی بهینه درخت کلاک باید جواب‌های بسیار زیادی را با هم مقایسه کرد. معمولاً در مسائلی از این نوع، از روش‌های محاسبات تکاملی نظیر الگوریتم ژنتیک با توجه به میزان قدرت جستجوی بالای آنها در یافتن جواب‌های بهینه مسئله استفاده می‌شود. برای استفاده از روش‌های تکاملی باید معیاری برای ارزیابی یک جواب مسئله تعریف شود که به تابع برازندگی مشهور است. در مسئله سنتز درخت کلاک این معیار را می‌توان براساس مقدار توان دینامیکی مصرفی درخت تعریف کرد. با این تعریف از تابع برازندگی، در مقایسه دو درخت کلاک برای یک مدار، درختی بهتر است که مقدار تابع برازندگی محاسبه شده برای آن مقدار کمتری داشته باشد.

از آنجایی که توپولوژی درخت کلاک براساس تعداد ماجول‌های مدار تعریف می‌شود، لذا تعیین اینکه برای هر شاخه درخت، از دو حالت سیم تنها و سیم با گیت کنترل کدام انتخاب شود به الگوریتم تکاملی سپرده خواهد شد. الگوریتم تکاملی به کار رفته در این تحقیق نسبت به روش‌های پیشین از لحاظ توان مصرفی دارای نتایج مطلوب‌تری است. به عنوان مثال در مداری با ۵۱۲ ماجول مقدار این بهبود برابر ۲۵ درصد می‌باشد. ولی از جهت زمان اجرا روش پیشنهادی مخصوصاً در مدارهای با اندازه بزرگ، وضعیت مطلوبی ندارد.

کلید واژه: سنتز، انحراف کلاک، الگوریتم ژنتیک، توان مصرفی دینامیک

فهرست مطالب

صفحه	عنوان
۱	فصل اول: مقدمه
۱-۱-۱	سابقه و انگیزه تحقیق
۲-۱	اهمیت و ضرورت تحقیق
۳-۱	اهداف
۴-۱	ساختار رساله
۵-۱	مبانی زمانبندی سنکرون
۶-۱	ساختن درخت کلاک
۷-۱	انحراف کلاک پالس
۸-۱	دلایل ایجاد انحراف کلاک پالس
۱۱	فصل دوم: پیشینه تحقیق
۱-۲	مقدمه
۲-۲	روش موثر برای کاهش توان مصرفی
۳-۲	روش‌های توزیع کلاک
۱-۳-۲	ساختار درخت H
۲-۳-۲	ساختار مشبک
۴-۲	روش‌های طراحی - غلبه بر انحراف و لرزش
۵-۲	روش قرار دادن گیت
۱-۵-۲	اصطلاحات

۲-۵-۲- دستیابی به الگوهای فعالیت ۱۹

۲-۵-۳- مکانیابی گیت‌های کلاک ۲۳

۲-۵-۴- تدوین مسئله ۲۵

۲-۵-۵- الگوریتم دقیق برای تعبیه‌ی گیت ۲۷

۲-۶- پیشینه تحقیق ۲۹

فصل سوم: روش تحقیق ۳۲

۳-۱- مقدمه ۳۲

۳-۲- الگوریتم ژنتیک ۳۳

۳-۲-۱- ساختار الگوریتم‌های ژنتیکی ۳۵

۳-۲-۲- عملگرهای ژنتیکی ۳۶

۳-۳- ارائه‌ی مسئله‌ی سنتز درخت کلاک به روش تکاملی ۳۸

۳-۳-۱- ساختار کروموزوم برای درخت کلاک ۳۹

۳-۳-۲- عملگرهای الگوریتم ژنتیک ۴۰

۳-۳-۳- تابع برازندگی ۴۰

فصل چهارم: نتایج شبیه‌سازی ۴۸

۴-۱- مقدمه ۴۸

۴-۲- میزان بهبود توان مصرفی ۴۸

۴-۳- مقایسه‌ی زمان اجرای برنامه‌ی الگوریتم‌های GA و GI ۵۱

۴-۴- جمع‌بندی ۵۸

۴-۵- پیشنهادات ۵۹

فهرست شکل‌ها

عنوان	صفحه
شکل ۱-۱: مدار مسير داده‌های پایپ لاین و پارامترهای زمانی آن [۲۶].....	۳
شکل ۲-۱: دیاگرام زمانی برای بررسی اثر انحراف کلاک روی کارآیی و عملکرد ($\delta > 0$) [۲۶].....	۶
شکل ۳-۱: دیاگرام زمانی برای حالتی که $\delta < 0$ است. لبه بالا رونده CLK_2 زودتر از لبه CLK_1 [۲۶].....	۸
شکل ۴-۱: مثال‌هایی با انحراف کلاک منفی و مثبت (الف) انحراف مثبت (ب) انحراف منفی [۲۶].....	۸
شکل ۵-۱: ساختار مسير داده‌های با فیدبک [۲۶].....	۹
شکل ۱-۲: یک شبکه‌ی توزیع کلاک درخت H برای ۱۶ برگ (گره) [۲۵].....	۱۳
شکل ۲-۲: نمونه‌ای از توزیع RC برای ریزپردازنده‌های IBM [98 Restle] [۲۶].....	۱۴
شکل ۳-۲: ساختارهای مشبک برای توزیع کلاک [۲۶].....	۱۵
شکل ۴-۲: مثالی از درخت کلاک گیت [۲۷].....	۱۸
شکل ۵-۲: مدار درخت کلاک برای ماجول‌ها [۲۷].....	۲۰
شکل ۶-۲: مدار اصلاح درخت کلاک برای ماجول‌ها [۲۷].....	۲۲
شکل ۷-۲: قرار دادن دو گیت کلاک در سطح ۱ در درخت H [۲۷].....	۲۳
شکل ۸-۲: قرار دادن چهار گیت کلاک در سطح ۲ در درخت H [۲۷].....	۲۴
شکل ۹-۲: راه‌حل بهینه در تعبیه گیت برای شکل ۲-۶ [۲۷].....	۲۹
شکل ۱-۳: ترکیب تک نقطه‌ای.....	۳۷
شکل ۲-۳: ترکیب دو نقطه‌ای.....	۳۷
شکل ۳-۳: یک کروموزوم قبل و بعد از اعمال عملگر جهش.....	۳۸
شکل ۴-۳: ساختار کروموزوم با ۱۴ ژن.....	۳۹

- شکل ۳-۵: درخت H با ۱۴ شاخه ۴۰
- شکل ۳-۶: درخت H با هفت سطح ۴۲
- شکل ۳-۷: درخت H ۴۳
- شکل ۳-۸: محاسبه‌ی طول سیم زیر گیت ۴۴
- شکل ۳-۹: نحوه‌ی محاسبه‌ی طول زیر بخش مربوط به هر کدام از گیت‌ها در درخت H ۴۵
- شکل ۳-۱۰: تغییر حالت ۴۶
- شکل ۴-۱: مقایسه‌ی میزان توان مصرفی برحسب ماجول‌ها بین الگوریتم GA و الگوریتم GI ۴۹
- شکل ۴-۲: میزان بهبود روش پیشنهادی GA نسبت به روش GI ۵۰
- شکل ۴-۳: مقایسه‌ی نحوه‌ی جایگذاری گیت بین الگوریتم GA و الگوریتم GI [۲۷] ۵۱
- شکل ۴-۴: مقایسه‌ی نمودارهای زمان اجرای برنامه‌ی الگوریتم GA و GI ۵۲
- شکل ۴-۵: نمودار توان مصرفی برحسب تعداد کروموزم‌ها برای ۱۲۸ ماجول ۵۵
- شکل ۴-۶: نمودار زمان برحسب تعداد کروموزم‌ها برای ۱۲۸ ماجول ۵۶

فهرست جدول‌ها

عنوان	صفحه
جدول ۱-۲: تخصیص و زمانبندی ماجول‌ها [۲۷].....	۲۱
جدول ۲-۲: مقایسه‌ی بین درخت کلاک در شکل‌های ۲-۵ و ۲-۶ [۲۷].....	۲۳
جدول ۳-۲: مقایسه‌ی توان مصرفی بین شکل‌های ۲-۷ و ۲-۸ [۲۷].....	۲۵
جدول ۵-۲: شبه برنامه برای الگوریتم <i>GateInsert</i> [۲۷].....	۲۸
جدول ۱-۴: میزان بهبود الگوریتم <i>GA</i> نسبت به الگوریتم <i>GI</i> در سیکل‌های مختلف با تعداد ماجول‌های مختلف.....	۵۳
جدول ۲-۴: میزان توان مصرفی الگوریتم <i>GI</i> برای سیکل‌های مختلف با تعداد ماجول‌های مختلف.....	۵۳
جدول ۳-۴: میزان توان مصرفی الگوریتم <i>GA</i> برای سیکل‌های مختلف با تعداد ماجول‌های مختلف.....	۵۴
جدول ۴-۴: میزان توان مصرفی الگوریتم <i>GA</i> به ازای تعداد نسل‌های متفاوت با تعداد ماجول‌های مختلف.....	۵۷
جدول ۵-۴: زمان اجرای برنامه‌ی الگوریتم <i>GA</i> به ازای تعداد نسل‌های متفاوت با تعداد ماجول مختلف.....	۵۷

فصل اول

مقدمه

۱-۱- سابقه و انگیزه تحقیق

تمام مدارهای ترتیبی دارای یک خصوصیت مشترک هستند. باید ترتیب پدیده‌های سوچینگ بدرستی تنظیم شود تا مدار عملکرد درستی داشته باشد. اگر این چنین نباشد، ممکن است داده‌های غلط در عناصر حافظه‌دار نوشته شده و در نتیجه منجر به عملکرد نادرست شود. روش سنکرون که در آن تمام عناصر حافظه‌دار در سیستم با استفاده از یک سیگنال سنکرون کننده پریودیک سراسری (که همان سیگنال کلاک سراسری است) به صورت همزمان مقدار جدید می‌گیرند، راه‌حل موثر و رایجی برای اعمال ترتیب فوق‌الذکر است. صحت عملکرد با اعمال محدودیت‌های سخت روی تولید سیگنال‌های کلاک و توزیع آنها به المان‌های حافظه‌دار پراکنده در سطح تراشه، تضمین می‌شود. عدم تبعیت از این محدودیت‌ها منجر به عملکرد نادرست می‌شود.

۱-۲- اهمیت و ضرورت تحقیق

با توجه به گسترش روز افزون کاربرد تراشه‌های VLSI^۱ در صنعت موبایل، برای صرفه‌جویی بیشتر در توان مصرفی و عمر بیشتر باتری‌ها لازم است که به سمت طراحی‌های توان پایین حرکت کرد. توان مصرفی پویا^۲ سهم زیادی در میزان توان مصرفی تراشه‌ها دارد. این توان رابطه‌ای مستقیم با دو عامل موجود در درخت کلاک دارد: اولین عامل میزان تغییر حالت‌های سیگنال‌های ورودی ماجول‌های مدار است. سریع‌ترین تغییر حالت در یک مدار سنکرون به سیگنال کلاک مربوط می‌شود که از طریق درخت کلاک به ماجول‌ها^۳ رسانده می‌شوند. دومین عامل میزان خازن ورودی گیت‌ها و ماجول‌هایی است که تغییر حالت سیگنال در آن‌ها رخ می‌دهد. در تکنولوژی‌های VLSI امروزی، مقدار توان مصرفی در درخت کلاک از ۳۰٪ تا ۵۰٪ کل توان مصرفی پویا می‌باشد.

۱-۳- اهداف

هدف از این رساله سنتز^۴ درخت کلاک و استفاده از ساختار درخت H برای کاهش توان مصرفی در مدارهای دیجیتال می‌باشد. به طور کلی توان مصرف شده توسط مدارهای نیمه هادی اکسید فلز (COMS)^۵ متشکل از دو مولفه است: توان استاتیکی و توان دینامیکی که به طور عمده توان استاتیکی توسط تکنولوژی تعیین می‌شود. بنابراین هدف ما از انجام این تحقیق کاهش توان مصرفی دینامیک است که معادله آن به صورت رابطه ۱-۱ می‌باشد.

$$P = \frac{1}{2} \alpha \cdot c_l \cdot f \cdot V_{dd}^2 \quad (1-1)$$

در رابطه ۱-۱، α مربوط به فعالیت مدار، V_{dd}^2 ولتاژ تغذیه و c_l ظرفیت مربوط به خازن بار و f فرکانس است.

¹ Very Large Scale Integration

² Dynamic

³ Module

⁴ Synthesis


⁵ Complementary Metal Oxide Semiconductor

۴-۱- ساختار رساله

در این رساله و در فصل‌های بعدی آن به بررسی میزان توان مصرفی در درخت کلاک می‌پردازیم. سپس کارهای پیشین را بررسی و در فصل سوم به شبیه‌سازی با استفاده از نرم‌افزار ۲۰۱۳a Matlab با در نظر گرفتن تکنولوژی ۶۵ نانومتر می‌پردازیم. در فصل چهارم نتایج ارائه می‌شود.

۵-۱- مبانی زمان بندی سنکرون

تقریباً تمام سیستم‌های امروزی از یک سیگنال سنکرون کننده پر یودیک یا کلاک استفاده می‌کنند. نحوه‌ی تولید و توزیع کلاک اثر قابل توجهی روی کارایی و مصرف توان سیستم دارد. به عنوان مثال یک سیستم حساس به لبه مثبت را در نظر بگیرد که در آن لبه بالارونده کلاک نشان دهنده شروع و تکمیل یک سیکل است. در حالت ایده‌آل، فاز کلاک (یعنی موقعیت لبه نسبت به مرجع) در نقاط مختلف سیستم دقیقاً یکسان است (با فرض اینکه مسیرهای کلاک از نقطه مرکزی به تمام رجیسترها، کاملاً یکنواخت و یکسان است) [۲۶].



شکل ۱-۱: مدار مسیر داده‌ای پایپ لاین و پارامترهای زمانی آن [۲۶]

شکل ۱-۱ ساختار پایه یک مسیر داده پایپ لاین سنکرون را نشان می‌دهد.

در حالت ایده‌آل، کلاک رجیسترهای ۱ و ۲ دارای پر یود و تغییر حالت در زمان یکسان هستند.

فرض کنید که پارامترهای زمانی زیر برای مدار ترتیبی در دسترس باشند:

- حداقل تاخیر ($t_{c-q, cd}$) و حداکثر تاخیر انتشار رجیستر (t_{c-q})
- زمان آمادگی (t_{su}) و زمان ماندگاری (t_{hold})
- حداقل تاخیر ($t_{logic - cd}$) و حداکثر تاخیر (t_{logic}) مدار ترکیبی
- موقعیت لبه‌های بالارونده کلاک‌های CLK_1 و CLK_2 (t_{clk_2} و t_{clk_1}) نسبت به مرجع اصلی.

تحت شرایط ایده آل $t_{clk_2} = t_{clk_1}$ ، حداقل پریود کلاک لازم برای مدار ترتیبی با بدترین حالت تاخیرهای انتشار مشخص می‌شود. این پریود باید به اندازه کافی بزرگ باشد تا داده از طریق رجیسترها و بخش منطقی عبور کرده و قبل از لبه بالارونده بعدی کلاک در ورودی رجیستر مقصد آماده شود. این شرایط با عبارت زیر برآورده می‌شود.

$$T > t_{c-q} + t_{su} \quad (۲-۱)$$

و همینطور زمان ماندگاری برای رجیستر مقصد باید کوتاه‌تر از حداقل تاخیر انتشار شبکه منطقی باشد.

$$t_{hold} < t_{c-q, cd} + t_{logic, cd} \quad (۳-۱)$$

متأسفانه تحلیل فوق تا حدودی ساده انگارانه است چون هیچ وقت کلاک ایده آل نیست. لبه‌های مختلف کلاک، نه کاملاً پریودیک است و نه کاملاً همزمان. در اثر تغییرات محیطی و فرآیند ساخت سیگنال کلاک، هم تغییرات مکانی^۱ و هم زمانی^۲ دارد که منجر به افت کارآیی و یا خرابی مدار می‌شود.

^۱ spatial

^۲ temporal

۱-۶- ساختن درخت کلاک

ساختن درخت کلاک با میزان انحراف صفر^۱، معمولاً به صورت طراحی پایین به بالا انجام می‌شود. در ابتدای عملیات سنتز درخت کلاک باینری، مکان‌های مربوط به ماجول‌ها بر روی سطح دو بعدی تراشه مشخص می‌شوند. سپس ماجول‌ها به دسته‌های دوتایی بخش‌بندی می‌شوند و هر دو ماجول در یک دسته به وسیله دو سیم به یک گره وصل می‌شوند. این گره را در اصطلاح گره والد و دو گره‌ای که به وسیله سیم به این گره وصل می‌شوند گره‌های فرزند می‌گویند. گره‌های ورودی ماجول‌ها را گره‌های سطح اول و گره‌های والد را گره‌های سطح دوم می‌نامند. عملیات برای گره-های سطح دوم و تشکیل گره‌های سطح سوم تکرار می‌شود. این عملیات تا زمانی که به سطحی با یک گره (که همان گره منبع است) ادامه پیدا می‌کند. در هر سطح با انتخاب دسته‌های دوتایی که باید در سطح بالاتر باهم تلفیق شوند، مکان والد مربوط به این دسته‌ها با محاسبه طول سیم‌های مربوط به هر کدام از فرزندان تعیین می‌گردد.

۱-۷- انحراف کلاک پالس

تغییرات مکان (در زمان رسیدن) لبه کلاک در یک مدار مجتمع، انحراف کلاک نامیده می‌شود. انحراف کلاک بین نقاط i و j روی IC با $\delta(i, j) = t_i - t_j$ مشخص می‌شود که در آن t_i و t_j موقیت لبه بالارونده کلاک نسبت به مرجع است. انتقال داده بین رجیسترهای R_1 و R_2 شکل ۱-۱ در نظر بگیرید. انحراف کلاک بسته به جهت مسیریاب و موقعیت منبع کلاک، می‌تواند مثبت یا منفی باشد. دیاگرام زمانی برای حالت انحراف مثبت در شکل ۱-۲ نشان داده شده است. همانطور که این شکل نشان می‌دهد، لبه بالارونده کلاک در رجیستر دوم به مقدار مثبت δ تاخیر یافته است [۲۶].

^۱ Zero Skew