

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشگاه صنعتی اصفهان

دانشکده برق و کامپیوتر

طراحی مدار جمع و تفریق کننده اعشاری  
بهینه بصورت خط لوله

پایان نامه کارشناسی ارشد معماری سیستمهای کامپیوتر

علی فانیان

استاد راهنما

دکتر شادرخ سماوی

۱۳۸۲ / ۷ / ۲۰

مرکز اطلاعات مدارک علمی ایران  
تهیه مدارک

۱۳۸۲ / ۷ / ۲۰

مرکز اطلاعات مدارک علمی ایران  
تهیه مدارک

۱۳۸۱

۴۸۵۸۸



دانشگاه صنعتی اصفهان

دانشکده برق و کامپیوتر

پایان نامه کارشناسی ارشد رشته معماری سیستمهای کامپیوتری آقای علی فانیان  
تحت عنوان

طراحی مدار جمع و تفریق کننده اعشاری  
بهینه بصورت خط لوله

در تاریخ ۱۳۸۱/۶/۷ توسط کمیته تخصصی زیر مورد بررسی و تصویب نهائی قرار گرفت.

دکتر شادرخ سماوی

۱- استاد راهنمای پایان نامه

دکتر سید مسعود سیدنی

۲- استاد مشاور پایان نامه

دکتر علی محمد دوست حسینی

سرپرست تحصیلات تکمیلی دانشکده

از تمامی کسانی که مرا برای انجام این پایان نامه یاری کردند تشکر می کنم. به ویژه از جناب آقای دکتر شادرخ سماوی که راهنمائیهای ایشان بسیار ارزنده بود. همچنین از ریاست محترم دانشکده جناب آقای دکتر سید مسعود سیدی که به عنوان استاد مشاور این پایان نامه مرا یاری کردند تشکر می کنم. از آقایان دکتر پالهننگ ، مهندس حسن تفضلی که در جلسه دفاعیه اینجانب شرکت نمودند و از آقای دکتر علی محمد دوست حسینی مسئول تحصیلات تکمیلی دانشکده برق و کامپیوتر نیز کمال تشکر را دارم. همچنین از پدر و مادر عزیزم که حمایتهای معنوی ایشان باعث ساده تر گشتن کار تحقیق شد تشکر فراوان می نمایم.

کلیه حقوق مادی مترتب بر نتایج مطالعات،  
ابتکارات و نوآوریهای ناشی از تحقیق موضوع  
این پایان نامه متعلق به دانشگاه صنعتی اصفهان است.

تقدیم به حضرت ولی عصر امام زمان (عج)

و

پدر، مادر و همسر عزیزم

## فهرست مطالب

صفحه	عنوان
شش	فهرست مطالب.....شش
	چکیده.....
۱	فصل اول: مقدمه.....۱
۵	فصل دوم: اعداد ممیز شناور.....۵
۶	۱-۲) استاندارد IEEE 754.....۶
۸	۲-۲) جمع کننده و تفریق کننده اعشاری کلاسیک.....۸
۸	۱-۲-۲) الگوریتم جمع و تفریق اعداد اعشاری.....۸
۲۰	فصل سوم: پیاده سازی مدار جمع کننده اعشاری کلاسیک.....۲۰
۲۰	۱-۳) مدار جمع و تفریق کننده اعشاری کلاسیک.....۲۰
۲۷	۲-۳) بررسی عملکرد مدار جمع و تفریق کننده اعشاری کلاسیک.....۲۷
۲۸	۳-۳) مدارهای بهینه جمع و تفریق کننده اعشاری.....۲۸
۴۰	فصل چهارم: مدار جمع و تفریق کننده اعشاری آسنکرون.....۴۰
۴۰	۱-۴) طراحی ناهمگام و سابقه تاریخی آن.....۴۰
۴۱	۱-۱-۴) مزایای طراحی ناهمگام.....۴۱
۴۳	۲-۱-۴) بررسی برخی نقاط ضعف طراحی ناهمگام.....۴۳
۴۴	۳-۱-۴) معرفی برخی ریزپردازنده های ناهمگام.....۴۴
۴۵	۴-۱-۴) استفاده توامان از طراحی همگام و ناهمگام.....۴۵
۴۵	۲-۴) مدار جمع کننده اعشاری آسنکرون.....۴۵
۴۶	۳-۴) طراحی مدار آسنکرون.....۴۶
۴۶	۴-۴) بررسی مدار آسنکرون.....۴۶
۴۸	۵-۴) احتمال رخداد دسته های مختلف در عملیات نرمالیزاسیون.....۴۸
۴۹	۱-۵-۴) احتمال رخداد حالات مختلف در نرمالیزه سازی موقعی که نماها برابر باشند.....۴۹
۵۹	۲-۵-۴) احتمال رخداد حالات مختلف نرمالیزه سازی موقعی که نماها یک واحد اختلاف دارند.....۵۹
۷۱	۶-۴) بررسی عملکرد مدار آسنکرون.....۷۱

۲۴.....	فصل پنجم: مدار جمع و تفریق کننده اعشاری سریع بر اساس معماری خط لوله
۷۴.....	۱-۵) معماری مدار جمع و تفریق کننده اعشاری سریع
۷۵.....	۱-۱-۵) گام اول در معماری مدار جمع کننده اعشاری سریع
۷۶.....	۲-۱-۵) گام دوم در معماری مدار سریع جمع کننده اعشاری
۷۸.....	۳-۱-۵) گام سوم در معماری مدار سریع جمع و تفریق کننده و اعشاری
۷۹.....	۲-۵) پیاده سازی مدار جمع و تفریق کننده اعشاری سریع
۸۵.....	۱-۲-۵) بررسی مدارهای داخلی بلوک دوم
۹۵.....	۲-۲-۵) بررسی مدارهای داخلی بلوک سوم
۱۰۱.....	فصل ششم: نتیجه گیری و پیشنهادات
۱۰۳.....	۱-۶) پیشنهادات ...
۱۰۴.....	ضمیمه: کد VHDL مدار آسترون و شماتیک مدار خط لوله سریع
۱۴۷.....	منابع

## چکیده

مدارات جمع و تفریق کننده از جمله مدارات پایه در پردازنده‌های محاسباتی است. در محاسبات علمی بیشتر از اعداد حقیقی به جای اعداد صحیح استفاده می‌شود. با توجه به استفاده روز افزون اعداد اعشاری در محاسبات طراحان را بر آن داشته تا مدارات سریع و بهینه را برای عملیات روی اعداد حقیقی طراحی کنند. طراحی مدارات اعشاری با پیچیدگی بیشتری نسبت به مدارات اعداد صحیح همراه است. این پیچیدگی به خاطر نوع و نحوه نمایش اعداد اعشاری و استانداردهایی است که در این ارتباط وجود دارد. امروزه با توجه به سرعت‌های مورد نیاز نمی‌توان از مدارات سنتی جمع و تفریق کننده اعشاری استفاده کرد. این مسئله باعث شده است که تحقیقات گسترده روی مدارات جمع و تفریق کننده اعشاری انجام گیرد. در این پایان نامه با بررسی تحقیقات قبلی و دستاوردهای جدید دو مدار جمع و تفریق کننده اعشاری طراحی شده است. مدار اول بصورت آسنکرون عمل می‌کند. این مدار در مواردی که حجم سخت افزار مورد استفاده از اولویت برخوردار باشد بهینه است ولی زمان پاسخ آن به ورودی‌های مدار بستگی دارد. مدار دوم با توجه به نیاز پردازنده‌های امروز طراحی شده و بصورت سنکرون عمل می‌کند. این مدار علاوه بر بهینه بودن از نظر سرعت در استفاده از سخت افزار نیز بهینه است. طراحی مدار جمع و تفریق کننده اعشاری که از خط لوله استفاده می‌کند با توجه به ساختار اعداد اعشاری با مشکلاتی همراه است. در این مدار از خط لوله کاملاً متقارن استفاده شده است.

## فصل اول

### مقدمه

انسان از گذشته دور تا کنون با اعداد و محاسبات عددی سروکار داشته است به گونه ای که امروزه نقش محاسبات عددی در زندگی روزمره به سادگی قابل مشاهده است. به موازات رشد و پیشرفت علم، محاسبات عددی نیز روز به روز پیچیده تر می شود. پیچیدگی روز افزون محاسبات عددی انسان را برآن داشت تا با ارائه ابزارها و تکنیکهایی که بتواند در راستای تسهیل و تسریع محاسبات سودمند واقع گردند گام بردارد.

با پیدایش مدارهای دیجیتال<sup>1</sup> و ریز پردازنده ها<sup>2</sup> انقلاب بزرگی در زمینه سیستمهای محاسباتی و کاربردهای وابسته به آن ها بوجود آمد، به گونه ای که امروزه ریز پردازنده ها در طیف وسیعی از کاربردها، مورد استفاده قرار می گیرند.

قسمت اعظمی از مدارها در ریز پردازنده ها به انجام محاسبات عددی اختصاص دارد. اگر نگاهی به پردازنده های قدیمی شود در می یابیم که به خاطر مشکلات و مسائلی که در آن زمان در طراحی و پیاده سازی مدارهای سخت افزاری VLSI<sup>3</sup> وجود داشته اند، طراحان را مجبور به استفاده از کمک پردازنده های جنبی<sup>4</sup> در کنار پردازنده اصلی کرده اند.

---

<sup>1</sup> Digital Circuite

<sup>2</sup> Processor

<sup>3</sup> Very Large Scale Integration

<sup>4</sup> Coprocessor

با تلاش محققین و پژوهشگران در استفاده از مدارهای دیجیتال در انجام محاسبات عددی هر روز ریز پردازنده های قوی تری نسبت به نمونه قبلی پا به عرصه وجود می گزارند. این تحقیقات در قالب دو گروه دنبال می شد. گروه اول مسائل مربوط به ریز پردازنده و پیاده سازی آنها را دنبال می کردند. این گروه از محققین با انجام تحقیقات گسترده روی نیمه هادیها سعی در کم کردن حجم و افزایش سرعت ترانزیستورها کرده اند. دسته دوم با بررسی توان موجود در طراحی مدارهای سخت افزاری سعی در ارائه مدارهایی با معماری مناسب نمودند تا عملیات پردازش به صورت بهینه انجام گیرد.

امروزه با وجود کامپیوترهای پیشرفته مراحل تحقیقات و شبیه سازی عملیات به سادگی قابل انجام است که این خود باعث پیشرفت سریعتر محققان در رسیدن به اهداف خود می شود.

با توجه پیشرفتی که در ارتباط با مدارهای VLSI<sup>1</sup> و ULSI<sup>1</sup> پدید آمده طراحی مدارهای محاسباتی پیچیده امکان پذیر شده است. در حقیقت توابعی که تا چندی قبل فقط به شکل محاسباتی نرم افزاری پیاده سازی می شد امروزه بخاطر قرار گرفتن میلیونها ترانزیستور در مقیاسی کوچک بصورت سخت افزاری طراحی می شود. این پیشرفت، محققان را برآن داشت تا با تجدید نظر روی مدارهای محاسباتی سعی در ارائه مدارهایی کنند که هم از لحاظ حجم بهینه باشد و مهمتر اینکه در کمترین زمان ممکن عملیات را انجام دهند.

کلیه ریز پردازنده های رایج امروزی به صورت همگام کار می کنند. یعنی در آنها به منظور کنترل روند تبادل اطلاعات و در کل عملکرد در مدار، از حضور یک سیگنال پالس ساعت بهره گرفته می شود. در مدارهای گسترده همگام، به منظور حفظ هماهنگی لازم بین عناصر موجود در مدار لازم است که فرکانس این سیگنال به اندازه کافی کوچک در نظر گرفته شود تا تاخیر زمانی موجود در زمان رسیدن این سیگنال هماهنگ کننده به کلیه واحدها و یا تاخیر فعالیت خود این واحدها در بدترین شرایط، در صحت عملکرد مدار خللی ایجاد نکند. این مسئله یکی از بزرگترین محدودیتهای موجود بر سر راه افزایش بازده و کارایی مدارهای همگام به شمار می رود. به دنبال آشکار شدن بیش از پیش مشکلاتی که در ارتباط با مدارهای همگام مطرح می شدند، ایده استفاده از مدارهای ناهمگام<sup>2</sup> از اواسط دهه ۱۹۵۰ میلادی مطرح گردید.

در این مدارها بجای استفاده از پالس ساعت از یک سری سیگنال کنترلی خاص جهت کنترل روند تبادل اطلاعات و عملکرد کلی سیستم استفاده می شود. این مسئله هر چند باعث پیچیده شدن طراحی مدارهای ناهمگام نسبت به نمونه های متناظر همگام آنها گردیده است ولی در مقابل نیز نمی توان از برتری های که در مدارهای ناهمگام به جهت حذف سیگنال پالس ساعت بدست آمده اند چشم پوشید. در کل می توان گفت استفاده از دو سبک طراحی همگام و یا ناهمگام در طراحی سیستم های محاسباتی علی رغم اینکه

<sup>1</sup> Ultra Large Scale Integration

<sup>2</sup> Asynchronous

می تواند مزایایی را نسبت به نمونه دیگر در پی داشته باشد ولی در عین حال هر کدام از نقاط ضعف غیر قابل انکاری برخوردار است که این امر می تواند زمینه ایده استفاده توامان از دو سبک طراحی همگام و ناهمگام (GALS)<sup>1</sup> را در طراحی یک سیستم محاسباتی مطرح کند.

یکی از قسمتهای مهم در پردازنده های امروزی واحد مربوط به پردازش اعداد اعشاری است. در ریز پردازنده های قدیمی برای پردازش اعداد اعشاری از سخت افزار استفاد نمی شد، بلکه با استفاده از نرم افزار عملیات اعشاری را انجام می دادند. این روش ساده ولی بسیار کند است و امروزه اصلاً جوابگو نیست. از طرفی پردازش اعداد اعشاری به سادگی اعداد صحیح نیست و از پیچیدگی خاصی برخوردار است. پردازش روی اعداد اعشاری شامل عملیات مختلفی مانند جمع و تفریق، ضرب و تقسیم، محاسبه توابع جبری و مثلثاتی و... را دربردارد.

در این پایان نامه، هدف بررسی عملیات جمع و تفریق اعشاری و طراحی مدار جمع و تفریق کننده اعشاری به روشهای مختلف و همچنین ارائه طرحی است که با در نظر گرفتن حجم سخت افزار مورد استفاده، سعی در کاهش تاخیر دارد. این مدار با استفاده از معماری مناسب و خط لوله متقارن و موازی سازیهایی که در آن انجام گرفته است از سرعت بالایی برخوردار است.

ساختار پایان نامه به ترتیب زیر است:

در فصل دوم، ابتدا به بررسی ساختار اعداد ممیز شناور و ارائه استاندارد مورد استفاده برای نمایش اعداد ممیز شناور پرداخته شده است. سپس به بررسی الگوریتم جمع و تفریق کلاسیک اعداد اعشاری می پردازیم. توجه عمده این فصل، به روش نمایش اعداد اعشاری و چگونگی انجام عملیات جمع و تفریق روی آنها است.

در فصل سوم، ابتدا به نحوه پیاده سازی مدار جمع و تفریق کننده اعشاری کلاسیک پرداخته می شود. سپس عملکرد این مدار مورد ارزیابی قرار خواهد گرفت و نقاط ضعف آن مورد بررسی قرار می گیرد. در پایان این فصل مدارهای بهینه جمع و تفریق کننده اعشاری بررسی خواهد شد.

در فصل چهارم، ابتدا مقدمه ای از طراحی مدارهای آسنکرون و استفاده آنها در پردازندهها ارائه می شود. سپس به طراحی مدار جمع و تفریق کننده اعشاری بصورت آسنکرون پرداخته، و با بررسی احتمالات در رخداد حالات مختلف، کارایی مدار جمع و تفریق کننده اعشاری را مورد ارزیابی قرار می دهیم.

در فصل پنجم، ابتدا معماری مدار سریع جمع و تفریق کننده اعشاری پیشنهادی مورد بررسی قرار خواهد گرفت، سپس طراحی سخت افزار و پیاده سازی مدار ارائه خواهد شد.

<sup>1</sup> Globally Asynchronons Locally Synchronons

در فصل ششم، به تحلیل نتایج و ارائه پیشنهادات اختصاص دارد.  
در ضمن پایان نامه دارای یک پیوست است که کدها و شماتیک مدارهای طراحی شده در این قسمت  
آمده است.

## فصل دوم

### اعداد ممیز شناور

امروزه اعداد اعشاری بطور روز افزون مورد استفاده قرار می گیرند. در کامپیوترهای اولیه که حجم پردازش آنها محدود بوده برای پردازش اعداد حقیقی<sup>1</sup> از نمایش آنها بصورت ممیز ثابت<sup>2</sup> استفاده می شد. در نمایش اعداد بصورت ممیز ثابت یک مکان خاص برای ممیز قائل می شوند و عدد را با آن فرمت نشان می دهند. برای مثال در نمایش اعداد ممیز ثابت که از چهار بایت استفاده می کند می توان محل ممیز را بین بایتهای سوم و چهارم قرار دهیم. بنابراین برای نمایش اعداد با این فرمت یک بایت برای قسمت صحیح عدد و سه بایت برای قسمت اعشاری عدد مورد استفاده قرار می گیرد. همانطور که ملاحظه می شود وسعت اعدادی که می توان در ممیز ثابت استفاده کرد بسیار محدود است. مهمتر این که چون محل ممیز ثابت است باعث می شود در ضرب و تقسیم اعداد حقیقی دقت را به مقدار زیادی از دست بدهیم. برای مثال فرض کنید که دو رقم برای نمایش قسمت اعشار استفاده شده باشد، اگر عمل ضرب روی دو عدد با این فرمت انجام دهیم نیاز به چهار رقم برای نمایش قسمت اعشار نیاز است. اما چون دو رقم بیشتر برای قسمت اعشار در نظر گرفته نشده است، مجبور به حذف دو رقم کم ارزش حاصل می شویم و با این کار باعث از دست رفتن دقت عدد می شود. به همین دلیل در نمایش اعداد حقیقی بجای استفاده از اعداد ممیز ثابت به سراغ

---


<sup>1</sup>Real

<sup>2</sup>Fixed Point

نمایش آنها بصورت ممیز شناور<sup>۳</sup> رفته اند. در نمایش اعداد حقیقی به صورت ممیز شناور همانطور که از معنی آن استنباط می شود محل ممیز ثابت نیست. این روش براساس نمایش اعداد حقیقی بصورت علمی آن است. در این نوع نمایش برای پایه ۱۰ اعداد بصورت  $a \times 10^b$  است. در این نمایش به  $a$ ، مانتیس و به  $b$ ، نمای عدد ممیز شناور می گویند. مثلاً عدد 123.456 را می توان بصورت  $1.23456 \times 10^2$  نشان داد. همانطور که قبلاً ملاحظه شد در نمایش ممیز ثابت اصطلاحاً عدد در یک پنجره محدود بود. یا بعبارت دیگر تعداد رقمهای صحیح عدد و تعداد رقمهای اعشاری آن در یک پنجره ثابت قرار داشتند. همین مسئله باعث از دست رفتن دقت می شد. برای مثال ضرب دو عدد 1.31 و 2.31 را در نظر بگیرید، حاصل بصورت 3.0261 می شود که در غالب نمایش چهار رقم ممیز ثابت به صورت 03.02 در می آید. در صورتی که یک رقم این عدد صفر است. اگر در این روش مجاز به تغییر محل ممیز بودیم با جابجا کردن یک مکان به سمت چپ می توانستیم عدد را بصورت 3.026 ذخیره کنیم و یا به اصطلاح دقت را بالا ببریم. این مشکل در نمایش اعداد حقیقی بصورت ممیز شناور حل شده است. بنابراین محدوده وسیعی از اعداد با این روش قابل نمایش است. مثلاً در نمایش اعداد ممیز شناور که از پنج رقم استفاده می کنند دامنه این اعداد از 0.00001 تا 99999 گسترده شده است.

#### ۱-۲) استاندارد IEEE 754

با استفاده روز افزون از نمایش اعداد حقیقی بصورت ممیز شناور، انجمن IEEE تصمیم به وضع استاندارد برای نمایش اعداد ممیز شناور در کامپیوترها گرفت. این انجمن برای نمایش اعداد اعشاری استاندارد با نام IEEE 754 [1] را منتشر کرد. در این استاندارد که برای نمایش دودویی اعداد اعشاری در کامپیوترها در نظر گرفته شده بود اعداد حقیقی را به دو دسته دقت واحد و دقت مضاعف<sup>۲</sup> تقسیم کردند. در دقت واحد برای نمایش عدد حقیقی از ۳۲ بیت استفاده می کنند و در دقت مضاعف از ۶۴ بیت برای نمایش عدد حقیقی استفاده می کنند. فرمت نمایش اعداد در شکل (۱-۲) آمده است.



شکل ۱-۲: فرمت اعداد اعشاری در IEEE 754

<sup>3</sup>Floating point

<sup>1</sup> Single Precision

<sup>2</sup> Double Precision