



طراحی مبدل آنالوگ به دیجیتال الگوریتمی توان پایین

نگارش:

مریم زارع

اساتید راهنما:

دکتر رضا لطفی - دکتر محمد میمندی نژاد

رساله جهت دریافت درجه کارشناسی ارشد

در رشته مهندسی برق-الکترونیک

شهریور ۱۳۸۸

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ

ای خدایی که تنها به تو از همه‌ی عالم بی‌نیاز توان شد و به همه‌ی خلق از تو بی‌نیاز نتوان شد، فضل و کرم تو مرا با تو مانوس می‌سازد و احسانت مرا به سوی درگاه تو رهبری می‌کند، مرا از درگاه خود ناامید بازگردان.

تقدیم به:

پدر مهربانم

و

همه‌ی کسانی که دوستشان دارم

تقدیر و تشکر

شکر و سپاس خداوندی را سزاست که علم را وسیله‌ای برای کسب معرفتش قرار داد. با سپاس و تقدیر فراوان از شما اساتید بزرگوار جناب آقای دکتر لطفی و دکتر میمندی‌نژاد که مجال علم اندوزی را نصیب من کردید و همواره راهنمای من در مسیرهای علمی بوده‌اید و مرا از تجربه‌های علمی و اخلاقی خود بهره‌مند ساختید.

همچنین با سپاس از خانواده‌ی عزیز و مهربانم که مایه‌ی دلگرمی من بودند و مرا با دعای خیر خویش یاری کردند.

چکیده

مبدل‌های آنالوگ به دیجیتال (ADC)، پردازش سیگنال‌های آنالوگ جهان واقعی را در حوزه دیجیتال امکان پذیر می‌سازند. در میان ساختارهای متعدد ADC، مبدل‌های الگوریتمی (یا دوره ای^۱)، به صورت یک معماری مناسب برای تحقق مبدل‌های آنالوگ به دیجیتال با سرعت‌های نمونه‌برداری پایین تا متوسط و دقت‌های بین ۸ تا ۱۷ بیت با کمترین توان مصرفی و سطح سیلیکن اشغالی شناخته شده است. این مبدل‌ها در سیستم‌های سنسور، قطعات پزشکی، سیستم‌های چند رسانه ای^۲، حسگرهای تصویر و گره‌های حسگر بی سیم^۳ کاربردهای فراوانی یافته‌اند. امروزه در دستگاه‌های قابل حمل که از طریق باتری تغذیه می‌شوند، مصرف توان و مساحت کم یک نیاز اصلی و مهم می‌باشد. از این جهت روش‌هایی که بتوانند توان مصرفی و مساحت را کاهش دهند، کاربردهای متنوعی پیدا کرده و از اهمیت زیادی برخوردار هستند. توان مصرفی یکی از مهمترین مشخصه‌های یک مبدل آنالوگ به دیجیتال مجتمع است.

پایان نامی حاضر به بررسی روشهای کاهش توان مصرفی موجود در مبدل الگوریتمی پرداخته و با ارائه یک روش جدید، ساختار مبدل الگوریتمی از نظر توان مصرفی بهینه شده است. در این پژوهش با ارائه روش پیشنهادی مقیاس گذاری خازنها و استفاده از آپ امپ با بایاس وفقی، ساختار متداول مبدل الگوریتمی اصلاح شده و توان مصرفی آپ امپ و در نتیجه کل مبدل کاهش می یابد. برای این منظور، با توجه به اینکه اهمیت اندازه‌ی خازنها در مبدل آنالوگ به دیجیتال الگوریتمی، از سیکل پرارزش به کم ارزش به شدت کاهش می‌یابد، کاهش توان مصرفی مبدل با استفاده از تغییر خازنها در سیکلهای مختلف، متناسب با ارزش بیت متناظر انجام شده است.

در این پایان نامه یک مبدل آنالوگ به دیجیتال الگوریتمی ۱۲ بیتی با فرکانس نمونه براری 104KS/s در ولتاژ تغذیه 1.8V در تکنولوژی 0.18μm CMOS با استفاده از تکنیک پیشنهادی و نیز با ساختار متداول به طور کامل در سطح سیستمی و مداری طراحی و شبیه سازی شده است. نتایج شبیه سازی Hspice این دو مبدل مؤید این هستند که مبدل الگوریتمی با ساختار پیشنهادی نسبت به ساختار متداول در حدود ۵۳٪ کاهش توان داشته است.

¹ Cyclic

² Multimedia

³ Wireless Sensor Node

فصل اول- پیشگفتار	۱
۱-۱ انگیزه این پژوهش	۱
۲-۱ ساختار پایان نامه	۲
فصل دوم- مروری بر مبدل‌های آنالوگ به دیجیتال الگوریتمی و منابع خطا در آنها	۳
۱-۲ مقدمه	۳
۲-۲ مبدل آنالوگ به دیجیتال الگوریتمی	۳
۳-۲ معماری طبقه ۱.۵ بیت	۵
۱-۳-۲ تحقق مبدل الگوریتمی با طبقه ۱.۵ بیت در قالب مدارهای خازن سوئیچشونده با ۶ خازن	۶
۲-۳-۲ تحقق مبدل الگوریتمی با طبقه ۱.۵ بیت در قالب مدارهای خازن سوئیچشونده با ۴ خازن	۷
۴-۲ منابع خطا در مبدل آنالوگ به دیجیتال الگوریتمی	۹
۱-۴-۲ نویز حرارتی	۹
۲-۴-۲ آفست مقایسه‌گرها	۱۰
۳-۴-۲ بهره DC حلقه باز محدود	۱۰
۴-۴-۲ ولتاژ افست تقویت کننده	۱۱
۵-۴-۲ نرخ چرخش و پهنای باند محدود آپ امپ	۱۲
۶-۴-۲ عدم تطبیق خازن‌ها	۱۲
۷-۴-۲ غیرخطی بودن خازن	۱۳
۸-۴-۲ خطاهای ناشی از سوئیچ	۱۳
۵-۲ نتیجه گیری	۱۵
فصل سوم- روش‌های کاهش مصرف توان در مبدل آنالوگ به دیجیتال الگوریتمی	۱۶
۱-۳ مقدمه	۱۶
۲-۳ تکنیک اپ امپ سوئیچ شونده	۱۶
۳-۳ تکنیک به اشتراک گذاشتن اپ امپ	۱۹
۴-۳ تکنیک به اشتراک گذاشتن خازن‌ها	۲۲
۵-۳ استفاده از توپولوژی جدید مداری	۲۵
۶-۳ تکنیک استفاده از اپ امپ با بایاس دینامیک	۲۵

۲۷ ۷-۳ تکنیک کالیبراسیون دیجیتال
۲۸ ۸-۳ تکنیک پیشنهادی
۲۹ ۱-۸-۳ ساختار پیشنهادی
۳۱ ۹-۳ نتیجه گیری
۳۳	فصل چهارم- طراحی سیستمی مبدل آنالوگ به دیجیتال الگوریتمی
۳۳ ۱-۴ مقدمه
۳۳ ۲-۴ طراحی سیستمی مبدل
۳۳ ۱-۲-۴ محاسبات نوین
۳۷ ۲-۲-۴ طراحی سیستمی تقویت کننده
۴۲ ۳-۴ نتایج طراحی سیستمی ساختار متداول و پیشنهادی
۴۵	فصل پنجم- طراحی مدار مبدل آنالوگ به دیجیتال الگوریتمی
۴۵ ۱-۵ مقدمه
۴۶ ۲-۵ تقویت کننده عملیاتی
۴۶ ۱-۲-۵ انتخاب توپولوژی
۴۷ ۲-۲-۵ طراحی تقویت کننده عملیاتی برای مبدل الگوریتمی متداول
۴۹ ۱-۲-۲-۵ مدار بایاس
۵۰ Common Mode Feedback (CMFB) مدار ۲-۲-۲-۵
۵۱ ۳-۲-۲-۵ نتیجه شبیه سازی تقویت کننده عملیاتی برای مبدل الگوریتمی متداول
۵۲ ۳-۲-۵ طراحی تقویت کننده عملیاتی با بایاس و فقی برای مبدل الگوریتمی پیشنهادی
۵۳ ۱-۳-۲-۵ نتیجه شبیه سازی تقویت کننده عملیاتی با بایاس و فقی
۵۴ ۳-۵ مقایسه گر
۶۰ ۱-۳-۵ نتیجه شبیه سازی مقایسه گر
۶۲ ۴-۵ طراحی مدار مبدل DAC و sub-ADC
۶۳ ۵-۵ طراحی مدارات دیجیتال
۶۴ ۱-۵-۵ نتیجه شبیه سازی مدارات دیجیتال
۶۵ ۶-۵ سوئیچ ها
۶۸ ۷-۵ طراحی بافرهای ولتاژ

۷۲ نتیجه شبیه سازی بافر های ولتاژ
۷۵ نتیجه شبیه سازی مبدل آنالوگ به دیجیتال الگوریتمی با ساختار متداول
۷۶ نتیجه شبیه سازی مبدل آنالوگ به دیجیتال الگوریتمی با ساختار پیشنهادی
۷۸ نتیجه گیری
۷۹ فصل ششم- نتیجه گیری و پیشنهادها
۷۹ ۱-۶ نتیجه گیری
۸۰ ۲-۶ پیشنهادها
۸۱ مراجع

فصل اول

پیشگفتار

۱-۱ انگیزه این پژوهش

امروزه نیاز به پردازش اطلاعات در حوزه دیجیتال بیش از پیش احساس می‌شود. دنیای دیجیتال از قابلیت‌های منحصر به فردی از قبیل مجتمع‌سازی بالا، قابلیت طراحی و تست دقیق و راحت و حساسیت کم به نویز آنالوگ برخوردار است. از سویی دنیای واقعی اطراف ما، دنیای سیگنال‌های آنالوگ است. بنابراین برای بهره‌مندی از پردازش اطلاعات در دنیای دیجیتال، نیازمند استفاده از مبدل‌های آنالوگ به دیجیتال و دیجیتال به آنالوگ، به عنوان بلوک‌های واسط بین دو حوزه آنالوگ و دیجیتال هستیم. به عبارتی دیگر مبدل‌های آنالوگ به دیجیتال (ADC)، پردازش سیگنال‌های آنالوگ جهان واقعی را در حوزه دیجیتال امکان پذیر می‌سازند.

در سال‌های اخیر کاربرد دستگاه‌های قابل حمل مثل کامپیوترهای قابل حمل، تلفن همراه، پخش کننده‌های موسیقی دیجیتال همچنین شبکه‌های حسگر بی سیم و نیز قطعات الکترونیکی قابل کاشت در بدن، بسیار افزایش یافته است. این دستگاه‌ها از باتری استفاده می‌کنند و یا به صورت بی سیم تغذیه می‌شوند. اگر چه تراکم مدارات مجتمع دیجیتال بر روی یک تراشه تا حد زیادی از قانون Moore تبعیت می‌کند، اما ظرفیت باتری‌ها متناسب با این معیار تغییر نکرده است. بنابراین بایستی در مدارات دیجیتال و همچنین مدارات سیگنال ترکیبی (مانند مبدل‌های آنالوگ به دیجیتال و دیجیتال به آنالوگ)، از ساختارهایی که از نظر توان مصرفی بهینه و کارا می‌باشند استفاده نمود. علاوه بر این، توان مصرفی در وسایل غیر قابل حمل نیز مهم می‌باشد. ملاحظات متعددی از نقطه نظر توان مصرفی وجود دارد که از جمله آنها می‌توان به هزینه خنک کردن و قابلیت اطمینان متأثر از افزایش دما اشاره کرد. احتمال خطا در تراشه‌ها در اثر افزایش دما در شرایط طبیعی محیطی جند برابر می‌شود. بنابراین امروزه مسئله توان مصرفی در طراحی مدارات از مهمترین چالش‌های طراحان می‌باشد.

کاربردهای فراوان مبدل‌های آنالوگ به دیجیتال الگوریتمی در مواردی که سرعت‌های نمونه‌برداری پایین تا متوسط و دقت‌های متوسط به بالا با کمترین توان مصرفی و سطح سیلیکن اشغالی، مورد نیاز است و همچنین تمایل به سمت سیستم‌های با توان مصرفی پایین، بر اهمیت طراحی بهینه این مدارها، بیش از پیش افزوده است. روش‌های متعددی به منظور کاهش توان مصرفی در مبدل‌های آنالوگ به دیجیتال الگوریتمی ارائه شده است. با این وجود در پژوهش‌های صورت گرفته، به دلیل تکرار ساختار آنالوگ در همه‌ی سیکل‌ها بازدهی مبدل همچنان پایین است. بنابراین هدف از این پژوهش، اصلاح ساختار متداول مبدل الگوریتمی از نقطه نظر مصرف توان می‌باشد.

۱-۲ ساختار پایان نامه

در فصل دوم این پایان نامه، ابتدا به معرفی و تشریح عملکرد مبدل الگوریتمی پرداخته و دو نمونه متداول پیاده سازی این مبدل معرفی و توضیح داده شده است. سپس به بررسی منابع خطای موثر در عملکرد این مبدل پرداخته شده است. فصل سوم، به بررسی روش‌های کاهش مصرف توان در این مبدل اختصاص دارد. در بخش انتهایی این فصل، روش پیشنهادی مبتنی بر تکنیک مقیاس گذاری خازن‌ها برای کاهش مصرف توان بیان شده و سپس چگونگی پیاده سازی مبدل الگوریتمی پیشنهادی شرح داده می‌شود. طراحی و شبیه سازی سیستمی مبدل الگوریتمی با ساختار متداول و پیشنهادی (در نرم افزار MATLAB) در فصل چهارم بررسی خواهد شد. در فصل پنجم، بلوک‌های مختلف مبدل نظیر تقویت کننده، مقایسه گر، مدار sub-ADC و DAC¹، سوئیچ ها و بافرها طراحی و با توجه به نتایج سیستمی فصل چهارم مشخصات و ملزومات اجزای مختلف برای هر دو مبدل (با ساختار متداول و ساختار اصلاح شده ی پیشنهادی) مشخص می‌شود. در این فصل یک تقویت کننده با بایاس وقتی به منظور نصف کردن جریان متناسب با ایده ی پیشنهادی معرفی و طراحی می‌شود. طراحی و محاسبات انجام شده ی این فصل برای بررسی موردی طراحی مبدل الگوریتمی ۱۲ بیتی با فرکانس نمونه برداری 104kHz در ولتاژ تغذیه 1.8V در تکنولوژی 0.18μm CMOS با ساختار متداول و پیشنهادی، بکار رفته است. پس از بررسی ملاحظات طراحی، نتایج شبیه سازی های مداری برای بلوک های مختلف و نیز مبدل های الگوریتمی متداول و اصلاح شده، در فصل ششم ارائه شده است. نهایتاً در فصل هفتم به نتیجه گیری پرداخته و پیشنهادهایی برای پژوهش‌های بعدی ارائه می‌شود.

¹ Digital to Analog Converter

فصل دوم

مروری بر مبدل‌های آنالوگ به دیجیتال الگوریتمی و منابع خطا در آنها

۱-۲ مقدمه

در این فصل ابتدا اساس عملکرد مبدل آنالوگ به دیجیتال الگوریتمی توضیح داده خواهد شد. سپس دو نمونه پیاده سازی این مبدل در قالب مدار خازن سوئیچ‌شونده^۱ با استفاده از طبقه تمام تفاضلی ۶ و ۴ خازنه را بررسی می‌نماییم. در ادامه به بررسی منابع خطای موثر در عملکرد این مبدل می‌پردازیم.

۲-۲ مبدل آنالوگ به دیجیتال الگوریتمی


در شکل‌دهی مبدل آنالوگ به دیجیتال الگوریتمی از یک یا دو طبقه پشت‌سر هم، تحت عنوان طبقه باقیمانده^۲ یا طبقه بهره^۳ استفاده می‌شود که خروجی این طبقه به ورودی آن فیدبک می‌شود. ساختار یک مبدل آنالوگ به دیجیتال الگوریتمی متشکل از یک طبقه بهره در شکل ۱-۲ نشان داده شده است. در این ساختار از یک مدار نمونه بردار (SH)، یک زیر مبدل (sub-ADC)، یک مبدل دیجیتال به آنالوگ، یک تفریق‌کننده آنالوگ و یک تقویت‌کننده استفاده می‌گردد. عملکرد مدار به این صورت است که در هر تبدیل ابتدا ورودی آنالوگ نمونه‌گیری می‌شود. این نمونه توسط یک زیر مبدل آنالوگ به دیجیتال، که در حقیقت یک مبدل آنالوگ به دیجیتال فلش است، برای استخراج B بیت کوانتیزه می‌شود. سپس مقدار کوانتیزه شده توسط یک مبدل دیجیتال به آنالوگ دوباره به آنالوگ تبدیل شده و توسط یک تفریق‌کننده از مقدار سیگنال آنالوگ اولیه ورودی کم می‌شود تا مقدار خطای کوانتیزاسیون در خروجی آن ظاهر شود. آنگاه خطای کوانتیزاسیون توسط یک تقویت‌کننده با بهره 2^B به محدوده تمام مقیاس ورودی برده می‌شود. در نهایت سیگنال باقیمانده حاصل در سیکل ساعت بعدی برای استخراج بیت‌های بیشتر به

¹ Switched-Capacitor

² Residue Stage

³ Gain Stage

همان طبقه فیدبک می شود. این امر با توجه به رزولوشن ADC در تعداد دوره‌ی معینی از پالس ساعت تکرار می شود تا تمام بیت‌ها آماده شوند. خروجی هر سیکل را اصطلاحاً ولتاژ باقیمانده می نامند. در پیاده سازی خازن سوئیچ شونده همه اعمال S/H، تبدیل دیجیتال به آنالوگ، تفریق و تقویت توسط یک بلوک مداری به نام مبدل دیجیتال به آنالوگ ضرب کننده (MDAC)¹ که شامل یک تقویت کننده عملیاتی و مجموعه‌ای از خازن‌های سوئیچ شونده است، محقق می شوند.



شکل ۱-۲ ساختار مبدل آنالوگ به دیجیتال الگوریتمی

از مهمترین مزایای مبدل الگوریتمی که در بسیاری از کاربردها مهم است، مساحت کم آن می باشد. زیرا در پیاده سازی آن معمولاً از یک یا دو طبقه SC و مقایسه گر استفاده می شود. از معایب این مبدل، با توجه به اینکه برای یک تبدیل تعداد زیادی سیکل کلاک نیاز می باشد، کند بودن آن است. در معماری مبدل الگوریتمی به دلیل اینکه از لحظه نمونه برداری سیگنال ورودی تا زمانی که کلمه دیجیتال آن نمونه، آماده می شود زمان زیادی نیاز دارد، رکود مبدل^۲ زیاد می باشد. همچنین در این مبدل تا زمانی که فرآیند تبدیل یک نمونه تمام نشود، امکان شروع فرآیند تبدیل نمونه بعدی وجود ندارد. بنابراین با توجه به پایین بودن through put نیز، این مبدل تنها برای کاربردهای فرکانس پایین و متوسط مناسب می باشد.


ساختار مبدل آنالوگ به دیجیتال الگوریتمی از نظر مصرف توان بهینه نیست. زیرا نویز و دقت مورد نیاز، از با ارزشترین بیت (MSB) تا کم ارزشترین بیت (LSB) کاهش می یابد. اما مداری که استفاده می شود معمولاً ثابت است [1]. این امر باعث می شود انرژی که مدار در هر سیکل استفاده می کند ثابت باشد در حالی که نیازی نیست توان مشابهی در همه سیکلها مصرف شود.

¹ Multiplying Digital-to-Analog Converter

² Latency

۳-۲ معماری طبقه ۱.۵ بیت

یکی از تکنیک های بسیار رایج در پیاده سازی این مبدل، استفاده از بیت اضافی^۱ و تصحیح دیجیتالی خطا^۲ به منظور جبران سازی اثر آفست مقایسه گر های بلوک sub-ADC است. ساده ترین طبقه مبدل الگوریتمی، یک طبقه یک بیتی با یک سطح کوانتیزاسیون اضافی است که آن را اصطلاحاً طبقه ۱.۵ بیت می نامند. در این ساختار، یک مقایسه گر به زیر مبدل اضافه شده و در نتیجه دو بیت دیجیتال در خروجی خواهد داشت. تابع انتقال این طبقه در شکل ۲-۲ نشان داده شده است. بازه سیگنال هم در ورودی و هم در خروجی از $-V_{ref}$ تا $+V_{ref}$ می باشد. سطوح تصمیم گیری مقایسه گرها در $-V_{ref}/4$ و $+V_{ref}/4$ تنظیم شده و کدهای خروجی ADC برای سه ناحیه، "00"، "01" و "10" هستند. بیت پر ارزش به عنوان بیت موثر در نظر گرفته می شود و و بیت کم ارزش با بیت پر ارزش سیکل بعد جمع می شود و بدین ترتیب خروجی های اضافی (redundant) به خروجی های باینری تبدیل می شوند. همانطور که در شکل ۲-۲ با خط چین نشان داده شده است، آفست مقایسه گرها می تواند سطوح مقایسه را جابجا کند. و کد خروجی ADC بجای "01"، "00" باقی می ماند. اما در هر حال ولتاژ باقیمانده همچنان در بازه ورودی سیکل بعد قرار دارد و بجای ناحیه "01" یا "00" سیکل بعدی، در ناحیه "10" می باشد. از آنجا که خروجی سیکل ها با یک بیت هم پوشانی جمع می شوند، دومین بیت پر ارزش تصحیح خواهد شد. و وقتی که کدهای سیکل های بعدی محاسبه شوند، بیت سوم و به همین ترتیب سایر بیت ها نیز، اصلاح خواهند شد. برای توضیحات بیشتر می توان به مراجع [2] و [3] مراجعه نمود.



شکل ۲-۲ تابع انتقال طبقه ۱.۵ بیت [2]

¹ Bit Redundancy² Digital Error Correction

۲-۳-۱-۲ تحقق مبدل الگوریتمی با طبقه ۱.۵ بیت در قالب مدارهای خازن سوئیچ شونده با ۶ خازن

شکل ۲-۳ یک نمونه پیاده سازی متداول مبدل الگوریتمی در قالب مدار SC با استفاده از ۶ خازن و یک تقویت کننده و sub-ADC (که شامل دو مقایسه گر می باشد) را نشان می دهد [4]. این مبدل در سه فاز کار می کند.

۱- در فاز نخست، Φ_1 ، (شکل ۲-۳ الف)، سیگنال ورودی تفاضلی بر روی خازن های C_1 تا C_4 ذخیره می شود. (بازه سیگنال ورودی از $-V_{ref}$ تا $+V_{ref}$ می باشد). در همین لحظه، سیگنال ورودی به مدار sub-ADC نیز اعمال می شود و بدین ترتیب اولین بیت پر ارزش تولید می شود.

۲- شکل ۲-۳ (ب) فاز دوم کلاک، Φ_2 ، را نشان می دهد. در این فاز، خازن های C_2 و C_4 در حلقه فیدبک قرار گرفته و صفحه بالایی خازن های C_1 و C_3 به خروجی مالتی پلکسر متصل می شوند. با این شکل دهی، در صورت برابر بودن مقدار خازن ها، ولتاژ ذخیره شده بر روی خازن های C_1 و C_3 پس از کسر شدن ولتاژ مرجع مناسب از آن، به ولتاژ خازن های C_2 و C_4 اضافه می شود و به این ترتیب اولین باقیمانده آنالوگ در خروجی تقویت کننده (مطابق رابطه زیر) تولید می شود.


$$V_{res1} = 2V_{in} - V_{DAC0} \quad (2-1)$$

در اینجا ولتاژ خروجی DAC، V_{DAC0} ، توسط خروجی sub-ADC در فاز قبل (و از طریق مالتی پلکسر)، تعیین می شود. به طوری که وقتی خروجی sub-ADC برابر ۰۰، ۰۱ و ۱۰ باشد، V_{DAC0} به ترتیب برابر خواهد بود با: V_{ref-} ، V_{CM} ، V_{ref+} . در انتهای این فاز خروجی تقویت کننده بر روی خازن های C_5 و C_6 ذخیره شده و sub-ADC دومین خروجی دیجیتال را تولید می کند.

۳- فاز بعدی، Φ_3 ، در شکل ۲-۳ (ج) نشان داده شده است. در فاز تقویت کنندگی Φ_3 ، صفحه ی بالایی خازن های C_5 و C_6 به مالتی پلکسر متصل می شوند و خازن های C_1 و C_3 از دومین ولتاژ باقیمانده نمونه می گیرند. در نهایت با این شکل دهی و پس از انتقال بار، ولتاژ باقیمانده بعدی به صورت رابطه زیر تولید می شود:

$$V_{res2} = 2V_{res1} - V_{DAC1} \quad (2-2)$$

دو شکل نشان داده شده در شکل ۲-۳ (ب) و (ج) در فاز های Φ_4 ، Φ_5 و... تکرار می شوند تا خروجی دیجیتال با رزولوشن مورد نظر بدست آید. خروجی باینری از جمع کردن خروجی سیکل ها با یک بیت هم پوشانی بدست می آید.




شکل ۲-۳ فاز های عملکرد مبدل الگوریتمی ۶ خازنه متداول 1.5bit/step

۲-۳-۲ تحقق مبدل الگوریتمی با طبقه ۱.۵ بیت در قالب مدارهای خازن سوئیچ شونده با ۴ خازن


پیاده سازی SC مبدل الگوریتمی با چهار خازن در [5] گزارش شده است. شکل ۲-۴ شماتیک مدار مبدل الگوریتمی با سوئیچها را نشان می دهد. دیاگرام فازهای این ساختار در شکل ۲-۵ نشان داده شده است. این مدار شامل یک تقویت کننده، چهار خازن و دو مقایسه گر و تعدادی سوئیچ می باشد.

در ادامه نحوه عملکرد این مدار توضیح داده می شود. در حین فاز اول سیگنال تفاضلی توسط خازن های C_1 تا C_4 نمونه گرفته می شود. Sub-ADC به ترمینال ورودی تفاضلی متصل شده و بیت MSB تعیین می شود. در فاز بعد، ولتاژ خروجی DAC توسط MSB مشخص شده و صفحه بالایی خازن های C_1 و C_2 به خروجی DAC وصل می شوند. بعد از این عملیات، اولین ولتاژ باقیمانده در خروجی تقویت کننده تولید می شود، به این ترتیب که خروجی تقویت کننده برابر با $2V_{signal} - D_0 * V_R$ بوده که D_0 ، -1 ، 0 ، یا $+1$ بوده و $V_R = V_{RP} - V_{RN}$ ولتاژ مرجع استفاده شده در DAC می باشد. و sub-ADC دومین بیت پر ارزش را ایجاد می کند. سپس در فاز نمونه برداری

سیکل دوم، توسط خازن های C_1 و C_3 از خروجی تقویت کننده نمونه گرفته می شود. و به طور هم زمان رقم دوم، D_1 به وسیله sub-ADC تعیین می شود. در فاز تقویت کننده گوی بعدی مشابه قبل، صفحه بالایی خازنهای C_1 و C_3 به DAC متصل می شوند. در این عملیات، ولتاژ مرجع تولید شده توسط DAC از اولین باقیمانده که در دو ضرب شده، کم می شود تا دومین باقیمانده آنالوگ در خروجی تقویت کننده تولید شود. برای رسیدن به N بیت رزولوشن بعد از تصحیح دیجیتال، این فرآیند N بار تکرار می شود.



شکل ۲-۴ شماتیک مبدل الگوریتمی با ساختار SC ۴-خازنه



شکل ۲-۵ دیاگرام فاز مبدل الگوریتمی با ۴-خازن

عملکرد این مدار تا حدودی شبیه ساختار متداول ۶-خازنه (که در بخش قبل توضیح داده شد) می باشد. اما تفاوت های این دو ساختار به این شرح می باشد: در ساختار متداول ۶-خازنه، ولتاژ باقیمانده در انتهای هر سیکل، بر روی دو خازن اضافی که در خروجی تقویت کننده قرار می گیرند، ذخیره می شود. در حالی که در این ساختار تنها ۴ خازن وجود دارد، که این امر منجر به اضافه شدن یک فاز نمونه برداری در هر سیکل می شود. در فاز نمونه برداری هر سیکل، ولتاژ باقیمانده که بر روی خازن های فیدبک نگهداری می شود، بر روی خازن های C_1 و C_3 ذخیره می شود. بنابراین، ساختار ۴-خازنه N سیکل کلاک برای تبدیل N بیت آنالوگ به دیجیتال نیاز دارد، در حالی که ساختار ۶-خازنه $N/2$ سیکل کلاک نیاز خواهد داشت. اما، به دلیل تعداد کمتر خازن ها، کالیبراسیون در ساختار ۴-خازنه نسبت به ساختار ۶-خازنه ساده تر خواهد بود.

۲-۴ منابع خطا در مبدل آنالوگ به دیجیتال الگوریتمی

در بخش حاضر، به بررسی عوامل خطای موثر در عملکرد مبدل آنالوگ به دیجیتال الگوریتمی پرداخته می شود. برای اینکه به رزولوشن، خطی بودن و SNR مطلوب برسیم، باید مبدل به گونه ای طراحی شود تا اثرات غیر ایده آل کمترین تاثیر را روی کارایی مبدل داشته باشند. در این بخش، تعدادی از منابع مختلف خطا که در مبدل الگوریتمی وجود دارد را بررسی نموده و با تفکیک منابع خطا و مدل سازی دقیق آنها و بررسی اثر هر یک بر مشخصه طبقه ۱.۵ بیت و بر معیارهای شایستگی مبدل، می توان دقت مورد نیاز برای هر یک از اجزاء و شیوه اصلاح آنها را بدست آورد. از جمله این عوامل خطا که بررسی خواهد شد، نویز حرارتی، بهره DC محدود اپامپ، نرخ چرخش^۱ و پهنای باند محدود اپامپ، افست، عدم تطبیق و غیر خطی بودن خازن ها می باشد.

۲-۴-۱ نویز حرارتی

یکی از مهمترین منابع تولید نویز در مبدل الگوریتمی با ساختار خازن سوئیچ شونده، نویز حرارتی می باشد. این نویز ناشی از حرکت تصادفی حامل های بار در المانهای مدار، از جمله مقاومت ها، سوئیچ ها و نویز ترانزیستورهای داخل اپ امپ می باشد. توان نویز هر سیکل از مبدل الگوریتمی وقتی به ورودی ارجاع داده شود، بر بهره توان سیکل های قبلی اش تقسیم می شود، از آنجا که نویز حرارتی سیکل های مختلف ناهمبسته هستند، کل توان نویز ورودی مبدل را می توان از رابطه ی ۲-۳ بدست آورد [6]:

$$\bar{V}_{ni,t}^2 = \bar{V}_{n1}^2 + \frac{\bar{V}_{n2}^2}{G_1^2} + \frac{\bar{V}_{n3}^2}{G_1^2 G_2^2} + \dots \quad (۲-۳)$$

^۱ Slew Rate

در این رابطه G_i مبین بهره و V_{ni}^2 توان نویز سیکل i ام مبدل است. این نویز عمدتاً ناشی از سوئیچ های نمونه برداری و آپ امپ است. نویز سوئیچ ناشی از مقاومت غیر صفر حالت روشن آن می باشد. هنگام نمونه برداری این نویز در خازن نمونه بردار، ذخیره می شود. به این منبع نویز حرارتی معمولاً نویز KT/C گفته می شود. زیرا این نویز با KT/C که در آن C خازن نمونه بردار، T دمای مطلق و K ثابت بولتزمن است، متناسب می باشد. بنابراین رابطه نویز به صورت زیر در نظر گرفته می شود [7]:

$$\overline{V_n}^2 = \frac{kT}{\beta C_f} + \overline{v_{opamp}}^2 \quad (4-2)$$

که در آن $\overline{v_{opamp}}^2$ نویز حرارتی تقویت کننده بوده که به طور معکوس با خازن متناسب می باشد. این نویز به توپولوژی و بایاس تقویت کننده بستگی دارد [7]. با توجه به این که طبق رابطه ۲-۴، نویز با عکس خازن ها مرتبط است، سبب محدودیت حداقل اندازه خازن های مبدل می شود.

۲-۴-۲ آفست مقایسه گر ها

مقایسه گر ها هسته اصلی بلوک sub-ADC را تشکیل می دهند. به منظور عملکرد صحیح مبدل الگوریتمی، آفست مقایسه گر بایستی از $(1/2)LSB$ دقت آن کمتر باشد. در حالی که در مبدل های با دقت بالا، دستیابی به چنین محدوده آفستی به سادگی امکان پذیر نمی باشد. بنابراین، استفاده از تکنیک هایی برای کاهش اثر این خطا بر عملکرد مبدل ضروری است. متداولترین این روش ها، بکارگیری تکنیک بیت اضافی و تصحیح دیجیتالی خطا می باشد. همان طور که در بخش ۲-۳ نیز بیان شد، به علت وجود یک بیت اضافی (خاصیت ۱.۵ بیت)، اگر مقدار آفست مقایسه گر ها از مقدار $V_{ref}/4$ که مقدار نسبتاً بزرگی است، بیشتر نباشد، این خطا توسط تصحیح دیجیتالی خطا اصلاح شده و تاثیری بر روی مشخصه کل مبدل نمی گذارد [8].

۲-۴-۳ بهره DC حلقه باز محدود

بخاطر اینکه بهره DC حلقه باز آپ امپ محدود می باشد، در تابع انتقال باقیمانده خطا خواهیم داشت. زیرا برای ایجاد زمین مجازی در ورودی آپ امپ که در ساختار های SC مورد نیاز است، باید بهره آپ امپ بینهایت باشد. اگر بهره واقعی آپ امپ را برابر با A فرض کنیم و تابع انتقال طبقه ۱.۵ بیت را، دوباره محاسبه کنیم خواهیم داشت:

$$V_o = \frac{1}{1 + (\beta A_{ol})^{-1}} (2V_{in} - DV_{ref}) \quad \beta = \frac{C_f}{C_f + C_s + C_{IP}} \quad (5-2)$$

در این رابطه A_{ol} ، β و C_{IP} به ترتیب بهره DC حلقه باز آپامپ، ضریب فیدبک و خازن ورودی آپامپ می باشند. از آنجا که مقدار A_{ol} خیلی بزرگ است، رابطه (۲-۵) را می توان به صورت زیر تقریب زد:

$$V_o \cong (1 - \frac{1}{\beta A_{ol}})(2V_{in} - DV_{ref}) \quad (۲-۶)$$

چنانکه ملاحظه می شود هرچه مقدار بهره بیشتر باشد مقدار خطا کمتر خواهد بود. همان طور که در رابطه (۲-۶) دیده می شود، بهره DC محدود تقویت کننده، بهره و پله ولتاژ آستانه مقایسه گر را در تابع انتقال با مقدار خطای برابر با $I/(\beta A_{ol})$ کاهش می دهد، که مقدار این خطا نباید بیشتر از $\pm(1/2)LSB$ دقت باقیمانده سیکلهای بعدی باشد [7]. همچنین اثر خازن پارازیتیکی ورودی، در ضریب فیدبک در نظر گرفته شده است (رابطه ۲-۵)، باید توجه داشت که بهره محدود آپامپ علاوه بر این که خودش به تنهایی موجب ایجاد خطا می شود، باعث می شود که خازن ورودی آپامپ (C_{IP}) نیز مهم شود. به عبارت دیگر باعث کوچکتر شدن ضریب فیدبک (β) می شود (رابطه ۲-۵).

۲-۴-۴ ولتاژ افست تقویت کننده

اثر ولتاژ افست تقویت کننده، که علت اصلی آن عدم تطبیق المانهای مدار آپامپ می باشد را، می توان به صورت یک منبع ولتاژ DC ثابت، V_{os} ، در پایانه ورودی آپامپ مدل کرد. با در نظر گرفتن قانون بقای بار، اثر ولتاژ افست در تابع انتقال طبقه ۱.۵ بیت به صورت یک افست ثابت در خروجی طبقه ظاهر می شود [8].

$$V_o = (2V_{in} - DV_{ref}) + V_{os} \left(\frac{1}{\beta}\right) \quad (۲-۷)$$

که β همان ضریب فیدبک است (رابطه ۲-۵). همانگونه که در رابطه فوق دیده می شود، ولتاژ افست آپامپ منحنی مشخصه طبقه و همچنین کل مشخصه مبدل را یک مقدار ثابت شیفت می دهد. که این منجر می شود محدوده مجاز ولتاژ ورودی کمتر شود. اثر این ولتاژ افست را می توان با تکنیک مداری "Auto-Zeroing" و یا اندازه گیری افست و حذف آن توسط روشهای آنالوگ یا دیجیتال، جبران سازی نمود [7]. در روش "Auto-Zeroing" در فاز نمونه برداری تقویت کننده به صورت حلقه بسته با بهره فیدبک واحد بسته شده و افست تقویت کننده در خازن نمونه گیر ذخیره می شود. سپس در فاز بعدی، افست از مقدار ذخیره شده در خازن کم می شود. بدین ترتیب افست حذف می شود. البته به دلیل بهره محدود تقویت کننده، مقداری از افست به خروجی منتقل می شود که با افزایش بهره قابل تضعیف می باشد.

۲-۴-۵ نرخ چرخش و پهنای باند محدود آپ امپ

در اثر پهنای باند و نرخ چرخش محدود آپ امپ، خروجی طبقه مدتی طول می کشد تا به مقدار نهایی خود نشست کند. و چون بعد از یک مدت زمان محدود (نیم سیکل ساعت) از خروجی طبقه نمونه برداری می شود، به دلیل این نشست ناقص خروجی تقویت کننده، خطا رخ می دهد. به منظور بررسی این اثر، برای جلوگیری از پیچیدگی روابط، آپ امپ را به صورت تک قطب با ثابت زمانی τ در نظر می گیریم. که در این صورت تابع انتقال طبقه ۱.۵ بیت به صورت زیر حاصل می شود:

$$V_o = (1 - e^{-\frac{t_s}{\tau}}) \cdot (2V_{in} - DV_{ref}) \quad (۸-۲)$$

که t_s مدت زمانی است که آپ امپ فرصت دارد تا به مقدار نهایی نشست کند. معمولاً t_s کمی کمتر از نصف دوره تناوب پالس ساعت می باشد. همان طور که در رابطه (۸-۲) دیده می شود، هر چه مقدار پهنای باند آپ امپ کمتر (τ بزرگتر)، یا فرکانس نمونه برداری مبدل بیشتر باشد (t_s کوچکتر)، خطای ناشی از پهنای باند محدود بیشتر می شود.

۲-۴-۶ عدم تطبیق خازن ها

در MDAC های خازن سوئیچ شونده، عدم تطبیق خازن نمونه بردار، C_s ، و خازن فیدبک، C_f ، یک منبع خطای مهم می باشد. به دلیل رزولوشن محدود فرآیند لیتوگرافی، عدم تطبیق خازن در لبه های صفحات خازن بیشتر می باشد. بنابراین خازن ها با صفحات بزرگتر تطبیق بهتری دارند. تغییرات در ضخامت اکسید بین صفحات خازن ها نیز بر تطبیق اثر می گذارد، که اثرشان کمتر می باشد [9]. باید توجه داشت که با بزرگتر کردن خازن ها، مقدار سطح اشغالی و توان مصرفی مبدل نیز افزایش می یابد.

به منظور بررسی اثر عدم تطبیق خازن ها بر روی عملکرد مبدل فرض کنید خازن های C_s و C_f با هم مساوی نباشند و به اندازه ΔC با هم اختلاف داشته باشند، در این صورت [7]:

$$C_s = C + \frac{\Delta C}{2} \quad (۹-۲)$$

$$C_f = C - \frac{\Delta C}{2} \quad (۱۰-۲)$$

چنانچه رابطه $|\Delta C / C| \ll 1$ برقرار باشد می توان نوشت [7]: