


بِهِ نَامِ خَدَا

۹۳۸۸۸



بسمه تعالی



دانشگاه تهران

دانشگاه
فنی

پردیس دانشکده‌های فنی

دانشکده مهندسی برق و کامپیوتر

عنوان:

کاهش نویز فاز و مصرف توان در نوسان‌سازهای سینوسی فرکانس بالا با

تکنولوژی CMOS

نگارش :

ابومسلم جانثاری

استاد راهنما:

جناب آقای دکتر محمود کمره‌ای

استاد مشاور:


جناب آقای دکتر ناصر یزدانی

رساله برای دریافت درجه دکتری در رشته مهندسی برق گرایش مخابرات سیستم

اسفند سال ۱۳۸۶

۹۳۸۸۷

بسم الله تعالى



دانشگاه تهران

دانشکده
فنی

پردیس دانشکده‌های فنی

دانشکده مهندسی برق و کامپیوتر

پایان نامه برای دریافت درجه دکتری در رشته مهندسی برق گرایش مخابرات سیستم

عنوان: کاوش نویز فاز و مصرف توان در نوسان سازهای سینوسی فرکانس بالا با تکنولوژی CMOS

نگارش: ابوالسلام جان نثاری

این پایان نامه در تاریخ ۱۳۸۶/۱۲/۲۷ در مقابل هیات داوران دفاع گردید و مورد تصویب قرار گرفت.

معاون آموزشی و تحصیلات تكمیلی پردیس دانشکده‌های فنی: دکتر جواد فیض

دکتر پرویز جبدل‌زاده مارال‌انجمنی: رئیس دانشکده مهندسی برق و کامپیوتر:

معاون پژوهشی و تحصیلات تكمیلی:-

دانشکده مهندسی برق و کامپیوتر:

استاد راهنما:

استاد مشاور:

دکتر عبدالعلی عبدالپور

استاد مدعو خارجی:

دکتر عبدالرضا نبوی

استاد مدعو خارجی:

دکتر علی افضلی کوشان

استاد مدعو داخلی:


استاد مدعو داخلی و

دکتر سید مهدی فخرایی

نمائنده کمیته تحصیلات تكمیلی:

تعهدنامه اصالت اثر

اینجانب ابومسلم جان نشاری تائید می‌نمایم که مطالب مندرج در این پایان‌نامه حاصل کار پژوهشی اینجانب است و به دست آوردهای پژوهشی دیگران که در این نوشته از آنها استفاده شده است، طبق مقررات ارجاع گردیده است. این پایان‌نامه قبلاً "برای احراز هیچ مدرک هم سطح یا بالاتر ارائه نشده است. کلیه حقوق مادی و معنوی این اثر متعلق به دانشکده مهندسی برق و کامپیوتر دانشگاه تهران می‌باشد.



امضاء

تقدیر و تشکر :

از استاد ارجمند آقای دکتر کمرهای به خاطر راهنمایی‌های بی‌دریغ ایشان در مراحل انجام رساله و نیز آقای دکتر یزدانی برای مشاوره و تشویق اینجانب، همچنین از همسرم که در تمام مراحل دوره دکتری با حمایت بی‌دریغ خود مایه دلگرمی و امیدواری بندۀ بوده‌اند، صمیمانه قدردانی و تشکر می‌نمایم.

تقدیم به

همسر عزیزم و پدر و مادر مهربانم

چکیده:

در این رساله هدف بررسی روش‌های کاهش نویز فاز و مصرف توان نوسان‌سازهای سینوسی فرکانس بالای ساخته شده با تکنولوژی CMOS و ارائه روش‌های جدید می‌باشد. محدوده فرکانس کار مورد نظر برای این نوسان‌سازها بین 500MHz تا 10GHz و در برگیرنده باند ISM برای کاربردهای شبکه‌های بی‌سیم سیار است. روش‌های مختلف برای مدل کردن نویز فاز نوسان‌سازها بررسی و اصلاحیه‌ای بر تئوری نویز فاز عمومی حاجی‌میری ارائه شده است. در این رساله روش سوئیچینگ پالسی به عنوان روشی کارآمد در کاهش موثر نویز فاز نوسان‌سازها که همچنین قادر است توان مصرفی نوسان‌ساز را کاهش دهد، پیشنهاد گردیده است. این روش مبتنی بر کنترل پالسی جریان ترانزیستورها برای کنترل تاثیر نویز آنها در نویز فاز نوسان‌ساز می‌باشد. در ادامه به روش‌های دیگر سوئیچینگ ترانزیستورها برای سادگی پیاده‌سازی طرح و بهبود بیشتر نویز فاز پرداخته شده و روش سوئیچینگ سینوسی برای کاهش نویز فاز و مصرف توان پیشنهاد گردیده است. این روش بدلیل سادگی در پیاده‌سازی و سوئیچینگ نرم قابل استفاده در نوسان‌سازهای سینوسی فرکانس بالا می‌باشد. در این رساله همچنین به مسئله کاهش ولتاژ تغذیه در تکنولوژیهای پیشرفته CMOS که باعث کاهش دامنه نوسان نوسان‌ساز و در نتیجه افزایش نویز فاز آن می‌شود، پرداخته شده است. نوسان‌ساز Complementary با تکنولوژی CMOS برای ولتاژهای بسیار کم تغذیه و با نویز فاز کم مورد بررسی و تحلیل قرار گرفته است. بدلیل اهمیت نوسان‌سازهای متuumad (QVCO) در مدولاسیون‌های دیجیتال دو بعدی، روش‌های پیشنهادی ارائه شده برای نوسان‌سازهای VCO، در ادامه به نوسان‌سازهای QVCO نیز تعمیم داده شده است. روش‌های سوئیچینگ پالسی و سینوسی پیشنهادی همراه با بکارگیری روش‌های موثر کوپلاز دو نوسان‌ساز، در نوسان‌سازهای QVCO نیز بکار گرفته شده است. همچنین بررسی اجمالی روی روش‌های کوپلاز نوسان‌سازهای QVCO بعمل آمده و روش کوپلاز توام هارمونیک‌های اول و دوم نوسان برای

نوسانسازهای QVCO پیشنهاد شده است. استفاده از روش کوپلазر توان هارمونیک‌های اول و دوم، علاوه بر بالا بردن دقت تعامد فاز خروجی‌های QVCO، باعث کاهش موثر نویز فاز و مصرف توان آن و نیز کاهش حساسیت به عدم تقارن دو نوسانساز می‌شود. در ادامه رساله به طراحی layout نوسانسازهای پیشنهادی برای پیاده‌سازی روی تراشه پرداخته شده است. همچنین مشکلات پیاده‌سازی و حساسیت آنها به پارامترهای تکنولوژی بررسی شده و شبیه‌سازی‌های بعد از layout و مقایسه آنها با شبیه‌سازی‌های قبل از layout ارائه گردیده است. در انتهای رساله ضمن جمع‌بندی مطالب به موارد تحقیق آتی در زمینه کاهش نویز فاز نوسانسازها اشاره شده است. با کاهش نویز فاز نوسانسازهای سینوسی، امکان افزایش نرخ اطلاعات با تعداد کاربران بیشتر در شبکه‌های بی‌سیم مهیا شده و نیز امکان طراحی نوسانساز در تکنولوژی‌های پیشرفته CMOS که نویز ترانزیستورها بسیار بیشتر از تکنولوژی‌های قبلی است، میسر می‌گردد. همچنین کاهش ولتاژ تغذیه که باعث کاهش دامنه نوسان و افزایش نویز فاز می‌شود، می‌تواند توسط روشهای بهبود نویز فاز جبران شود. در کنار کاهش نویز فاز، کاهش مصرف توان نوسانسازهای سینوسی همچنین می‌تواند گام موثری در کاهش مصرف توان و افزایش کارآیی فرستنده-گیرنده‌های سیار گردد.

فهرست مطالب

۱.....	مقدمه.....
۷.....	فصل ۱ نویز فاز
۷.....	۱) مقدمه
۷.....	۲) توصیف نویز فاز.....
۹.....	۳) مدل سیستمی نویز فاز
۱۰.....	۴) مدل کردن نویز فاز در نوسانسازها
۱۵.....	۵) مدل خطی مستقل از زمان(LTI)
۲۰.....	۶) مدل خطی متغیر با زمان (LTV)
۲۸.....	۷) اصلاح مدل ارائه شده توسط آقای حاجی میری [۲۸]
۳۱.....	۸) مدل‌های غیرخطی برای نویز فاز
۳۲.....	۹) نویز فاز در سنتز کننده‌های فرکانس
۳۲.....	۱۰) اثر نویز فاز مرجع
۳۴.....	۱۱) اثر نویز فاز VCO
۳۶.....	۱۲) نتیجه‌گیری
۳۷.....	فصل ۲ طرح پیشنهادی برای کاهش نویز فاز
۳۷.....	۱) مقدمه
۳۷.....	۲) طرح کلی کاهش نویز فاز
۴۰.....	۳) طرح سوئیچینگ پالسی
۴۶.....	۴) کاهش مصرف توان در نوسان سازها
۴۷.....	۵) شبیه‌سازی نویز فاز در نوسانسازها
۴۸.....	۶) شبیه‌سازی نوسانساز پیشنهادی
۵۰.....	۷) نتیجه‌گیری
۵۶.....	فصل ۳ طرح سوئیچینگ سینوسی برای کاهش نویز فاز
۵۶.....	۱) مقدمه

۲-۳) کاهش نویز فاز توسط کنترل تابع حساسیت فاز نوسان‌ساز	۵۶
۳-۳) تحلیل روش سوئیچینگ سینوسی	۵۹
۱-۳-۳) نویز	۶۲
۲-۳-۳) مصرف توان	۶۵
۴-۳) پیاده‌سازی و شبیه‌سازی روش سوئیچینگ سینوسی	۶۶
۵-۳) نتیجه‌گیری	۷۳
فصل ۴ طراحی ولتاژ پایین و کاهش نویز فاز نوسان‌ساز با کنترل ولتاژ تغذیه	۷۴
۱-۴) مقدمه	۷۴
۲-۴) ساختار نوسان‌ساز CMOS در تکنولوژی Complementary	۷۴
۳-۴) مصرف توان نوسان‌ساز Complementary	۷۵
۴-۴) نویز فاز نوسان‌ساز Complementary	۷۸
۵-۴) شبیه‌سازی نویز فاز	۷۹
۶-۴) نتیجه‌گیری	۸۱
فصل ۵ کاهش نویز فاز در نوسان‌سازهای متuumad QVCO	۸۲
۱-۵) مقدمه	۸۲
۲-۵) نوسان‌سازهای کوپل شده QVCO	۸۳
۳-۵) نوسان‌ساز QVCO بر اساس تلفیق هارمونیک‌های اول و دوم نوسان	۸۸
۴-۵) شبیه‌سازی نوسان‌ساز SISC پیشنهادی	۹۰
۵-۵) استفاده از VCO های پیشنهادی در طرح QVCO	۹۲
۶-۵) شبیه‌سازی نوسان‌ساز QVCO سوئیچینگ سینوسی پیشنهادی	۹۳
۷-۵) نتیجه‌گیری	۹۵
فصل ۶ پیاده‌سازی و ترسیم Layout	۹۶
۱-۶) مقدمه	۹۶
۲-۶) آنالیز حساسیت مدار سوئیچینگ سینوسی	۹۶
۳-۶) آنالیز حساسیت مدار سوئیچینگ پالسی	۹۷
۴-۶) آنالیز حساسیت برای نوسان‌سازهای QVCO	۹۹

۹۹ (۵-۶) حساسیت به دما و پروسه ساخت
۱۰۲ (۶-۶) ترسیم Layout
۱۰۳ (۱-۶-۶) ترسیم Layout مدار سوئیچینگ سینوسی
۱۰۷ (۲-۶-۶) ترسیم Layout مدار سوئیچینگ پالسی
۱۰۹ (۳-۶-۶) ترسیم Layout مدار نوسان‌ساز سوئیچینگ سینوسی QVCO
۱۱۰ (۴-۶-۶) ترسیم Layout مدار نوسان‌ساز SISC-QVCO
۱۱۲ (۷-۶) نتیجه‌گیری فصل
۱۱۴ فصل ۷ نتیجه‌گیری کلی
۱۱۹ دستآوردهای این تحقیق
۱۲۱ مراجع

فهرست جداول

جدول (۱-۰) پارامترهای نویز فیلکر برای پروسه های مختلف TSMC-CMOS ۵
جدول (۱-۱) نویز فاز مورد نیاز برای استانداردهای مختلف ۱۵
جدول (۱-۲) ابعاد ترانزیستورهای مدار شکل ۸-۲ برای نوسانساز بایاس ثابت و سوئیچ شونده ۵۱
جدول (۲-۲) ابعاد ترانزیستورهای مدار شکل ۱۰-۲ ۵۳
جدول (۱-۳) ابعاد ترانزیستورها و سایر مشخصات مدار شکل ۵-۳ ۶۸
جدول (۱-۴) ابعاد ترانزیستورهای مدار شکل ۱-۴ برای ولتاژ تغذیه ۱,۲ ولت ۸۰
جدول (۱-۵) ابعاد ترانزیستورهای نوسانساز SISC شکل ۶-۵ ۹۰
جدول (۲-۵) ابعاد ترانزیستورهای نوسانساز QVCO سوئیچینگ سینوسی شکل ۸-۵ ۹۳
جدول (۱-۶) نتایج شبیه‌سازی نویز فاز در حالت‌های مختلف برای نوسانساز شکل ۱۰-۲ ۱۰۰
جدول (۲-۶) نتایج شبیه‌سازی نویز فاز در حالت‌های مختلف برای نوسانساز شکل ۵-۳ ۱۰۰
جدول (۳-۶) نتایج شبیه‌سازی نویز فاز در حالت‌های مختلف برای نوسانساز شکل ۶-۵ ۱۰۱
جدول (۴-۶) نتایج شبیه‌سازی نویز فاز در حالت‌های مختلف برای نوسانساز شکل ۸-۵ ۱۰۱
جدول (۵-۶) نتایج شبیه‌سازی نویز فاز در حالت‌های مختلف ۱۰۵
جدول (۶-۶) نتایج شبیه‌سازی نویز فاز در تغییرات فرکانس نوسان با تغییر خازن مدار تانک ۱۰۶
جدول (۷-۶) نتایج شبیه‌سازی نویز فاز در حالت‌های مختلف ۱۰۸
جدول (۸-۶) نتایج شبیه‌سازی نویز فاز قبل و بعد از layout ۱۱۰
جدول (۹-۶) نتایج شبیه‌سازی نویز فاز قبل از layout، در شرایط تغییر فرکانس نوسان ۱۱۰
جدول (۱۰-۶) نتایج شبیه‌سازی نویز فاز قبل و بعد از layout و در شرایط تغییر فرکانس نوسان ۱۱۲
جدول (۱۱-۶) نتایج شبیه‌سازی نویز فاز قبل از layout، در شرایط تغییر فرکانس نوسان ۱۱۲

فهرست اشکال

۷.....	شکل(۱-۱) طیف فرکانسی نوسان‌ساز در حالت ایده آل و در عمل.....
۸.....	شکل(۲-۱) اثر نویز فاز نوسان‌ساز محلی (LO) در گیرنده.....
۱۱.....	شکل(۳-۱) مدل سیستمی برای نویز فاز نوسان‌ساز در نرم افزار MATLAB.....
۱۲.....	شکل(۴-۱) (a) نمودار منظومه برای 4-QAM با فرض SNR=30dB, (b) نمودار منظومه برای 4-QAM با فرض SNR=30dB و نویز فاز -100dBc/Hz@1MHz.....
-	شکل(۵-۱) نمودار منظومه برای 64-QAM در سیستم 802.11n به ازای نویز فازهای مختلف (a) - (d) :-85dBc/Hz @100KHz (c) -90dBc/Hz @100KHz (b) ,95dBc/Hz @100KHz
۱۴.....	۱۴] 80dBc/Hz @100KHz
۱۶.....	شکل(۶-۱) سیستم فیدبک مثبت برای نوسان‌ساز
۱۷.....	شکل(۷-۱) منحنی نویز فاز نوسان‌ساز بر حسب فرکانس آفست [۱۵].....
۱۸.....	شکل(۸-۱) طیف فرکانسی منابع نویز [۴۷].....
۲۰.....	شکل (۹-۱) نوسان‌ساز با استفاده از سلف‌های bondwire [۱۸].....
۲۱.....	شکل(۱۰-۱) مدار رزونانس موازی با تحریک ضربه جریان
۲۱.....	شکل(۱۱-۱) شکل موج خروجی نوسان‌ساز با تحریک ضربه جریان
۲۴.....	شکل(۱۲-۱) نحوه انتقال فرکانسی بخش‌های طیف نویز به فرکانس حامل
۲۵.....	شکل(۱۳-۱) نوسان‌ساز تفاضلی آقای حاجی‌میری [۳۰].....
۲۶.....	شکل(۱۴-۱) نوسان‌ساز کولپیتس و شکل موجهای ولتاژ خروجی، جریان ترانزیستور و جریان نویز
۲۷.....	شکل (۱۵-۱) آرایش ترانزیستورها به صورت Cascode
۲۹.....	شکل (۱۶-۱) طیف جریان نویز و طیف تابع ISF
۳۰.....	شکل (۱۷-۱) نحوه انتقال بخش‌های مختلف نویز به طیف نوسان‌ساز و ایجاد نویز فاز برای نوسان‌ساز
۳۳.....	شکل (۱۸-۱) مدل حلقه قفل کننده فاز
۳۳.....	شکل(۱۹-۱) تابع تبدیل نویز فاز مرجع به فاز خروجی (معادله (۳۲)).....
۳۴.....	شکل (۲۰-۱) مدل نویز فاز VCO در حلقه قفل کننده فاز
۳۴.....	شکل (۲۱-۱) تابع تبدیل نویز فاز VCO به فاز خروجی (معادله (۳۶)).....

شکل (۱-۱) مثالی از طیف نویز فاز PLL	۲۲
شکل (۱-۲) نوسان‌ساز تفاضلی آقای حاجی‌میری (a) شماتیک مدار (b) مدار معادل و شکل موج جریان تزریقی به مدار رزونانس	۳۶
شکل (۲-۱) طرح کلی برای سوئیچ کردن جریان بایاس	۳۸
شکل (۲-۲) تابع (t) a(t)	۴۱
شکل (۴-۱) ISF اولیه و ISF معادل	۴۱
شکل (۵-۱) تابع (d) F(d)	۴۲
شکل (۶-۱) نویز Cyclo-Stationary و نویز Stationary	۴۲
شکل (۷-۱) تابع IMF(d) بر حسب d در مقیاس لگاریتمی	۴۵
شکل (۸-۱) مدار نوسان‌ساز تفاضلی آقای حاجی‌میری با منابع نویز قرار داده شده در آن برای شبیه‌سازی حوزه زمان	۴۹
شکل (۹-۱) طیف فرکانسی نوسان‌ساز با بایاس ثابت (d=100%) و با بایاس سوئیچ شونده (d=20%)	۵۱
شکل (۱۰-۱) نوسان‌ساز بر اساس روش پیشنهادی همراه با مدار سوئیچینگ آن در فرکانس 1.8GHz	۵۲
شکل (۱۱-۱) طیف فرکانسی نوسان‌ساز با بایاس ثابت (d=100%) و با بایاس سوئیچ شونده (d=40%) (مدار شکل ۱۰-۲)	۵۴
شکل (۱-۲) طرح مدار نوسان‌ساز بر اساس روش سوئیچینگ سینوسی	۵۹
شکل (۲-۱) کاهش توان نویز با سیکل کاری پالس سوئیچ کننده	۶۲
شکل (۳-۱) بهبود نویز فاز در دو حالت نویز فیلکر غالب و نویز حرارتی غالب بر حسب سیکل کاری سوئیچینگ	۶۵
شکل (۴-۱) نسبت توان متوسط مصرفی در نوسان‌ساز سوئیچینگ شکل ۳۴	۶۶
شکل (۵-۱) نوسان‌ساز با روش سوئیچینگ سینوسی بر اساس ساختار شکل ۱-۳	۶۷
شکل (۶-۱) نوسان‌ساز سوئیچینگ سینوسی بر اساس ساختار شکل ۱-۳	۶۹
شکل (۷-۱) شکل موج ولتاژهای خروجی نوسان‌ساز همراه با شکل موج ولتاژ گیت-سورس	۷۰
شکل (۸-۱) شکل موج جریان برای ترانزیستورهای MB1 و MB2	۷۱
شکل (۹-۱) شکل تابع ISF نرمالیزه، شکل تابع (t) a(t) و شکل تابع ISF-معادل به صورت حاصلضرب دو شکل موج اخیر	۷۱

شکل (۱۰-۳) نتیجه شبیه‌سازی نویز فاز نوسان‌ساز مرجع شکل ۱-۲ و نوسان‌ساز سوئیچینگ سینوسی	۷۲
شکل ۵-۳	۷۲
شکل (۱-۴) نوسان‌ساز Complementary CMOS با تکنولوژی	۷۴
شکل (۲-۴) شکل موج ولتاژهای $V_{ds,n}$ و $V_{gs,n}$	۷۶
شکل (۳-۴) نواحی کاری مختلف برای ترانزیستور $Mn1$ در مدار شکل ۱-۴	۷۷
شکل (۴-۴) شکل تابع ISF و تابع ISF-معادل	۷۹
شکل (۴-۵) نویز فاز نوسان‌ساز در فرکانس آفست ۱MHz بر حسب تغییرات ولتاژ تغذیه	۷۹
شکل (۴-۶) مصرف توان نوسان‌ساز بر حسب تغییرات ولتاژ تغذیه	۸۰
شکل (۱-۵) نوسان‌ساز با خروجی‌های متعامد با استفاده از (a) مدار تقسیم بر دو (b) کوپل کردن نوسان‌سازها	۸۴
شکل (۲-۵) (a) نوسان‌ساز QVCO [۶۸]، (b) شکل فازورهای جریان و ولتاژ در دو نوسان‌ساز	۸۵
شکل (۳-۵) نوسان‌ساز با خروجی‌های متعامد (QVCO) کوپلاژ کسکودی [۶۹]	۸۷
شکل (۴-۵) نوسان‌ساز با خروجی‌های متعامد (QVCO) SIPC، [۷۰]	۸۷
شکل (۵-۵) توپولوژی (a) درین مشترک (b) سورس مشترک، برای ایجاد هارمونیک دوم	۸۸
شکل (۶-۵) نوسان‌ساز متعامد SISC پیشنهادی	۸۹
شکل (۷-۵) نتایج شبیه‌سازی نویزفاز SpectreRF برای سه نوسان‌ساز کوپلاژ کسکودی، SIPC و نوسان‌ساز پیشنهادی SISC	۹۱
شکل (۸-۵) نوسان‌ساز QVCO بر اساس بکارگیری نوسان‌ساز VCO شکل ۵-۳ و استفاده از روش کوپلاژ کسکودی	۹۲
شکل (۹-۵) نتایج شبیه‌سازی نویزفاز SpectreRF برای سه نوسان‌ساز کوپلاژ کسکودی، SIPC و نوسان‌ساز پیشنهادی	۹۴
شکل (۱-۶) Layout مربوط به مدار نوسان‌ساز سوئیچینگ سینوسی شکل ۵-۳	۱۰۴
شکل (۲-۶) خازن مدار تانک به صورت خازنهای NMOS	۱۰۴
شکل (۳-۶) نتیجه شبیه‌سازی نویز فاز قبل و بعد از layout برای فرکانس نوسان ۱.7055، ۱.6537 و ۱.7055 گیگاهرتز	۱۰۶
شکل (۴-۶) Layout مربوط به مدار نوسان‌ساز سوئیچینگ پالسی شکل ۱۰-۲	۱۰۸

شکل (۵-۶) نتیجه شبیه‌سازی نویز فاز قبل و بعد از layout برای فرکانس نوسان ۱,۵۸۸ و ۱,۵۴۶	۱۰۹
گیگاهرتز:	۱۰۹
شکل (۶-۶) مربوط به مدار نوسان‌ساز متعامد سوئیچینگ سینوسی شکل ۸-۵	۱۰۹
شکل (۷-۶) مربوط به مدار نوسان‌ساز متعامد SISC شکل ۶-۵	۱۱۱

مقدمه

در سالهای اخیر، مخابرات سیار و شبکه‌های بی‌سیم رشد بسیار قابل توجهی داشته‌اند. با پیشرفت روش‌های مخابرات دیجیتال سیار، نیاز به افزایش نرخ بالای مبادله اطلاعات در شبکه‌های بی‌سیم و نیز افزایش تعداد کاربران این شبکه‌ها، بیشتر شده و از جمله موارد تحقیق در سالهای اخیر به شمار می‌رود [۱-۳]. شبکه‌های بی‌سیم Ad-Hoc و نیز شبکه‌های سنسوری^۱ از مهمترین شبکه‌های بی‌سیم با کاربردهای وسیع محسوب می‌شوند [۴-۶]. در بحث شبکه‌های سنسوری مسئله کاهش مصرف توان از اهمیت ویژه‌ای برخوردار است که نیازمند طراحی‌های کم توان و به کارگیری تکنیک‌های مخابراتی برای کنترل شبکه می‌باشد. افزایش نرخ مبادله اطلاعات، نیازمند افزایش پهنای باند فرکانس و نیز افزایش تعداد کاربران نیازمند افزایش تعداد کانالهای فرکانسی است که هر دو مورد نیازمند تخصیص بیشتر پهنای باند می‌باشد. در باند ISM بدليل محدودیت در تخصیص پهنای باند، لازم است طیف فرکانسی به صورت بهینه مورد استفاده قرار گیرد. برای افزایش نرخ اطلاعات در شبکه‌های بی‌سیم از روش‌های پیچیده مدولاسیون نظری OFDM^۲ و MIMO^۳ با بیشترین تعداد بیت اطلاعات بر هر سمبول استفاده می‌شود. این روش‌ها، امکان استفاده بهینه از پهنای باند فرکانسی برای ارسال اطلاعات را فراهم می‌آورند. اما استفاده از این مدولاسیونها شرایط سنگینی را برای بلوکهای RF^۴ در پیاده‌سازی ایجاد می‌کنند [۷-۹]. در فرستنده-گیرنده‌های مخابراتی، جابجایی طیف سیگنال توسط نوسان‌ساز محلی (LO)^۵ انجام می‌گیرد. لذا شکل طیف فرکانسی LO هم در فرستنده و هم در گیرنده بسیار مهم است و هر گونه پخش شدگی در شکل طیف فرکانسی LO باعث افزایش پهنای باند سیگنال دموجوله شده و نیز انتقال سیگنال‌های خارج از باند به داخل باند می‌شود که این باعث می‌شود نتوان کانال‌های فرکانسی را خیلی به هم نزدیک کرد و در نتیجه بخشی از پهنای باند که بین کانال‌ها است بدون استفاده می‌ماند. بنابراین

¹ Wireless Sensor Network

² Orthogonal Frequency Division Multiplexing

³ Multiple Input Multiple Output

⁴ RF : Radio-Frequency

⁵ Local Oscillator

شكل طیف فرکانسی LO هم در فرستنده و هم در گیرنده یکی از عوامل مهم در محدود کردن تعداد کانالها و در نتیجه تعداد کاربران سیستم می‌باشد. از این‌رو درک عمیق محدودیتهای نوسان‌سازها و ارائه روش‌های طراحی برای بهبود آنها لازم است.

تغییر شکل طیف فرکانسی نوسان‌ساز از حالت ایده‌آل تحت عنوان نویز فاز تعریف می‌شود که محدودیت اصلی نوسان‌ساز در فرستنده-گیرنده‌های مخابراتی می‌باشد. برای مدولاسیونهای پیچیده مثل OFDM و MIMO، نویز فاز مورد نیاز برای نوسان ساز باید بسیار کم باشد که این محدودیت با افزایش نرخ اطلاعات و نزدیک کردن کانالهای کاربران بیشتر می‌شود^[۱۴-۷]. بنابراین بررسی اثر نویز فاز نوسان‌سازها در سیستمهای مخابراتی پیشرفت‌ه و ارائه راه حل‌های کاهش آن چه از دیدگاه الکترونیک و طراحی نوسان‌سازهای با نویز فاز حداقل و چه از دیدگاه مخابراتی و استفاده از روش‌های پردازش سیگنال و کدینگ لازم است.

بحث نویز فاز نوسان‌سازهای سینوسی و مدل کردن و ارائه راه حل‌های بهبود آن از دهه ۱۹۶۰ مطرح بوده است. اولین فرمول‌بندی ریاضی برای نویز فاز نوسان‌سازها در سال ۱۹۶۶ توسط Leeson [۱۵] براساس اندازه‌گیری‌های تجربی ارائه شد. مدل ارائه شده براساس فرض خطی و مستقل از زمان بودن سیستم نوسان‌ساز در قالب یک حلقه فیدبک ثابت بود. هر چند که فرمول‌بندی ارائه شده توجیه کننده تنها بخشی از منحنی نویز فاز بود و برای انطباق مدل با نتایج از پارامترهای اندازه‌گیری استفاده می‌کرد، اما مدل خوبی برای توجیه این پدیده بود. به طوریکه کارهای بعدی در مورد نویز فاز براساس این مدل بوده است. در سال ۱۹۹۶، مدل خطی مستقل از زمان Leeson برای کاربردهای طراحی مدارات مجتمع (IC^۱) RF در [۱۶] مورد بررسی بیشتر قرار گرفت و فرمول‌بندی بسته Leeson که تنها فرمول نویز فاز را ارائه می‌کرد، با فرض سیستم نوسان‌ساز با فیدبک ثابت به دقت تحلیل شد و روند رسیدن به فرمول Leeson ارائه گردید. نتیجه مدل Leeson و بررسی آن توسط Razavi [۱۷-۱۶]، لزوم استفاده از المان‌های با ضریب کیفیت زیاد را برای داشتن نویز فاز کم نوسان‌سازها، پیش‌بینی می‌کرد. بر اساس این

^۱IC: Integrated Circuit

نتیجه، روش‌های بهبود ضریب کیفیت المانهای L، C داخل تراشه (On-chip) برای بهبود نویز فاز ارائه شده است [۲۷-۱۸].

در سال ۱۹۹۸، مدل خطی وابسته به زمان (LTV^۱) توسط حاجی میری [۲۸] برای بررسی نویز فاز نوسان‌سازها ارائه شد. این مدل تحول وسیعی در بحث نویز فاز اسیلاتورها ایجاد کرد و قادر بود توجیه کاملی روی نواحی مختلف منحنی نویز فاز اسیلاتورها ارائه نماید. مقالات متعددی براساس این مدل به ارائه نوسان سازهای با نویز فاز کم پرداختند [۳۸-۲۸]. در این مدل تابع حساسیت فاز نوسان فاز از جمله توابع مهم در تحلیل نوسان ساز می‌باشد که بعداً به بحث در این خصوص خواهیم پرداخت. در این رساله نیز مدل حاجی میری بررسی گردیده و تصحیحی بر این مدل ارائه شده است [۳۹].

پس از ارائه مدل خطی وابسته به زمان توسط حاجی میری [۲۹]، مدل‌های پیچیده‌تر غیرخطی نیز برای تحلیل نویز فاز نوسان‌سازها ارائه شده اند [۴۰-۴۵]. مدل‌های ارائه شده بسیار پیچیده بوده و تنها برای تحلیل و بدست آوردن نویز فاز پس از طراحی نوسان‌ساز به کار می‌روند. در واقع مدل‌های غیرخطی قادر به ارائه روش مشخص در طراحی نوسان‌ساز با نویز فاز کم نمی‌باشند.

از دید طراحی الکترونیک و پیاده سازی مدار و نیز با رفتان به سوی تکنولوژیهای پیشرفته CMOS² با حداقل طول کانال ترانزیستور MOS³ و افزایش نویز المانهای اکتیو، مسئله کاهش نویز فاز نوسان‌سازها، یک چالش به شمار می‌رود. در سالهای اخیر نتایج زیادی از تحقیق روی مسئله کاهش نویز فاز نوسان‌سازها ارائه شده است [۳۸-۱۸]. روش‌های ارائه شده هرکدام به نوعی سعی در کاهش نویز فاز نوسان ساز و برآورده کردن شرایط لازم برای پیاده سازی شبکه‌های بی‌سیم سریع داشته‌اند.

در واقع از دیدگاه پیاده سازی الکترونیکی، مسئله عمدۀ کاهش هزینه و استفاده از تکنولوژیهای سازگار برای مدارات آنالوگ و دیجیتال می‌باشد. تکنولوژی CMOS با مشخصه کم هزینه بودن و سازگاری آن با

^۱LTV: Linear Time-Variant

^۲CMOS: Complementary Metal-Oxide-Semiconductor

^۳MOS: Metal-Oxide-Semiconductor

مدارات دیجیتال، تکنولوژی برتر در پیاده‌سازی مدارات آنالوگ و دیجیتال در محدوده فرکانس تا ۱۰ GHz به شمار می‌رود [۴۶].

روند حرکت به سوی طول کانال‌های بسیار کوتاه برای CMOS برای کاهش سطح تراشه و امکان مجتمع‌سازی بیشتر و نیز کاهش هزینه، طراحی‌های Short-channel را می‌طلبد. در کاهش طول کانال ترانزیستورهای MOS و پیشرفت تکنولوژی CMOS برای سرعت بالا، مسئله عده، کاهش ولتاژ تغذیه و نیز افزایش نویز ترانزیستورها می‌باشد که هر دو مورد باعث افزایش نویز فاز نوسان‌ساز می‌شود. در واقع کاهش ولتاژ تغذیه باعث کاهش دامنه نوسان می‌گردد که نویز فاز با $20 \log$ دامنه نوسان کم می‌شود. بنابراین در کاهش ولتاژ تغذیه از ۳V به ۱.۵V یعنی نصف شدن آن، انتظار می‌رود نویز فاز نوسان ساز ۶dB افزایش یابد. از طرفی همانطور که ذکر شد نویز ترانزیستورها نیز برای تکنولوژیهای پیشرفتی در حال افزایش است. برای نمونه جدول ۱-۰ که در برگیرنده پارامترهای نویز فیلکر برای CMOS تکنولوژیهای مختلف CMOS است، را در نظر می‌گیریم. از آنجایی که ولتاژ نویز فیلکر در یک

ترانزیستور MOS به صورت زیر تعریف می‌شود [۴۷]:

$$\overline{\frac{v_n^2}{\Delta f}} = \frac{KF}{W \cdot L \cdot C_{ox} f^{AF}}. \quad (1)$$

بنابراین افزایش KF و کاهش AF و نیز کاهش سطح ترانزیستور با کم شدن طول کانال (L)، باعث افزایش نویز فیلکر می‌گردد. نویز حرارتی ترانزیستورها هم مشابه "برای تکنولوژیهای برتر Short-channel افزایش می‌یابد. برای نویز حرارتی ترانزیستور MOS داریم [۴۷]:

$$\overline{\frac{v_n^2}{\Delta f}} = \gamma \frac{4KT}{g_m} \quad (2)$$

که در آن γ ، پارامتر وابسته به طول کانال است که برای ترانزیستورهای با طول کانال بلند ($L > 1\mu m$) در حدود ۰.۶۷ است، در حالی که برای ترانزیستورهای با طول کانال ($L < 0.5\mu m$) حدود ۲.۵ است. بنابراین واضح است که پروسه Scaling CMOS و رفتن به تکنولوژیهای پیشرفتی CMOS با طول کانال کم، باعث افزایش نویز ترانزیستورها و در نتیجه افزایش نویز فاز اسیلاتورهای سینوسی می‌گردد. بنابراین