

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشگاه اصفهان

دانشکده فنی و مهندسی

گروه مهندسی کامپیوتر

پایان نامه‌ی کارشناسی ارشد رشته‌ی مهندسی کامپیوتر گرایش معماری سیستم‌های کامپیوتر

ضرب‌کننده ترتیبی ۶۴ بیتی تخمینی با دقت پیش‌رونده

استاد راهنما:

دکتر هومان نیک‌مهر

پژوهشگر:

سید محمد مهدی تابعی

دی ماه ۱۳۹۱

کلیه حقوق مادی مترتب بر نتایج مطالعات، ابتکارات
و نوآوری‌های ناشی از تحقیق موضوع این پایان‌نامه
متعلق به دانشگاه اصفهان است.



دانشگاه اصفهان

دانشکده فنی مهندسی

گروه مهندسی کامپیوتر

پایان نامه‌ی کارشناسی ارشد رشته‌ی مهندسی کامپیوتر گرایش معماری سیستم‌های کامپیوتر

آقای سید محمد مهدی تابعی

تحت عنوان

ضرب‌کننده ترتیبی ۶۴ بیتی تخمینی با دقت پیش‌رونده

در تاریخ ۱۳۹۱/۱۰/۳۰ توسط هیأت داوران زیر بررسی و با درجه بسیار خوب به تصویب نهایی رسید.

۱- استاد راهنمای پایان‌نامه دکتر هومان نیک‌مهر با مرتبه‌ی علمی استادیار امضا

۲- استاد داور داخل گروه دکتر کمال جمشیدی با مرتبه‌ی علمی دانشیار امضا

۳- استاد داور خارج از گروه دکتر مهدی حبیبی با مرتبه‌ی علمی استادیار امضا

امضای مدیر گروه

با سپاس از ...

استاد گرانقدر جناب آقای دکتر نیکمهر که زحمات بسیاری در این راه کشیدند و راهنمایی‌های صمیمانه و

دلسوزانه ایشان چراغ راه من بود.

و

با تشکر از همسر عزیزم که همراهی و دلگرمی او انگیزه‌ی من و مایه‌ی آرامش خاطر من در پیمودن این مسیر

شد.

تقدیم به مادر عزیزتر از جانم:

مادرم هستی من ز هستی توست تا هستم و هستی دارمت دوست

غمگسار جاودانی مادر است

چشمسار مهربانی مادر است

تقدیم با بوسه بر دستان پدرم:

به او که نفس دانه از زیر گشایش بگویم یا مردانگی سخاوت، سکوت، مهربانی و ...

پدرم راه تمام زندگیست

پدرم دلخوشی همیشگیست

چکیده

محاسبات تخمینی یکی از جدیدترین و پرکاربردترین شاخه‌های محاسبات دیجیتال است. افزایش سرعت، پایین آوردن توان مصرفی و کاهش مساحت واحدهای محاسباتی در کنار فراهم نمودن دقت مناسب از اهداف این ایده‌ی نوین می‌باشند که با حذف یا تغییر قسمتی از مدار واحدهای مزبور محقق می‌گردد. یکی از کلیدی‌ترین واحدهای محاسباتی ضرب‌کننده‌ها می‌باشند که نقش بسزایی در اکثر سیستم‌های دیجیتال بر عهده دارند و به همین دلیل ضرب‌کننده‌های موازی برش‌یافته که یکی از معروف‌ترین روش‌های تخمینی است در دو دهه‌ی اخیر مورد توجه فراوانی قرار گرفته‌اند. به علاوه سرعت کم ضرب ترتیبی باعث شده است تا برخلاف ساختار ساده‌تر و توان مصرفی پایین‌تر نسبت به ضرب موازی مورد توجه کمتری قرار بگیرد. بنابراین در این تحقیق سعی شده با توجه به کارایی روش برش‌یافته، ضرب‌کننده‌ای ترتیبی ارائه شود که از این ایده استفاده می‌نماید و سرعت ضرب ترتیبی را تا حدودی بهبود بدهد. در ضرب‌کننده‌ی پیشنهادی برای جبران خطای ناشی از اعمال روش برش‌یافته، از ستون $(n - 1)$ ام ماتریس ضرب‌های جزئی استفاده می‌گردد تا خطای به وجود آمده در هر سیکل تا حد امکان بهبود یابد. با شبیه‌سازی و سنتز بر روی ASIC، دقت این روش و بهبودی که در زمینه‌ی سرعت داده است نیز بررسی می‌گردد. کاربرد این ضرب‌کننده در سیستم‌های تعبیه‌شده یا متحرک می‌تواند باشد که مساحت و توان مصرفی پایین در آن‌ها حیاتی است و سرعت بالاتر این روش نیز به کارایی بهتر این سیستم‌ها کمک می‌نماید.

واژگان کلیدی:

محاسبات تخمینی، ضرب‌کننده‌ی ترتیبی، روش برش‌یافته، جبران خطا، رقم نقلی، تأخیر، توان مصرفی، مساحت

فهرست مطالب

صفحه	عنوان
	فصل اول - مقدمه
۱.....	۱-۱ معرفی موضوع
	فصل دوم - واحدهای محاسباتی تخمینی
۷.....	۱-۲ مقدمه
۷.....	۲-۲ جمع کننده
۱۰.....	۳-۲ جمع کننده‌های تخمینی
۱۰.....	۱-۳-۲ جمع کننده‌ی تقریبی
۱۱.....	۲-۳-۲ جمع کننده تخمینی نقلی
۱۵.....	۲-۳-۲ جمع کننده‌ی چند عملوندی تخمینی
۱۸.....	۴-۲ ضرب کننده
۱۹.....	۱-۴-۲ ضرب کننده موازی
۲۰.....	۲-۴-۲ ضرب کننده ترتیبی
۲۴.....	۳-۴-۲ ضرب کننده‌ی برش یافته
۲۵.....	۴-۴-۲ ضرب کننده‌ی برش یافته موازی
۲۶.....	۵-۴-۲ روش‌های تصحیح ثابت
۲۸.....	۶-۴-۲ روش‌های تصحیح متغیر
۳۵.....	۷-۴-۲ ضرب کننده‌ی برش یافته ترتیبی
۳۶.....	۵-۲ روش‌های تخمینی دیگر
۳۶.....	۱-۵-۲ ضرب کننده‌ی تقریبی علامت‌دار
۳۸.....	۲-۵-۲ ضرب کننده‌ی بلوکی تخمینی
۴۰.....	۶-۲ نتیجه‌گیری

فصل سوم- ضرب کننده‌ی برش یافته‌ی ترتیبی با قابلیت جبران خطای متغیر

۱-۳ مقدمه	۴۱
۲-۳ مفاهیم و کلیات	۴۱
۳-۳ ضرب کننده‌ی ترتیبی برش یافته	۴۳
۱-۳-۳ منابع ایجاد خطا	۴۶
۴-۳ طراحی روش پیشنهادی	۴۷
۵-۳ روش بالا به پایین	۴۸
۱-۵-۳ روش های جبران خطا	۵۰
۲-۵-۳ بهبود روش پیشنهادی	۶۰
۳-۵-۳ جبران خطا مستقل از LSP	۶۳
۶-۳ روش پایین به بالا	۶۶
۱-۶-۳ روش های جبران خطا	۶۸
۷-۳ نتیجه گیری	۷۳

فصل چهارم- آنالیز و تحلیل خطای روش پیشنهادی

۱-۴ مقدمه	۷۵
۲-۴ انتشار رقم نقلی	۷۵
۳-۴ تحلیل خطای ارزیابی	۷۶
۱-۳-۴ خطا در ضرب کننده‌ی ترتیبی برش یافته‌ی بدون قسمت جبران خطا	۷۶
۲-۳-۴ خطا در ضرب کننده‌ی ترتیبی برش یافته‌ی با قسمت جبران خطا	۸۲
۳-۳-۴ به دست آوردن مقدار خطا برای ضرب کننده‌های با ابعاد مختلف	۸۵
۴-۴ نتیجه گیری	۸۶

فصل پنجم- ارزیابی روش پیشنهادی

صفحه	عنوان
۸۷.....	۱-۵ مقدمه.....
۸۸.....	۲-۵ ارزیابی دقت ضرب‌کننده‌ی برش یافته‌ی ترتیبی.....
۸۸.....	۱-۲-۵ ضرب‌کننده‌ی برش یافته‌ی ترتیبی ۸ بیتی.....
۹۵.....	۲-۲-۵ ضرب‌کننده‌ی برش یافته‌ی ترتیبی ۱۶ بیتی.....
۹۹.....	۳-۲-۵ ضرب‌کننده‌ی برش یافته‌ی ترتیبی ۳۲ بیتی.....
۱۰۲.....	۴-۲-۵ ضرب‌کننده‌ی برش یافته‌ی ترتیبی ۶۴ بیتی.....
۱۰۴.....	۳-۵ ارزیابی مساحت و سرعت.....
۱۰۴.....	۱-۳-۵ ارزیابی تقریبی.....
۱۰۷.....	۲-۳-۵ ارزیابی دقیق.....
۱۰۹.....	۴-۵ نتیجه‌گیری.....

فصل ششم - نتیجه‌گیری و پیشنهادات

۱۱۱.....	۱-۶ نتیجه‌گیری.....
۱۱۲.....	۲-۶ پیشنهادات.....
۱۱۳.....	منابع و مآخذ.....

فهرست شکل‌ها

صفحه	عنوان
۸.....	شکل ۱-۲ جمع‌کننده‌ی ۳۲ بیتی CRA
۹.....	شکل ۲-۲ مدار تمام جمع‌کننده
۹.....	شکل ۳-۲ زنجیره‌های نقلی و طول آن‌ها
۱۱.....	شکل ۴-۲ جمع‌کننده‌ی ۳۲ بیتی تخمینی
۱۲.....	شکل ۵-۲ جمع‌کننده‌ی ۳۲ بیتی انتخاب‌گر رقم نقلی
۱۳.....	شکل ۶-۲ یک 32-bit ESTC
۱۴.....	شکل ۷-۲ مدار کنترلی با استفاده از ۲ بیت
۱۵.....	شکل ۸-۲ مدار کنترلی ۳ بیتی
۱۶.....	شکل ۹-۲ شمارنده‌های ۲:۲ و ۳:۲ و کمپرسورهای ۳:۲
۱۶.....	شکل ۱۰-۲ کمپرسورهای متداول با استفاده از شمارنده ۳:۲
۱۷.....	شکل ۱۱-۲ شماتیک الف) یک شمارنده ۳:۲ ب) یک شمارنده ۴:۲ اشباع‌کننده
۱۸.....	شکل ۱۲-۲ شمارنده‌های ۲:۲ و ۷:۲ با استفاده از شمارنده تخمینی
۱۹.....	شکل ۱۳-۲ ساختار کلی ضرب‌کننده‌های موازی
۲۰.....	شکل ۱۴-۲ ضرب‌کننده‌ی درختی ۷×۷ با استفاده از درخت CSA
۲۰.....	شکل ۱۵-۲ ساختار ضرب‌کننده‌ی آرایه‌ای ۵×۵ با استفاده از بلوک‌های FA
۲۱.....	شکل ۱۶-۲ پیاده‌سازی ضرب ترتیبی با استفاده از روش جابجایی به راست
۲۲.....	شکل ۱۷-۲ پیاده‌سازی ضرب ترتیبی با استفاده از روش جابجایی به چپ
۲۳.....	شکل ۱۸-۲ مدار تولید‌کننده‌ی کد بندی بوث در مبنای ۴
۲۳.....	شکل ۱۹-۲ دیاگرام بلوکی مدار ضرب‌کننده‌ی ترتیبی با استفاده از CSA
۲۵.....	شکل ۲۰-۲ قسمت‌های مختلف ماتریس ضرب‌های جزئی برای یک ضرب‌کننده ۸×۸
۲۹.....	شکل ۲۱-۲ شمای کلی یک ضرب‌کننده‌ی برش‌یافته با تصحیح متغیر
۳۰.....	شکل ۲۲-۲ پیاده‌سازی روش [۴۰] برای ضرب‌کننده‌ی آرایه‌ای ۵×۵

عنوان

صفحه

شکل ۲-۲۳	یک سلول AO	۳۱
شکل ۲-۲۴	ضرب‌کننده‌ی برش‌یافته برای اعداد بدون علامت $n = 6$	۳۱
شکل ۲-۲۵	ضرب‌کننده‌ی برش‌یافته برای اعداد مکمل دو $n = 6$	۳۲
شکل ۲-۲۶	پیاده‌سازی سخت‌افزاری ضرب‌کننده‌ی ترتیبی برش‌یافته	۳۶
شکل ۲-۲۷ (الف)	ضرب‌کننده‌ی علامت‌دار 8×8 درختی با استفاده از شمارنده $3:2$ (ب)	ضرب‌کننده‌ی تخمینی علامت‌دار 8×8 درختی با استفاده از شمارنده $4:2$
شکل ۲-۲۸	نقشه کارنو ضرب‌کننده‌ی تخمینی 2×2	۳۸
شکل ۲-۲۹	مدار ضرب‌کننده‌ی تخمینی 2×2	۳۹
شکل ۲-۳۰	مدار ضرب‌کننده‌ی دقیق 2×2	۳۹
شکل ۲-۳۱	طراحی ضرب‌کننده با ابعاد بزرگ با استفاده از بلوک‌های کوچک‌تر	۳۹
شکل ۳-۱	جمع یک ضرب‌کننده ترتیبی ۴ بیتی به صورت نمایش نقطه‌ای	۴۳
شکل ۳-۲	ماتریس ضرب‌های جزئی دو عملوند n بیتی A و B	۴۴
شکل ۳-۳	ماتریس ضرب‌های جزئی مربوط به ضرب‌کننده‌ی n بیتی برش‌یافته	۴۶
شکل ۳-۴	مدار سخت‌افزاری روش پیشنهادی	۴۹
شکل ۳-۵	مقداردهی اولیه ثبات EX	۵۰
شکل ۳-۶	نمایش نقطه‌ای ضرب‌کننده‌ی n بیتی به همراه وزن بیت‌های جواب نهایی	۵۳
شکل ۳-۷	عملیات جمع مربوط به سیکل نام ماتریس ضرب‌های جزئی	۵۴
شکل ۳-۸	پیاده‌سازی سخت‌افزاری ضرب‌کننده‌ی پیشنهادی به همراه مدار جبران خطا	۵۷
شکل ۳-۹	پیاده‌سازی قسمت جبران خطا	۵۹
شکل ۳-۱۰	پیاده‌سازی مدار ضرب‌کننده‌ی پیشنهادی به همراه مدار جبران خطا	۵۹
شکل ۳-۱۱ (الف)	مسیر بحرانی ضرب‌کننده‌ی دقیق (ب) مسیر بحرانی ضرب‌کننده‌ی برش‌یافته	۶۱
شکل ۳-۱۲ (الف)	مدار جبران خطا با استفاده از $AV_{n-i,i-1}$ (ب) مدار جبران خطا با استفاده از $pp_{n-i-1,i}$	۶۳
شکل ۳-۱۳	ماتریس ضرب‌های جزئی MSP	۶۴

عنوان

صفحه

- شکل ۳-۱۴ مدار ضرب کننده‌ی برش یافته‌ی مستقل از LSP در روش بالا به پایین ۶۵
- شکل ۳-۱۵ ماتریس ضرب‌های جزئی برش یافته برای روش پایین به بالا ۶۶
- شکل ۳-۱۶ مدار پیشنهادی برای پیاده‌سازی ضرب کننده‌ی برش یافته به روش پایین به بالا ۶۷
- شکل ۳-۱۷ ماتریس ضرب‌های جزئی برش یافته روش بالا پایین به صورت برعکس ۶۹
- شکل ۳-۱۸ عملیات جمع مربوط به سیکل n ام ماتریس ضرب‌های جزئی در روش پایین به بالا ۶۹
- شکل ۳-۱۹ مدار جبران خطا با استفاده از گیت‌های AND ۷۰
- شکل ۳-۲۰ الف) پیاده‌سازی ضرب کننده‌ی ترتیبی برش یافته‌ی پایین به بالا به همراه مدار جبران خطا ب) مدار جبران خطا مربوط به روابط ۳-۲۹ و ۳-۳۰ ۷۱
- شکل ۳-۲۱ الف) مدار جبران خطا رابطه‌ی ۳-۲۱ ب) مدار جبران خطا رابطه‌ی ۳-۲۲ ۷۲
- شکل ۳-۲۲ مدار ضرب کننده‌ی برش یافته‌ی مستقل از LSP در روش پایین به بالا ۷۳
- شکل ۴-۱ جمع کننده‌ی زنجیره‌ای به همراه مسیر بحرانی ۷۶
- شکل ۴-۲ ماتریس ضرب‌های جزئی مربوط به LSP ۷۷
- شکل ۴-۳ عملیات جمع دو عدد n بیتی ۸۱
- شکل ۵-۱ نمودار ستونی خطای نسبی و مطلق برای ضرب کننده XOR_AND ۹۵
- شکل ۵-۲ نمودار ستونی خطای نسبی و مطلق برای ضرب کننده AND ۹۵
- شکل ۵-۳ نمودار ستونی خطای نسبی و مطلق برای ضرب کننده ی ۱۶ بیتی با AND_XOR ۹۸
- شکل ۵-۴ نمودار ستونی خطای نسبی و مطلق برای ضرب کننده ی ۳۲ بیتی با AND_XOR ۱۰۱
- شکل ۵-۵ نمودار ستونی خطای نسبی و مطلق برای ضرب کننده ی ۶۴ بیتی با AND_XOR ۱۰۴
- شکل ۵-۶ تصویر از گزارش زمانی یک جمع کننده‌ی ۸ بیتی ۱۰۸

فهرست جدول‌ها

صفحه	عنوان
۱۷.....	جدول ۱-۲ جدول کارنو مربوط به شمارنده‌های اشباع‌کننده و بازتابی ۴:۲
۵۵.....	جدول ۱-۳ تمامی حالات ممکن برای محاسبه‌ی $C_{n-i-1,i}$
۶۲.....	جدول ۲-۳ تمامی حالات ممکن برای محاسبه‌ی $C_{n-i-1,i}$
۷۰.....	جدول ۳-۳ تمامی حالات ممکن برای محاسبه‌ی $C_{i,n-i-1}$
۷۸.....	جدول ۱-۴ تمامی حالات ممکن برای محاسبه‌ی $C_{n-i-1,i}$
۸۵.....	جدول ۲-۴ مقادیر عددی احتمال بروز خطا در ضرب‌کننده‌ی ۸ بیتی
۸۹.....	جدول ۱-۵ نام‌گذاری اختصاری ضرب‌کننده‌های فصل ۳
۹۰.....	جدول ۲-۵ اختلاف بین روش دقیق و ضرب‌کننده‌های جدول ۵-۱ (۸ بیتی)
۹۲.....	جدول ۳-۵ خطای مطلق و نسبی برای $a = 11011110$ و $b = 11110101$
۹۲.....	جدول ۴-۵ میانگین خطای نسبی و مطلق برای تمامی اعداد ۸ بیتی
۹۶.....	جدول ۵-۵ اختلاف بین روش دقیق و ضرب‌کننده‌های جدول ۵-۱ (۱۶ بیتی)
۹۷.....	جدول ۶-۵ میانگین خطای نسبی و مطلق برای ۱۰۰۰۰۰ عدد تصادفی ۱۶ بیتی
۹۹.....	جدول ۷-۵ اختلاف بین روش دقیق و ضرب‌کننده‌های جدول ۵-۱ (۳۲ بیتی)
۱۰۰.....	جدول ۸-۵ میانگین خطای نسبی و مطلق برای ۱۰۰۰۰۰ عدد تصادفی ۳۲ بیتی
۱۰۲.....	جدول ۹-۵ اختلاف بین روش دقیق و ضرب‌کننده‌های جدول ۵-۱ (۶۴ بیتی)
۱۰۲.....	جدول ۱۰-۵ میانگین خطای نسبی و مطلق برای ۱۰۰۰۰۰ عدد تصادفی ۶۴ بیتی
۱۰۳.....	جدول ۱۱-۵ تأخیر مدارهای جبران خطا برای روش‌های مختلف بر حسب واحد تأخیر گیت
۱۰۶.....	جدول ۱۲-۵ تأخیر ضرب‌کننده‌های مختلف بر حسب واحد تأخیر گیت
۱۰۶.....	جدول ۱۳-۵ سرعت نسبی برای ضرب‌کننده‌ها با ابعاد مختلف
۱۰۹.....	جدول ۱۴-۵ تأخیر مربوط به عناصر تشکیل‌دهنده‌ی مسیر بحرانی بر حسب نانوثانیه
۱۰۹.....	جدول ۱۵-۵ سرعت نسبی برای ضرب‌کننده‌ها با ابعاد مختلف

فصل اول

مقدمه

۱-۱ معرفی موضوع

امروزه مدارهای دیجیتال در پیاده‌سازی پردازنده‌ها، پردازش سیگنال‌های رقمی^۱، سری فوریه و ... کاربرد بسیار گسترده‌ی پیدا کرده‌اند. از کلیدی‌ترین عناصر تشکیل‌دهنده سیستم‌های دیجیتال واحدهای محاسباتی بوده که افزایش کارایی آن‌ها می‌تواند بر روی عملکرد این سیستم‌ها تأثیر بسزایی داشته باشد [۱]. از این رو زیرشاخه‌ی بسیار مهمی در علم معماری کامپیوتر به این موضوع اختصاص پیدا کرده است که به نام محاسبات کامپیوتری^۲ یا محاسبات دیجیتال^۳ شناخته می‌شود. محاسبات کامپیوتری به بحث در مورد واحدهای محاسباتی مانند جمع‌کننده و ضرب‌کننده و همچنین سیستم‌های نمایش اعداد، روش‌های تخمین خطا و غیره می‌پردازد و سعی می‌کند تا کارایی این واحدهای محاسباتی را بهبود بخشد.

به خاطر اهمیت این زمینه تحقیقات متعددی در این مورد صورت پذیرفته و همچنین کتاب‌های زیادی در مورد آن نوشته شده است. از اولین کتاب‌ها می‌توان به The Logic of Computer Arithmetic اشاره نمود که

1 Digital Signal Processing(DSP)

2 Computer Arithmetic

3 Digital Arithmetic

توسط Flores در سال ۱۹۶۳ نوشته شده است [۲]. پس از آن نیز Hwang در ۱۹۷۹ کتابی در این زمینه ارائه نمود. از دیگر پیشگامان در این زمینه می‌توان به Ercegovac، Koren و Lang اشاره نمود که کتاب‌ها و تحقیقات متعددی را در این زمینه منتشر کرده‌اند [۳] و [۴]. پروفسور پرهامی نیز کتابی جامع در این زمینه ارائه کرده که چاپ دوم آن در سال ۲۰۰۹ منتشر شده است و مرجع بسیار معتبری برای تدریس در دانشگاه‌های مختلفی در سراسر دنیا می‌باشد [۱].

همان طور که گفته شد واحدهای محاسباتی به دلیل گستردگی کاربردها نقش کلیدی در سیستم‌های دیجیتال ایفا می‌نمایند، پس اگر بتوان کارایی این واحدها را افزایش داد عملکرد کل سیستم بهبود می‌یابد. یکی از مهم‌ترین فاکتورها در بهبود کارایی یک مدار سرعت آن است و با توجه به این که در یک سیستم دیجیتال معمولاً سرعت واحد محاسباتی کمتر از بقیه واحدها می‌باشد در نتیجه با افزایش سرعت واحدهای محاسباتی سرعت کل سیستم افزایش پیدا می‌نماید. به عنوان مثال جمع‌کننده یکی از عناصر کلیدی واحد محاسبه و منطق^۱ در پردازنده می‌باشد، از آنجا که سرعت جمع‌کننده از بقیه واحدهای تشکیل‌دهنده پردازنده کمتر است سرعت پردازنده به تناسب آن کم می‌شود [۵]. از دیگر فاکتورهای مهم در سیستم‌های دیجیتال توان مصرفی آن سیستم می‌باشد. در یک سیستم DSP از ضرب‌کننده‌های فراوانی استفاده شده است، چون این ضرب‌کننده‌ها دارای توان مصرفی قابل توجهی هستند در نتیجه توان مصرفی کل سیستم بالا می‌رود که این مسئله در برخی کاربردها می‌تواند تبعات منفی داشته باشد [۶]. فاکتور دیگر مسئله مساحت می‌باشد، در سیستم‌های دیجیتال یکی از واحدهایی که مساحت زیادی را اشغال می‌نمایند واحدهای محاسباتی هستند. به عنوان مثال در یک سیستم متحرک^۲ یا در یک سیستم جاسازی شده^۳ که یکی از دغدغه‌های اصلی قابل حمل بودن آن‌ها است، مسئله مساحت می‌تواند مشکل‌ساز باشد [۷].

با توجه به نکات مطرح شده می‌توان چالش‌های اصلی پیش‌رو در محاسبات دیجیتال را در سه مورد خلاصه کرد: سرعت، توان مصرفی و مساحت. توان مصرفی و مساحت هزینه‌های یک سیستم به حساب می‌آیند و باید بین آن‌ها و سرعت مدار یک موازنه وجود داشته باشد. به طور کلی مداری ایده‌آل می‌باشد که دارای سرعت بالا، توان مصرفی و مساحت کمی باشد و از این رو محققان متعددی سعی کرده‌اند که این چالش‌ها را برطرف نمایند. در دهه‌های ابتدایی ظهور مدارهای دیجیتال دغدغه‌ی اصلی طراحان، سرعت پایین این مدارها بوده و تلاش آن‌ها

¹ Arithmetic Logic Unit (ALU)

² Mobile System

³ Embedded System

در راستای افزایش سرعت مدارهای دیجیتال بوده است. از میان واحدهای محاسباتی جمع کننده و ضرب کننده از اهمیت خاصی برخوردار هستند که تقریباً در تمامی سیستم‌های دیجیتال به کار می‌روند و اکثر توجه طراحان به این دو واحد محاسباتی معطوف می‌باشد. عملیات جمع تقریباً مهم‌ترین عملیات حسابی است که می‌توان بقیه‌ی عملیات‌ها را توسط آن پیاده‌سازی کرد و به همین دلیل جمع کننده‌ها مورد توجه فراوانی قرار گرفته‌اند.

جمع کننده زنجیره‌ای نقلی^۱ ساده‌ترین نوع جمع کننده است که مشکل اصلی آن انتشار رقم نقلی و در نتیجه سرعت آن پایین می‌باشد. به همین دلیل جمع کننده‌ی پیش‌بینی گر رقم نقلی^۲ در سال ۱۹۵۸ ارائه شد که این مشکل را برطرف می‌نماید [۸]. از نمونه‌های دیگر می‌توان به carry select adder، carry skip adder و prefix adder اشاره نمود که هدف اصلی آن‌ها افزایش سرعت جمع کننده بوده است اما باعث شده است که مساحت و توان مصرفی (هزینه) این مدارها افزایش پیدا کند [۱].

ضرب کننده یکی از پرکاربردترین واحدهای محاسباتی به خصوص در DSP می‌باشد [۹-۱۴]، ابتدایی‌ترین الگوریتم ضرب روش جایجایی/جمع^۳ می‌باشد که روشی ترتیبی بوده و در ضرب دو عدد n بیتی عملیات ضرب n سیکل به طول می‌انجامد [۱]. پیاده‌سازی این الگوریتم نشان می‌دهد که مساحت و توان مصرفی کم بوده ولی سرعت در حد مطلوبی نمی‌باشد، از این رو ضرب کننده‌ی موازی ارائه شد که مشکل سرعت نوع ترتیبی را برطرف می‌نمود. اولین نوع این روش توسط پروفیسور C. S. Wallace در سال ۱۹۶۴ ارائه گردید. این روش سرعت جمع حاصل ضرب‌های جزئی را در ضرب کننده‌ی موازی بهبود می‌دهد [۱۵]. پس از آن Luigi Dadda این روش را در ۱۹۸۳ بهبود داد [۱۶]. این گروه ضرب کننده‌ها، به ضرب کننده‌های درختی نیز معروفند. همچنین نمایش اعداد در مبنای بالاتر منجر به کاهش ارقام عددهای نمایش داده شده در آن مبنای می‌باشد. با علم به این موضوع، ضرب کننده‌هایی ارائه شده‌اند که عملیات ضرب را در مبنای بالا مانند ۴ یا ۸ انجام می‌دهند و باعث بالاتر رفتن سرعت ضرب کننده می‌شوند [۱]. یکی دیگر از مواردی که تحول شگرفی در زمینه بهبود ساختار ضرب کننده‌ها ایجاد کرده است، ضرب به روش بوث است که توسط Andrew Booth ارائه شد. این روش با یک کد بندی جدید، سرعت ضرب کننده را زیاد می‌کند [۱۷]. از دیگر ایده‌های مطرح در این زمینه، ضرب در اعداد ثابت است که کاربردهای فراوانی از جمله در فیلتر پاسخ ضربه محدود^۴، پردازش سیگنال، پردازش تصویر، کنترل و ارتباط داده دارند. با توجه به ثابت بودن مضروب یا مضروب‌فیه الگوریتم‌های مختلفی در این

^۱ Carry Ripple Adder(CRA)

^۲ Carry Lookahead Adder(CLA)

^۳ Shift/Add

^۴ Finite Impulse Response(FIR)

زمینه ارائه شده است که سرعت ضرب کننده‌ها را بهبود می‌بخشد [۱۲] و [۱۸]. عملیات ضرب در اصل از حاصل جمع ضرب‌های جزئی بدست می‌آید در نتیجه مشکل انتشار رقم نقلی که در جمع وجود دارد به ضرب کننده نیز سرایت می‌نماید. به همین دلیل روش‌هایی برای از بین بردن مشکل رقم نقلی موجود است که مهم‌ترین آن‌ها پیاده‌سازی ضرب با استفاده از جمع کننده‌ی ذخیره کننده رقم نقلی^۱ است. در این جمع کننده، رقم نقلی دیگر به مکان بعد منتقل نشده و در همان مکان ذخیره می‌شود. در انتها، پس از پایان عمل جمع دوباره حاصل این جمع کننده توسط یک جمع کننده‌ی زنجیره‌ای نقلی به حالت عادی باز می‌گردد، این ضرب کننده از نوع ترتیبی می‌باشد [۱].

با توجه به انواع مختلف ضرب کننده و جمع کننده که در فوق مطرح شد می‌توان به این نتیجه رسید که بهبود یکی از فاکتورهای مزبور باعث افزایش مشکلات بقیه فاکتورها می‌باشد، مثلاً در ضرب کننده‌های موازی علیرغم افزایش سرعت، مساحت و توان مصرفی آن نیز بالا می‌باشد که در بعضی سیستم‌های دیجیتال می‌تواند تبعات منفی داشته باشد. اخیراً ایده‌ای مشهور به محاسبات تخمینی^۲ مطرح شده که تلاشی برای یافتن یک نقطه بهینه در تبادل^۳ مابین سه ویژگی فوق است. این نوع محاسبات که یکی از جدیدترین شاخه‌های محاسبات کامپیوتری محسوب می‌شود با حذف و/یا دستکاری بخشی از مدارهای محاسباتی و در نتیجه با به کنار گذاشتن برخی از محاسبات میانی پیاده‌سازی می‌گردد [۲۰]. حذف این محاسبات می‌تواند باعث افزایش سرعت، کاهش توان مصرفی و کاهش سطح سیلیکون گردیده، هر چند که از سوی دیگر، منجر به کاهش دقت محاسباتی مدارهای مزبور می‌شود. ویژگی‌های مثبت این روش به خوبی با نیازهای برخی سیستم‌های دیجیتال همچون DSP، جاسازی شده و موبایل هم‌خوانی دارد به شرطی که این ابزارها بتوانند کاهش دقت و بروز خطای محدود در محاسبات را تحمل نمایند.

محاسبات تخمینی همچنین می‌تواند از دیدگاهی متفاوت مورد توجه قرار گیرد. ممکن است پس از آزمون نهایی در کارخانه معلوم شود که تراشه‌های تولید شده صد درصد سالم نیستند و خطایی تولید می‌نمایند. این مسئله در دهی گذشته با برگشت دادن و نابود کردن تراشه‌های معیوب حل می‌شد اما محققان دریافتند که بعضی سیستم‌های دیجیتال مثل DSPها می‌توانند از این تراشه‌های خراب استفاده کنند. این موضوع باعث شد تا طراحان به این نتیجه برسند که اگر می‌شود از تراشه‌های معیوب استفاده نمود، چرا نتوانیم مدارهایی طراحی کنیم که به

¹ Carry Save Adder(CSA)

² Estimating Arithmetic

³ Trade off

صورت عمده‌ی ناقص بوده و خطا تولید کنند و در عوض سرعت بالاتر، سطح سیلیکون و توان مصرفی کمتری داشته باشند [۲۱].

در میان واحدهای محاسباتی، جمع‌کننده‌ها و ضرب‌کننده‌ها را با استفاده از تکنیک محاسبات تخمینی پیاده‌سازی کرده‌اند که در این زمینه تحقیقات متعددی انجام شده و نتایج قابل توجهی به دست آمده است. این تکنیک که تقریباً از دهه‌ی ۹۰ میلادی شکل گرفته، مورد استقبال فراوانی در بین طراحان مدارهای دیجیتال قرار گرفته است. ضرب‌کننده‌های برش‌یافته^۱ موازی اولین نمونه از پیاده‌سازی این تکنیک بود که در ۱۹۹۲ ارائه گردید [۲۲] و تاکنون مورد استقبال شایان توجهی قرار گرفته است. مبنای این روش بر حذف قسمت کم‌ارزش حاصل ضرب استوار است، چون در بسیاری از کاربردهای دیجیتال نیاز است که مساحت تراشه کم باشد در نتیجه می‌توان از $2n$ بیت نتیجه (نتیجه‌ی ضرب دو عدد n بیتی برابر $2n$ بیت است)، تنها n بیت پرارزش را نگه داشت و n بیت کم‌ارزش را حذف کرد. بنابراین مدار ضرب‌کننده به صورتی طراحی می‌شود که قسمت کم‌ارزش را محاسبه نکند. ولی حذف n بیت کم‌ارزش، باعث به وجود آمدن خطا می‌شود و ممکن است این خطا به اندازه‌ای باشد که قابل صرف‌نظر کردن نباشد. از این‌رو محققان روش‌های متنوعی را برای برطرف کردن این خطا پیشنهاد کرده‌اند که تاکنون نیز این تحقیقات در حال بررسی و انجام است [۲۳-۲۸].

نمونه‌ی دیگری از ضرب‌کننده‌ی تخمینی موازی ارائه شده که از بلوک‌های ضرب‌کننده‌ی 2×2 تخمینی ساخته شده است. این ضرب‌کننده دارای دو خروجی است درحالی که ضرب‌کننده‌ی 2×2 استاندارد سه خروجی دارد. حال می‌توان با بلوک‌های تخمینی ارائه شده ضرب‌کننده‌های بزرگ‌تری ساخت و در عمل ضرب‌کننده‌های تخمینی با سرعت بالاتری تولید نمود [۲۹].

در مورد ضرب تخمینی ترتیبی به دلیل سرعت پایین آن، تحقیقات متنوعی مانند ضرب موازی انجام نگرفته است و از محدود ضرب‌کننده‌های تخمینی که به صورت ترتیبی عمل می‌کنند می‌توان به ضرب‌کننده‌ی برش‌یافته‌ی تخمینی اشاره کرد که همانند ضرب‌کننده‌ی برش‌یافته‌ی موازی، خروجی n بیتی دارند. این روش الهام گرفته از روش برش‌یافته به صورت موازی است [۳۰].

تا کنون جمع‌کننده‌ها و مشکلات آن‌ها به صورت گسترده‌ای مورد بحث و بررسی قرار گرفته و تکنیک محاسبات تخمینی در موردشان به صورت متنوعی بکار رفته که نمونه‌هایی از آن‌ها در مقالات مختلفی مشاهده می‌شود [۳۱-۳۳]. برای مثال یک جمع‌کننده‌ی تخمینی ارائه شده است که برای شمارش مورد استفاده قرار

^۱ Truncated Multiplier

می گیرد. در این مدار، تنها در زمانی که هر چهار ورودی یک باشند یک خطا رخ می دهد ولی در عوض سرعت مدار و سطح سیلیکون آن بهبود چشمگیری یافته است [۳۱]. در فصل دوم در مورد جمع کننده های تخمینی مطرح شده بررسی انجام خواهد شد.

کارایی سیستم های بهره گرفته از روش تخمینی بیانگر این است که این روش می تواند به خاطر حذف قسمتی از مدار و در نتیجه کوتاه تر کردن مسیر بحرانی (طولانی ترین مسیر از ورودی تا خروجی)، سرعت آن را افزایش داده و همچنین مساحت آن را کاهش داده و توان مصرفی نیز خودبه خود کمتر می گردد. اما ممکن است دقت مدار تا حدودی کم شود که در مقابل نکات مثبت این روش، قابل صرف نظر کردن است و به همین دلیل جمع کننده ها و ضرب کننده های مختلفی با این تکنیک پیاده سازی شده اند. در این میان ضرب ترتیبی مورد توجه کمتری قرار گرفته است در صورتی که در برخی سیستم ها توان مصرفی و/یا مساحت، جزء پارامترهای حیاتی بوده و باید تا حد امکان آن ها را کاهش داد. بنابراین برای برآورده شدن این فاکتورها در این سیستم ها از ضرب ترتیبی استفاده می گردد، حال باید برای سرعت کم ضرب ترتیبی نیز چاره ای اندیشید.

با توجه به موارد ذکر شده، طراحی یک ضرب کننده ترتیبی با سرعت قابل قبول با استفاده از تکنیک محاسبات تخمینی را می توان به عنوان هدف اصلی این تحقیق معرفی کرد. همچنین ذکر این نکته نیز حائز اهمیت است که چون مدار طراحی شده از نوع ترتیبی است می توان با انجام یک قسمت از ضرب در هر سیکل، خطای به وجود آمده ناشی از حذف برخی از قسمت های مدار را تا حدودی برطرف کرد. در نتیجه مشکل ایجاد خطا که به صورت اجباری و پس از حذف برخی سیگنال های میانی بروز کرده است تا حدودی رفع می گردد. در اصل سیستم ضرب کننده به گونه ای طراحی می شود که بتواند اندازه ی خطا را در هر سیکل پیش بینی کرده و در رفع آن تا حد ممکن موفق باشد.

شبیه سازی این تحقیق توسط نرم افزارهای شبیه ساز و پیاده سازی سخت افزاری این مدار برای مشخص نمودن کارایی و مقایسه ضرب کننده ی طراحی شده با دیگر ضرب کننده ها هدف بعدی این تحقیق می باشد.

نتیجه ای که می توان برای این تحقیق متصور بود استفاده از این ضرب کننده در سیستم هایی مانند موبایل و جاسازی شده می باشد که ذخیره ی توان مصرفی و کاهش مساحت در آن ها اولویت دارد و همچنین نیازی به جواب نهایی به صورت کامل (با طول $2n$) ندارند. در نتیجه می توان سرعت این سیستم ها را که به خاطر استفاده از ضرب کننده ی ترتیبی کاهش یافته بود را بهبود بخشید.