

لِبِيْكَمْ بِرَسُولِ اللّٰهِ



دانشگاه اصفهان

دانشکده فنی و مهندسی

گروه مهندسی کامپیوتر

پایان نامه‌ی کارشناسی ارشد رشته‌ی مهندسی کامپیوتر گرایش معماری سیستم‌های کامپیوتر

### ضرب کننده ترقیتی ۶۴ بیتی تخمینی با دقت پیش‌رونده

استاد راهنما:

دکتر هومان نیک‌مهر

پژوهشگر:

سید محمد مهدی تابعی

دی ماه ۱۳۹۱

کلیه حقوق مادی مترتب بر نتایج مطالعات، ابتكارات  
و نوآوری‌های ناشی از تحقیق موضوع این پایان‌نامه  
متعلق به دانشگاه اصفهان است.



## دانشگاه اصفهان

دانشکده فنی مهندسی

گروه مهندسی کامپیوتر

پایان نامه‌ی کارشناسی ارشد رشته‌ی مهندسی کامپیوتر گرایش معماری سیستم‌های کامپیوتر

آقای سید محمد مهدی تابعی

تحت عنوان

ضرب کننده ترقیبی ۶۴ بیتی تخمینی با دقت پیش‌رونده

در تاریخ ۱۳۹۱/۱۰/۳۰ توسط هیأت داوران زیر بررسی و با درجه بسیار خوب به تصویب نهایی رسید.

۱ - استاد راهنمای پایان نامه **دکتر هومان نیکمهر** با مرتبه‌ی علمی استادیار امضا

۲ - استاد داور داخل **گروه دکتر کمال جمشیدی** با مرتبه‌ی علمی دانشیار امضا

۳ - استاد داور خارج از **گروه دکتر مهدی حبیبی** با مرتبه‌ی علمی استادیار امضا

امضای مدیر گروه

با سپاس از ...

استاد گرانقدر جناب آقای دکتر نیکمهر که زحمات بسیاری در این راه کشیدند و راهنمایی‌های صمیمانه و  
دلسوزانه ایشان چراغ راه من بود.

۹

با تشکر از همسر عزیزم که همراهی و دلگرمی او انگیزه‌ی من و مایه‌ی آرامش خاطرم در پیمودن این مسیر  
شد.

تقدیم به مادر عزیزتر از جانم:

مادرم هستی من را هستی توست تا هستم و هستی دارم توست

غهگسار جاودائی مادر است

پشمیسار مهربانی مادر است

تقدیم با بوسه بر دستان پدرم:

به او که نهی داشم از بزرگی اش بگویم یا مردانگی سداوت، سکوت، مهربانی و ...

پدرم راه تمام زندگیست

پدرم دلخوش همیشگیست

## چکیده

محاسبات تخمینی یکی از جدیدترین و پرکاربردترین شاخه‌های محاسبات دیجیتال است. افزایش سرعت، پایین آوردن توان مصرفی و کاهش مساحت واحدهای محاسباتی در کنار فراهم نمودن دقت مناسب از اهداف این ایده‌ی نوین می‌باشد که با حذف یا تغییر قسمتی از مدار واحدهای مزبور محقق می‌گردد. یکی از کلیدی‌ترین واحدهای محاسباتی ضرب‌کننده‌ها می‌باشند که نقش بسزایی در اکثر سیستم‌های دیجیتال بر عهده دارند و به همین دلیل ضرب‌کننده‌های موازی برش‌یافته که یکی از معروف‌ترین روش‌های تخمینی است در دو دهه‌ی اخیر مورد توجه فراوانی قرار گرفته‌اند. به علاوه سرعت کم ضرب ترتیبی باعث شده است تا برخلاف ساختار ساده‌تر و توان مصرفی پایین‌تر نسبت به ضرب موازی مورد توجه کمتری قرار بگیرد. بنابراین در این تحقیق سعی شده با توجه به کارایی روش برش‌یافته، ضرب‌کننده‌ای ترتیبی ارائه شود که از این ایده استفاده می‌نماید و سرعت ضرب ترتیبی را تا حدودی بهبود بدهد. در ضرب‌کننده‌ی پیشنهادی برای جبران خطای ناشی از اعمال روش برش‌یافته، از ستون  $(1 - n)$  ام ماتریس ضرب‌های جزیی استفاده می‌گردد تا خطای به وجود آمده در هر سیکل تا حد امکان بهبود یابد. با شیوه‌سازی و سنتز بر روی ASIC، دقت این روش و بهبودی که در زمینه‌ی سرعت داده است نیز بررسی می‌گردد. کاربرد این ضرب‌کننده در سیستم‌های تعییه‌شده یا متحرک می‌تواند باشد که مساحت و توان مصرفی پایین در آن‌ها حیاتی است و سرعت بالاتر این روش نیز به کارایی بهتر این سیستم‌ها کمک می‌نماید.

## واژگان کلیدی:

محاسبات تخمینی، ضرب‌کننده‌ی ترتیبی، روش برش‌یافته، جبران خطأ، رقم نقلی، تأخیر، توان مصرفی، مساحت

## فهرست مطالب

عنوان	صفحه
فصل اول - مقدمه	
۱-۱ معرفی موضوع	۱
فصل دوم - واحدهای محاسباتی تخمینی	
۱-۲ مقدمه	۷
۲-۱ جمع کننده	۷
۳-۱ جمع کننده‌های تخمینی	۱۰
۱-۳-۱ جمع کننده‌ی تقریبی	۱۰
۲-۳-۱ جمع کننده تخمینی نقلی	۱۱
۲-۳-۲ جمع کننده‌ی چند عملوندی تخمینی	۱۵
۴-۱ ضرب کننده	۱۸
۴-۲-۱ ضرب کننده موازی	۱۹
۴-۲-۲ ضرب کننده ترتیبی	۲۰
۴-۲-۳ ضرب کننده‌ی برش‌یافته	۲۴
۴-۴-۱ ضرب کننده‌ی برش‌یافته موازی	۲۵
۴-۴-۲ روش‌های تصحیح ثابت	۲۶
۴-۴-۳ روش‌های تصحیح متغیر	۲۸
۷-۴-۱ ضرب کننده‌ی برش‌یافته ترتیبی	۳۵
۵-۱ روش‌های تخمینی دیگر	۳۶
۱-۵-۱ ضرب کننده‌ی تقریبی علامت‌دار	۳۶
۲-۵-۱ ضرب کننده‌ی بلوکی تخمینی	۳۸
۶-۱ نتیجه‌گیری	۴۰

عنوان	صفحه
<b>فصل سوم - ضرب کننده‌ی برش‌یافته‌ی ترتیبی با قابلیت جبران خطای متغیر</b>	
۱-۳ مقدمه.....	۴۱
۲-۳ مفاهیم و کلیات .....	۴۱
۳-۳ ضرب کننده‌ی ترتیبی برش‌یافته.....	۴۳
۱-۳-۳ منابع ایجاد خطا.....	۴۶
۴-۳ طراحی روش پیشنهادی .....	۴۷
۳-۵ روش بالا به پایین .....	۴۸
۳-۵-۱ روش‌های جبران خطا .....	۵۰
۲-۵-۲ بهبود روش پیشنهادی .....	۶۰
۳-۵-۳ جبران خطای مستقل از LSP .....	۶۳
۳-۶ روش پایین به بالا .....	۶۶
۱-۶-۳ روش‌های جبران خطای .....	۶۸
۷-۳ نتیجه‌گیری.....	۷۳
<b>فصل چهارم - آنالیز و تحلیل خطای روش پیشنهادی</b>	
۱-۴ مقدمه.....	۷۵
۲-۴ انتشار رقم نقلی.....	۷۵
۴-۳ تحلیل خطای ارزیابی .....	۷۶
۴-۳-۱ خطای در ضرب کننده‌ی ترتیبی برش‌یافته‌ی بدون قسمت جبران خطای .....	۷۶
۴-۳-۲ خطای در ضرب کننده‌ی ترتیبی برش‌یافته‌ی با قسمت جبران خطای .....	۸۲
۴-۳-۳ به دست آوردن مقدار خطای برای ضرب کننده‌های با ابعاد مختلف .....	۸۵
۴-۴ نتیجه‌گیری.....	۸۶
<b>فصل پنجم - ارزیابی روش پیشنهادی</b>	

عنوان		صفحة
۱-۵ مقدمه	.....	۸۷
۲-۵ ارزیابی دقت ضرب کننده‌ی برش یافته‌ی ترتیبی	.....	۸۸
۳-۵ ضرب کننده‌ی برش یافته‌ی ترتیبی ۸ بیتی	.....	۸۸
۴-۵ ضرب کننده‌ی برش یافته‌ی ترتیبی ۱۶ بیتی	.....	۹۵
۵-۵ ضرب کننده‌ی برش یافته‌ی ترتیبی ۳۲ بیتی	.....	۹۹
۶-۵ ضرب کننده‌ی برش یافته‌ی ترتیبی ۶۴ بیتی	.....	۱۰۲
۷-۵ ارزیابی مساحت و سرعت	.....	۱۰۴
۸-۵ ارزیابی تقریبی	.....	۱۰۴
۹-۵ ارزیابی دقیق	.....	۱۰۷
۱۰-۵ نتیجه‌گیری	.....	۱۰۹
<b>فصل ششم - نتیجه‌گیری و پیشنهادات</b>		
۱-۶ نتیجه‌گیری	.....	۱۱۱
۲-۶ پیشنهادات	.....	۱۱۲
منابع و مأخذ	.....	۱۱۳

## فهرست شکل‌ها

صفحه	عنوان
۸	شکل ۱-۲ جمع‌کننده‌ی ۳۲ بیتی CRA
۹	شکل ۲-۲ مدار تمام جمع‌کننده
۹	شکل ۳-۲ زنجیره‌های نقلی و طول آن‌ها
۱۱	شکل ۴-۲ جمع‌کننده‌ی ۳۲ بیتی تخمینی
۱۲	شکل ۵-۲ جمع‌کننده‌ی ۳۲ بیتی انتخاب‌گر رقم نقلی
۱۳	شکل ۶-۲ یک 32-bit ESTC
۱۴	شکل ۷-۲ مدار کنترلی با استفاده از ۲ بیت
۱۵	شکل ۸-۲ مدار کنترلی ۳ بیتی
۱۶	شکل ۹-۲ شمارنده‌های ۲:۲ و ۳:۲ و کمپرسورهای ۳:۲
۱۶	شکل ۱۰-۲ کمپرسورهای متداول با استفاده از شمارنده ۳:۲
۱۷	شکل ۱۱-۲ شماتیک (الف) یک شمارنده ۳:۲ ب) یک شمارنده ۴:۲ اشباع‌کننده
۱۸	شکل ۱۲-۲ شمارنده‌های ۲:۶و ۷:۲ با استفاده از شمارنده تخمینی
۱۹	شکل ۱۳-۲ ساختار کلی ضرب‌کننده‌های موازی
۲۰	شکل ۱۴-۲ ضرب‌کننده‌ی درختی ۷×۷ با استفاده از درخت CSA
۲۰	شکل ۱۵-۲ ساختار ضرب‌کننده‌ی آرایه‌ای ۵×۵ با استفاده از بلوک‌های FA
۲۱	شکل ۱۶-۲ پیاده‌سازی ضرب ترتیبی با استفاده از روش جابجایی به راست
۲۲	شکل ۱۷-۲ پیاده‌سازی ضرب ترتیبی با استفاده از روش جابجایی به چپ
۲۳	شکل ۱۸-۲ مدار تولید کننده‌ی کد بندی بوث در مبنای ۴
۲۳	شکل ۱۹-۲ دیاگرام بلوکی مدار ضرب‌کننده‌ی ترتیبی با استفاده از CSA
۲۵	شکل ۲۰ - ۲۰ قسمت‌های مختلف ماتریس ضرب‌های جزیی برای یک ضرب‌کننده ۸×۸
۲۹	شکل ۲۱-۲ شمای کلی یک ضرب‌کننده‌ی برش‌یافته با تصحیح متغیر
۳۰	شکل ۲۲-۲ پیاده‌سازی روش [۴۰] برای ضرب‌کننده‌ی آرایه‌ای ۵×۵

عنوان	صفحه
شکل ۲-۲ یک سلول AO	۳۱
شکل ۲-۴ ضرب کننده‌ی برش یافته برای اعداد بدون علامت $n = 6$	۳۱
شکل ۲-۵ ضرب کننده‌ی برش یافته برای اعداد مکمل دو $n = 6$	۳۲
شکل ۲-۶ پیاده‌سازی سخت‌افزاری ضرب کننده‌ی ترتیبی برش یافته	۳۶
شکل ۲-۷ (الف) ضرب کننده‌ی علامت‌دار $8 \times 8$ درختی با استفاده از شمارنده ۳:۲ (ب) ضرب کننده‌ی تخمینی علامت‌دار $8 \times 8$ درختی با استفاده از شمارنده ۴:۲	۳۷
شکل ۲-۸ نقشه کارنو ضرب کننده‌ی تخمینی $2 \times 2$	۳۸
شکل ۲-۹ مدار ضرب کننده‌ی تخمینی $2 \times 2$	۳۹
شکل ۲-۱۰ مدار ضرب کننده‌ی دقیق $2 \times 2$	۳۹
شکل ۲-۱۱ طراحی ضرب کننده با ابعاد بزرگ با استفاده از بلوک‌های کوچک‌تر	۴۰
شکل ۲-۱۲ جمع یک ضرب کننده ترتیبی ۴ بیتی به صورت نمایش نقطه‌ای	۴۳
شکل ۲-۱۳ ماتریس ضرب‌های جزیی دو عملوند $n$ بیتی A و B	۴۴
شکل ۲-۱۴ ماتریس ضرب‌های جزیی مربوط به ضرب کننده $n$ بیتی برش یافته	۴۶
شکل ۲-۱۵ مدار سخت‌افزاری روش پیشنهادی	۴۹
شکل ۲-۱۶ مقداردهی اولیه ثبات EX	۵۰
شکل ۲-۱۷ نمایش نقطه‌ای ضرب کننده‌ی $n$ بیتی به همراه وزن بیت‌های جواب نهایی	۵۳
شکل ۲-۱۸ عملیات جمع مربوط به سیکل آم ماتریس ضرب‌های جزیی	۵۴
شکل ۲-۱۹ پیاده‌سازی سخت‌افزاری ضرب کننده‌ی پیشنهادی به همراه مدار جبران خطا	۵۷
شکل ۲-۲۰ پیاده‌سازی قسمت جبران خطا	۵۹
شکل ۲-۲۱ پیاده‌سازی مدار ضرب کننده‌ی پیشنهادی به همراه مدار جبران خطا	۵۹
شکل ۲-۲۲ (الف) مسیر بحرانی ضرب کننده‌ی دقیق (ب) مسیر بحرانی ضرب کننده‌ی برش یافته	۶۱
شکل ۲-۲۳ (الف) مدار جبران خطا با استفاده از $AV_{n-i,i-1}$ (ب) مدار جبران خطا با استفاده از $pp_{n-i-1,i}$	۶۳
شکل ۲-۲۴ ماتریس ضرب‌های جزیی MSP	۶۴

صفحه	عنوان
۶۵	شکل ۱۴-۳ مدار ضرب کننده‌ی برش‌یافته‌ی مستقل از LSP در روش بالا به پایین
۶۶	شکل ۱۵-۳ ماتریس ضرب‌های جزیی برش‌یافته برای روش پایین به بالا
۶۷	شکل ۱۶-۳ مدار پیشنهادی برای پیاده‌سازی ضرب کننده‌ی برش‌یافته به روش پایین به بالا
۶۹	شکل ۱۷-۳ ماتریس ضرب‌های جزیی برش‌یافته روش بالا پایین به صورت برعکس
۶۹	شکل ۱۸-۳ عملیات جمع مربوط به سیکل آم ماتریس ضرب‌های جزیی در روش پایین به بالا
۷۰	شکل ۱۹-۳ مدار جبران خطأ با استفاده از گیت‌های AND
۷۱	شکل ۲۰-۳ (الف) پیاده‌سازی ضرب کننده‌ی ترتیبی برش‌یافته‌ی پایین به بالا به همراه مدار جبران خطأ (ب) مدار جبران خطأ مربوط به روابط ۳۰-۳ و ۲۹-۳
۷۲	شکل ۲۱-۳ (الف) مدار جبران خطأ رابطه‌ی ۲۱-۳ (ب) مدار جبران خطأ رابطه‌ی ۲۲-۳
۷۲	شکل ۲۲-۳ مدار ضرب کننده‌ی برش‌یافته‌ی مستقل از LSP در روش پایین به بالا
۷۶	شکل ۱-۴ جمع کننده‌ی زنجیره‌ای به همراه مسیر بحرانی
۷۷	شکل ۲-۴ ماتریس ضرب‌های جزیی مربوط به LSP
۸۱	شکل ۳-۴ عملیات جمع دو عدد $n$ بیتی
۹۵	شکل ۱-۵ نمودار ستونی خطای نسبی و مطلق برای ضرب کننده XOR_AND
۹۵	شکل ۲-۵ نمودار ستونی خطای نسبی و مطلق برای ضرب کننده AND
۹۸	شکل ۳-۵ نمودار ستونی خطای نسبی و مطلق برای ضرب کننده AND_XOR با ۱۶ بیتی
۱۰۱	شکل ۴-۵ نمودار ستونی خطای نسبی و مطلق برای ضرب کننده AND_XOR با ۳۲ بیتی
۱۰۴	شکل ۵-۵ نمودار ستونی خطای نسبی و مطلق برای ضرب کننده AND_XOR با ۶۴ بیتی
۱۰۸	شکل ۶-۵ تصویر از گزارش زمانی یک جمع کننده‌ی ۸ بیتی

## فهرست جدول‌ها

عنوان	
صفحه	
جدول ۱-۲ جدول کارنو مربوط به شمارنده‌های اشباع‌کننده و بازتابی ۴:۲ ..... ۱۷	
جدول ۳-۱ تمامی حالات ممکن برای محاسبه‌ی $C_{n-i-1,i}$ ..... ۵۵	
جدول ۳-۲ تمامی حالات ممکن برای محاسبه‌ی $C_{n-i-1,i}$ ..... ۶۲	
جدول ۳-۳ تمامی حالات ممکن برای محاسبه‌ی $C_{i,n-i-1}$ ..... ۷۰	
جدول ۴-۱ تمامی حالات ممکن برای محاسبه‌ی $C_{n-i-1,i}$ ..... ۷۸	
جدول ۴-۲ مقادیر عددی احتمال بروز خطا در ضرب‌کننده‌ی ۸ بیتی ..... ۸۵	
جدول ۴-۳ نامگذاری اختصاری ضرب‌کننده‌های فصل ۳ ..... ۸۹	
جدول ۴-۴ اختلاف بین روش دقیق و ضرب‌کننده‌های جدول ۴-۱(۸ بیتی) ..... ۹۰	
جدول ۴-۵ خطای مطلق و نسبی برای $b = 11110101$ و $a = 11011110$ ..... ۹۲	
جدول ۴-۶ میانگین خطای نسبی و مطلق برای تمامی اعداد ۸ بیتی ..... ۹۲	
جدول ۴-۷ اختلاف بین روش دقیق و ضرب‌کننده‌های جدول ۴-۵(۱۶ بیتی) ..... ۹۶	
جدول ۴-۸ میانگین خطای نسبی و مطلق برای ۱۰۰۰۰ عدد تصادفی ۱۶ بیتی ..... ۹۷	
جدول ۴-۹ اختلاف بین روش دقیق و ضرب‌کننده‌های جدول ۴-۵(۳۲ بیتی) ..... ۹۹	
جدول ۴-۱۰ میانگین خطای نسبی و مطلق برای ۱۰۰۰۰ عدد تصادفی ۳۲ بیتی ..... ۱۰۰	
جدول ۴-۱۱ تأخیر مدارهای جبران خطا برای روش‌های مختلف بر حسب واحد تأخیر گیت ..... ۱۰۳	
جدول ۴-۱۲ تأخیر ضرب‌کننده‌های مختلف بر حسب واحد تأخیر گیت ..... ۱۰۶	
جدول ۴-۱۳ سرعت نسبی برای ضرب‌کننده‌ها با ابعاد مختلف ..... ۱۰۶	
جدول ۴-۱۴ تأخیر مربوط به عناصر تشکیل‌دهنده‌ی مسیر بحرانی بر حسب نانوثانیه ..... ۱۰۹	
جدول ۴-۱۵ سرعت نسبی برای ضرب‌کننده‌ها با ابعاد مختلف ..... ۱۰۹	

# فصل اول

## مقدمه

### ۱-۱ معرفی موضوع

امروزه مدارهای دیجیتال در پیاده‌سازی پردازنده‌ها، پردازش سیگنال‌های رقمی<sup>۱</sup>، سری فوریه و ... کاربرد بسیار گسترده‌ی پیدا کرده‌اند. از کلیدی‌ترین عناصر تشکیل دهنده سیستم‌های دیجیتال واحدهای محاسباتی بوده که افزایش کارایی آن‌ها می‌تواند بر روی عملکرد این سیستم‌ها تأثیر بسزایی داشته باشد [۱]. از این روزیرشانخه بسیار مهمی در علم معماری کامپیوتر به این موضوع اختصاص پیدا کرده است که به نام محاسبات کامپیوتری<sup>۲</sup> یا محاسبات دیجیتال<sup>۳</sup> شناخته می‌شود. محاسبات کامپیوتری به بحث در مورد واحدهای محاسباتی مانند جمع کننده و ضرب کننده و همچنین سیستم‌های نمایش اعداد، روش‌های تخمین خطأ و غیره می‌پردازد و سعی می‌کند تا کارایی این واحدهای محاسباتی را بهبود بخشد.

به خاطر اهمیت این زمینه تحقیقات متعددی در این مورد صورت پذیرفته و همچنین کتاب‌های زیادی در مورد آن نوشته شده است. از اولین کتاب‌ها می‌توان به The Logic of Computer Arithmetic اشاره نمود که

---

1 Digital Signal Processing(DSP)

2 Computer Arithmetic

3 Digital Arithmetic

توسط Flores در سال ۱۹۶۳ نوشته شده است [۲]. پس از آن نیز Hawng در ۱۹۷۹ کتابی در این زمینه ارائه نمود. از دیگر پیشگامان در این زمینه می‌توان به Koren، Ercegovac و Lang اشاره نمود که کتاب‌ها و تحقیقات متعددی را در این زمینه منتشر کرده‌اند [۳] و [۴]. پروفسور پرهامی نیز کتابی جامع در این زمینه ارائه کرده که چاپ دوم آن در سال ۲۰۰۹ منتشر شده است و مرجع بسیار معتبری برای تدریس در دانشگاه‌های مختلفی در سراسر دنیا می‌باشد [۱].

همان طور که گفته شد واحدهای محاسباتی به دلیل گستردگی کاربردشان نقش کلیدی در سیستم‌های دیجیتال ایفا می‌نمایند، پس اگر بتوان کارایی این واحدها را افزایش داد عملکرد کل سیستم بهبود می‌یابد. یکی از مهم‌ترین فاکتورها در بهبود کارایی یک مدار سرعت آن است و با توجه به این که در یک سیستم دیجیتال معمولاً سرعت واحد محاسباتی کمتر از بقیه واحدها می‌باشد در نتیجه با افزایش سرعت واحدهای محاسباتی سرعت کل سیستم افزایش پیدا می‌نماید. به عنوان مثال جمع کننده یکی از عناصر کلیدی واحد محاسبه و منطق<sup>۱</sup> در پردازنده می‌باشد، از آنجا که سرعت جمع کننده از بقیه واحدهای تشکیل‌دهنده‌ی پردازنده کمتر است سرعت پردازنده به تناسب آن کم می‌شود [۵]. از دیگر فاکتورهای مهم در سیستم‌های دیجیتال توان مصرفی آن سیستم می‌باشد. در یک سیستم DSP از ضرب کننده‌های فراوانی استفاده شده است، چون این ضرب کننده‌ها دارای توان مصرفی قابل توجهی هستند در نتیجه توان مصرفی کل سیستم بالا می‌رود که این مسئله در برخی کاربردها می‌تواند تبعات منفی داشته باشد [۶]. فاکتور دیگر مسئله مساحت می‌باشد، در سیستم‌های دیجیتال یکی از واحدهایی که مساحت زیادی را اشغال می‌نمایند واحدهای محاسباتی هستند. به عنوان مثال در یک سیستم متحرک<sup>۲</sup> یا در یک سیستم جاسازی شده<sup>۳</sup> که یکی از دغدغه‌های اصلی قابل حمل بودن آن‌ها است، مسئله مساحت می‌تواند مشکل‌ساز باشد [۷].

با توجه به نکات مطرح شده می‌توان چالش‌های اصلی پیش رو در محاسبات دیجیتال را در سه مورد خلاصه کرد: سرعت، توان مصرفی و مساحت. توان مصرفی و مساحت هزینه‌های یک سیستم به حساب می‌آیند و باید بین آن‌ها و سرعت مدار یک موازن وجود داشته باشد. به طور کلی مداری ایده‌آل می‌باشد که دارای سرعت بالا، توان مصرفی و مساحت کمی باشد و از این رو محققان متعددی سعی کرده‌اند که این چالش‌ها را برطرف نمایند. در دهه‌های ابتدایی ظهور مدارهای دیجیتال دغدغه‌ی اصلی طراحان، سرعت پایین این مدارها بوده و تلاش آن‌ها

<sup>۱</sup> Arithmetic Logic Unit(ALU)

<sup>۲</sup> Mobile System

<sup>۳</sup> Embedded System

در راستای افزایش سرعت مدارهای دیجیتال بوده است. از میان واحدهای محاسباتی جمع کننده و ضرب کننده از اهمیت خاصی برخوردار هستند که تقریباً در تمامی سیستم‌های دیجیتال به کار می‌روند و اکثر توجه طراحان به این دو واحد محاسباتی معطوف می‌باشد. عملیات جمع تقریباً مهم‌ترین عملیات حسابی است که می‌توان بقیه‌ی عملیات‌ها را توسط آن پیاده‌سازی کرد و به همین دلیل جمع کننده‌ها مورد توجه فراوانی قرار گرفته‌اند.

جمع کننده زنجیره‌ای نقلی<sup>۱</sup> ساده‌ترین نوع جمع کننده است که مشکل اصلی آن انتشار رقم نقلی و در نتیجه سرعت آن پایین می‌باشد. به همین دلیل جمع کننده‌ی پیش‌بینی گر رقم نقلی<sup>۲</sup> در سال ۱۹۵۸ ارائه شد که این مشکل را برطرف می‌نماید [۸]. از نمونه‌های دیگر می‌توان به carry select adder، carry skip adder و prefix adder اشاره نمود که هدف اصلی آنها افزایش سرعت جمع کننده بوده است اما باعث شده است که مساحت و توان مصرفی (هزینه) این مدارها افزایش پیدا کند [۱].

ضرب کننده یکی از پرکاربردترین واحدهای محاسباتی به خصوص در DSP می‌باشد [۹-۱۴]، ابتدا بیان ترین الگوریتم ضرب روش جابجایی/جمع<sup>۳</sup> می‌باشد که روشی ترتیبی بوده و در ضرب دو عدد  $n$  بیتی عملیات ضرب  $n$  سیکل به طول می‌انجامد [۱]. پیاده‌سازی این الگوریتم نشان می‌دهد که مساحت و توان مصرفی کم بوده ولی سرعت در حد مطلوبی نمی‌باشد، از این رو ضرب کننده‌ی موازی ارائه شد که مشکل سرعت نوع ترتیبی را برطرف می‌نمود. اولین نوع این روش توسط پروفسور C. S. Wallace در سال ۱۹۶۴ ارائه گردید. این روش Luigi Dadda سرعت جمع حاصل‌ضرب‌های جزیی را در ضرب کننده‌ی موازی بهبود می‌دهد [۱۵]. پس از آن این روش را در ۱۹۸۳ بهبود داد [۱۶]. این گروه ضرب کننده‌ها، به ضرب کننده‌های درختی نیز معروفند. همچنین نمایش اعداد در مبنای‌های بالاتر منجر به کاهش ارقام عده‌های نمایش داده شده در آن مبنای می‌باشد. با علم به این موضوع، ضرب کننده‌هایی ارائه شده‌اند که عملیات ضرب را در مبنای‌های بالا مانند ۴ یا ۸ انجام می‌دهند و باعث بالاتر رفتن سرعت ضرب کننده می‌شوند [۱]. یکی دیگر از مواردی که تحول شگرفی در زمینه بهبود ساختار ضرب کننده‌ها ایجاد کرده است، ضرب به روش بوث Andrew Booth ارائه شد. این روش با یک کد بندی جدید، سرعت ضرب کننده را زیاد می‌کند [۱۷]. از دیگر ایده‌های مطرح در این زمینه، ضرب در اعداد ثابت است که کاربردهای فراوانی از جمله در فیلتر پاسخ ضربه محدود<sup>۴</sup>، پردازش سیگنال، پردازش تصویر، کنترل و ارتباط داده دارند. با توجه به ثابت بودن مضروب یا مضروب‌فیه الگوریتم‌های مختلفی در این

<sup>1</sup> Carry Ripple Adder(CRA)

<sup>2</sup> Carry Lookahead Adder(CLA)

<sup>3</sup> Shift/Add

<sup>4</sup> Finite Impulse Response(FIR)

زمینه ارائه شده است که سرعت ضرب کننده‌ها را بهبود می‌بخشد [۱۲] و [۱۸]. عملیات ضرب در اصل از حاصل جمع ضرب‌های جزیی بدست می‌آید در نتیجه مشکل انتشار رقم نقلی که در جمع وجود دارد به ضرب کننده نیز سرایت می‌نماید. به همین دلیل روش‌هایی برای از بین بردن مشکل رقم نقلی موجود است که مهم‌ترین آن‌ها پیاده‌سازی ضرب با استفاده از جمع کننده‌ی ذخیره کننده رقم نقلی<sup>۱</sup> است. در این جمع کننده، رقم نقلی دیگر به مکان بعد منتقل نشده و در همان مکان ذخیره می‌شود. در انتهای، پس از پایان عمل جمع دوباره حاصل این جمع کننده توسط یک جمع کننده‌ی زنجیره‌ای نقلی به حالت عادی باز می‌گردد، این ضرب کننده از نوع ترتیبی می‌باشد [۱].

با توجه به انواع مختلف ضرب کننده و جمع کننده که در فوق مطرح شد می‌توان به این نتیجه رسید که بهبود یکی از فاکتورهای مزبور باعث افزایش مشکلات بقیه فاکتورها می‌باشد، مثلاً در ضرب کننده‌های موازی علیرغم افزایش سرعت، مساحت و توان مصرفی آن نیز بالا می‌باشد که در بعضی سیستم‌های دیجیتال می‌تواند تبعات منفی داشته باشد. اخیراً ایده‌ای مشهور به محاسبات تخمینی<sup>۲</sup> مطرح شده که تلاشی برای یافتن یک نقطه بهینه در تبادل<sup>۳</sup> مابین سه ویژگی فوق است. این نوع محاسبات که یکی از جدیدترین شاخه‌های محاسبات کامپیوتری محسوب می‌شود با حذف و/یا دستکاری بخشی از مدارهای محاسباتی و در نتیجه با به کنار گذاشتن برخی از محاسبات میانی پیاده‌سازی می‌گردد [۲۰]. حذف این محاسبات می‌تواند باعث افزایش سرعت، کاهش توان مصرفی و کاهش سطح سیلیکون گردیده، هر چند که از سوی دیگر، منجر به کاهش دقت محاسباتی مدارهای مزبور می‌شود. ویژگی‌های مثبت این روش به خوبی با نیازهای برخی سیستم‌های دیجیتال همچون DSP، جاسازی شده و موبایل هم‌خوانی دارد به شرطی که این ابزارها بتوانند کاهش دقت و بروز خطای محدود در محاسبات را تحمل نمایند.

محاسبات تخمینی همچنین می‌تواند از دیدگاهی متفاوت مورد توجه قرار گیرد. ممکن است پس از آزمون نهایی در کارخانه معلوم شود که تراشه‌های تولید شده صد درصد سالم نیستند و خطایی تولید می‌نمایند. این مسئله در دهه‌ی گذشته با برگشت دادن و نابود کردن تراشه‌های معیوب حل می‌شد اما محققان دریافتند که بعضی سیستم‌های دیجیتال مثل DSP‌ها می‌توانند از این تراشه‌های خراب استفاده کنند. این موضوع باعث شد تا طراحان به این نتیجه برسند که اگر می‌شود از تراشه‌های معیوب استفاده نمود، چرا توانیم مدارهایی طراحی کنیم که به

<sup>1</sup> Carry Save Adder(CSA)

<sup>2</sup> Estimating Arithmetic

<sup>3</sup> Trade off

صورت عمدى ناقص بوده و خطاب توليد کنند و در عوض سرعت بالاتر، سطح سيلikon و توان مصرفی کمتری

داشته باشد [۲۱].

در میان واحدهای محاسباتی، جمع کننده‌ها و ضرب کننده‌ها را با استفاده از تکنیک محاسبات تخمینی پیاده‌سازی کرده‌اند که در این زمینه تحقیقات متعددی انجام شده و نتایج قابل توجهی به دست آمده است. این تکنیک که تقریباً از دهه ۹۰ میلادی شکل گرفته، مورد استقبال فراوانی در بین طراحان مدارهای دیجیتال قرار گرفته است. ضرب کننده‌های برش‌یافته‌ی<sup>۱</sup> موازی اولین نمونه از پیاده‌سازی این تکنیک بود که در ۱۹۹۲ ارائه گردید [۲۲] و تاکنون مورد استقبال شایان توجهی قرار گرفته است. بنای این روش بر حذف قسمت کمارزش حاصل ضرب استوار است، چون در بسیاری از کاربردهای دیجیتال نیاز است که مساحت تراشه کم باشد در نتیجه می‌توان از  $2n$  بیت نتیجه (نتیجه‌ی ضرب دو عدد  $n$  بیتی برابر  $2n$  بیت است)، تنها  $n$  بیت پرارزش را نگه داشت و  $n$  بیت کمارزش را حذف کرد. بنابراین مدار ضرب کننده به صورتی طراحی می‌شود که قسمت کمارزش را محاسبه نکند. ولی حذف  $n$  بیت کمارزش، باعث به وجود آمدن خطای می‌شود و ممکن است این خطای اندازه‌ای باشد که قابل صرف‌نظر کردن نباشد. از این‌رو محققان روش‌های متنوعی را برای برطرف کردن این خطای پیشنهاد کرده‌اند که تاکنون نیز این تحقیقات در حال بررسی و انجام است [۲۳-۲۸].

نمونه‌ی دیگری از ضرب کننده‌ی تخمینی موازی ارائه شده که از بلوک‌های ضرب کننده‌ی تخمینی  $2 \times 2$  ساخته شده است. این ضرب کننده دارای دو خروجی است درحالی که ضرب کننده‌ی  $2 \times 2$  استاندارد سه خروجی دارد. حال می‌توان با بلوک‌های تخمینی ارائه شده ضرب کننده‌های بزرگتری ساخت و در عمل ضرب کننده‌های تخمینی با سرعت بالاتری تولید نمود [۲۹].

در مورد ضرب تخمینی ترتیبی به دلیل سرعت پایین آن، تحقیقات متنوعی مانند ضرب موازی انجام نگرفته است و از محدود ضرب کننده‌های تخمینی که به صورت ترتیبی عمل می‌کنند می‌توان به ضرب کننده‌ی برش‌یافته‌ی تخمینی اشاره کرد که همانند ضرب کننده‌ی برش‌یافته‌ی موازی، خروجی  $n$  بیتی دارند. این روش الهم گرفته از روش برش‌یافته به صورت موازی است [۳۰].

تا کنون جمع کننده‌ها و مشکلات آن‌ها به صورت گسترده‌ای مورد بحث و بررسی قرار گرفته و تکنیک محاسبات تخمینی در مورداشان به صورت متنوعی بکار رفته که نمونه‌هایی از آن‌ها در مقالات مختلفی مشاهده می‌شود [۳۱-۳۳]. برای مثال یک جمع کننده‌ی تخمینی ارائه شده است که برای شمارش مورد استفاده قرار

<sup>۱</sup> Truncated Multiplier

می‌گیرد. در این مدار، تنها در زمانی که هر چهار ورودی یک باشند یک خط رخ می‌دهد ولی در عوض سرعت مدار و سطح سیلیکون آن بهبود چشمگیری یافته است [۳۱]. در فصل دوم در مورد جمع کننده‌های تخمینی مطرح شده بررسی انجام خواهد شد.

کارایی سیستم‌های بهره گرفته از روش تخمینی بیانگر این است که این روش می‌تواند به خاطر حذف قسمتی از مدار و در نتیجه کوتاه‌تر کردن مسیر بحرانی (طولانی‌ترین مسیر از ورودی تا خروجی)، سرعت آن را افزایش داده و همچنین مساحت آن را کاهش داده و توان مصرفی نیز خود به خود کمتر می‌گردد. اما ممکن است دقت مدار تا حدودی کم شود که در مقابل نکات مثبت این روش، قابل صرف‌نظر کردن است و به همین دلیل جمع کننده‌ها و ضرب کننده‌های مختلفی با این تکنیک پیاده‌سازی شده‌اند. در این میان ضرب ترتیبی مورد توجه کمتری قرار گرفته است در صورتی که در برخی سیستم‌ها توان مصرفی و/یا مساحت، جزء پارامترهای حیاتی بوده و باید تا حد امکان آن‌ها را کاهش داد. بنابراین برای برآورده شدن این فاکتورها در این سیستم‌ها از ضرب ترتیبی استفاده می‌گردد، حال باید برای سرعت کم ضرب ترتیبی نیز چاره‌ای اندیشید.

با توجه به موارد ذکر شده، طراحی یک ضرب کننده ترتیبی با سرعت قابل قبول با استفاده از تکنیک محاسبات تخمینی را می‌توان به عنوان هدف اصلی این تحقیق معرفی کرد. همچنین ذکر این نکته نیز حائز اهمیت است که چون مدار طراحی شده از نوع ترتیبی است می‌توان با انجام یک قسمت از ضرب در هر سیکل، خطای به وجود آمده‌ی ناشی از حذف برخی از قسمت‌های مدار را تا حدودی برطرف کرد. در نتیجه مشکل ایجاد خطای که به صورت اجباری و پس از حذف برخی سیگنال‌های میانی بروز کرده است تا حدودی رفع می‌گردد. در اصل سیستم ضرب کننده به گونه‌ای طراحی می‌شود که بتواند اندازه‌ی خطای را در هر سیکل پیش‌بینی کرده و در رفع آن تا حد ممکن موفق باشد.

شبیه‌سازی این تحقیق توسط نرم‌افزارهای شبیه ساز و پیاده‌سازی سخت افزاری این مدار برای مشخص نمودن کارایی و مقایسه ضرب کننده‌ی طراحی شده با دیگر ضرب کننده‌ها هدف بعدی این تحقیق می‌باشد.

نتیجه‌ای که می‌توان برای این تحقیق متصور بود استفاده از این ضرب کننده در سیستم‌هایی مانند موبایل و جاسازی شده می‌باشد که ذخیره‌ی توان مصرفی و کاهش مساحت در آن‌ها اولویت دارد و همچنین نیازی به جواب نهایی به صورت کامل (با طول  $2n$ ) ندارند. در نتیجه می‌توان سرعت این سیستم‌ها را که به خاطر استفاده از ضرب کننده‌ی ترتیبی کاهش یافته بود را بهبود بخشد.