

به نام خدا



پایان نامه کارشناسی ارشد برق گرایش الکترونیک

طراحی تمام جمع کننده هیبرید با توان مصرفی پایین و سرعت بالا

سمیرا رستمی

استاد راهنما:

دکتر عباس گلمکانی

بهمن ۹۲

چکیده

در این پایان نامه پارامترهای مهم در مدارات دیجیتال توضیح داده شده و چند سلول جمع کننده متداول مورد بررسی قرار گرفته است. ایده های مختلفی که در پیاده سازی مدارات جمع کننده وجود داشته، شبیه سازی شده است. در پیاده سازی مدار سلول جمع کننده، در بعضی از مقالات طبقات ورودی و در بعضی دیگر طبقات خروجی متفاوت است. در مقالات متفاوت از منطق های CMOS مکمل، نسبتی، ترانزیستور عبوری مکمل، گیت های انتقال و تابع اکثریت استفاده شده است.

همه مدارات جمع کننده پایان نامه را توسط نرم افزار Hspice در تکنولوژی CMOS 0.18 μm و TSMC 45nm Fin-FET شبیه سازی کرده و به نتایج جدیدی رسیده ایم و مدارات را با هم مقایسه کرده ایم. ما طبقه ورودی $(H=A \oplus B)$ را تغییر داده، از منطق ترانزیستور عبوری و تکنیک GDI استفاده کرده و شبیه سازی کرده ایم و به توان مصرفی، زمان تاخیر و در نتیجه PDP بهتری رسیده ایم. در سایر جمع کننده ها طبقه خروجی C_{out} را تغییر داده و بعد از شبیه سازی به نتایج بهتری رسیده ایم.

کلمات کلیدی: تمام جمع کننده، هیبرید، Fin-FET، توان مصرفی، تأخیر، CMOS.

فهرست مطالب

۱.....	فصل اول: مقدمه
۲.....	مقدمه
۴.....	فصل دوم: معرفی پارامترهای مهم در مدارات دیجیتال
۵.....	۱-۲ تاخیر انتشار
۵.....	۲-۲ توان مصرفی مدار
۷.....	۳-۲ معادلات منطقی برای جمع کننده
۸.....	۴-۲ پیاده سازی خازن با MOSCAP
۹.....	فصل سوم: بررسی انواع جمع کننده های متداول
۱۰.....	۱-۳ تکنیک GDI
۱۱.....	۱-۱-۳ گیت های XOR و XNOR مبتنی بر GDI
۱۲.....	۲-۳ تابع اکثریت
۱۸.....	۳-۳ تکنیک درجه انتقالی
۱۹.....	۴-۳ بایاس در ناحیه زیر آستانه
۲۰.....	۵-۳ توپولوژی های پرکاربرد جمع کننده
۲۰.....	۱-۵-۳ CMOS مکمل
۲۳.....	۲-۵-۳ منطق ترانزیستور عبوری مکمل

۲۵ جمع کننده با منطق عبوری هیبرید CMOS ایستا (HPSC)
۲۷ TFA سلول ۴-۵-۳
۲۹ جمع کننده چهارده ترانزیستوری (14-TR)
۳۱ فصل چهارم: ارائه جمع کننده های پیشنهادی
۳۲ ۱-۴ تمام جمع کننده هیبرید (Hybrid)
۳۵ ۲-۴ تمام جمع کننده GPH
۳۷ ۳-۴ تمام جمع کننده ۱۰ ترانزیستوری (10-TR)
۴۱ ۴-۴ تمام جمع کننده ۱۳ ترانزیستوری (13-TR)
۴۴ فصل پنجم: نتیجه گیری و پیشنهادات
۴۵ نتیجه گیری
۵۰ پیشنهادات
۵۱ مراجع

فهرست شکل‌ها

- شکل ۱-۲ خازن‌های موجود در MOSCAP [۴] ۸
- شکل ۱-۳ گیت GDI [۵] ۱۰
- شکل ۲-۳ الف) گیت XOR با استفاده از GDI [۶] ب) گیت XNOR با استفاده از GDI [۶] ۱۱
- شکل ۳-۳ تابع اکثریت [۸] ۱۲
- شکل ۴-۳ تابع غیر اکثریت سه ورودی [۸] ۱۳
- شکل ۵-۳ جمع‌کننده بر اساس تابع اکثریت [۸] ۱۴
- شکل ۶-۳ مدار غیر اکثریت سه ورودی [۸] ۱۴
- شکل ۷-۳ موج خروجی مدار با تغییر سائز ترانزیستورها [۸] ۱۵
- شکل ۸-۳ جمع‌کننده مبنی بر تابع غیر اکثریت با معکوس‌کننده [۸] ۱۶
- شکل ۹-۳ مدار بافر [۸] ۱۷
- شکل ۱۰-۳ جمع‌کننده مبنی بر تابع غیر اکثریت با مدار بافر [۸] ۱۷
- شکل ۱۱-۳ جمع‌کننده مبنی بر تابع غیر اکثریت در عمل [۸] ۱۷
- شکل ۱۲-۳ جمع‌کننده مبنی بر تابع غیر اکثریت با معکوس‌کننده CMOS استاتیک [۸] ۱۷
- شکل ۱۳-۳ جمع‌کننده مبنی بر تابع غیر اکثریت [۸] ۱۸
- شکل ۱۴-۳ دریچه انتقالی [۲] ۱۸
- شکل ۱۵-۳ ساختار ترانزیستورهای Fin-FET [۱۰] ۱۹
- شکل ۱۶-۳ دریچه منطقی مکمل [۲] ۲۰

- شکل ۳-۱۷ جمع کننده C-CMOS [۱۲۱] ۲۱
- شکل ۳-۱۸ شبیه سازی جمع کننده C-CMOS در تکنولوژی 0.18 μ m CMOS ۲۲
- شکل ۳-۱۹ شبیه سازی جمع کننده C-CMOS در تکنولوژی 45nm Fin-FET ۲۲
- شکل ۳-۲۰ جمع کننده CPL [۳۱] ۲۳
- شکل ۳-۲۱ شبیه سازی جمع کننده CPL در تکنولوژی 0.18 μ m CMOS ۲۴
- شکل ۳-۲۲ شبیه سازی جمع کننده CPL در تکنولوژی 45nm Fin-FET ۲۴
- شکل ۳-۲۳ شمای کلی جمع کننده بر مبنای XOR و XNOR [۶] ۲۶
- شکل ۳-۲۴ سلول TFA [۱۳] ۲۷
- شکل ۳-۲۵ شبیه سازی جمع کننده TFA در تکنولوژی 0.18 μ m CMOS ۲۸
- شکل ۳-۲۶ شبیه سازی جمع کننده TFA در تکنولوژی 45nm Fin-FET ۲۸
- شکل ۳-۲۷ سلول 14-TR [۱۴] ۲۹
- شکل ۳-۲۸ شبیه سازی جمع کننده 14-TR در تکنولوژی 0.18 μ m CMOS ۳۰
- شکل ۳-۲۹ شبیه سازی جمع کننده 14-TR در تکنولوژی 45nm Fin-FET ۳۰
- شکل ۴-۱ ساختار تمام جمع کننده پیشنهادی هیبرید ۳۲
- شکل ۴-۲ شبیه سازی خروجی sum در تکنولوژی 0.18 μ m CMOS ۳۳
- شکل ۴-۳ شبیه سازی خروجی Cout در تکنولوژی 0.18 μ m CMOS ۳۳
- شکل ۴-۴ شبیه سازی خروجی sum در تکنولوژی 45nm Fin-FET ۳۴
- شکل ۴-۵ شبیه سازی خروجی Cout در تکنولوژی 45nm Fin-FET ۳۴

- شکل ۴-۶ مدار XOR ۳۵
- شکل ۴-۷ ساختار تمام جمع کننده پیشنهادی GPH ۳۶
- شکل ۴-۸ شبیه سازی جمع کننده GPH در تکنولوژی 0.18 μ m CMOS ۳۶
- شکل ۴-۹ شبیه سازی جمع کننده GPH در تکنولوژی 45nm Fin-FET ۳۷
- شکل ۴-۱۰ ساختار تمام جمع کننده GDI XOR [۱۵] ۳۷
- شکل ۴-۱۱ شبیه سازی جمع کننده GDI XOR در تکنولوژی 0.18 μ m CMOS ۳۸
- شکل ۴-۱۲ شبیه سازی جمع کننده GDI XOR در تکنولوژی 45nm Fin-FET ۳۸
- شکل ۴-۱۳ مدار XOR پیشنهادی با منطق GDI ۳۹
- شکل ۴-۱۴ تمام جمع کننده پیشنهادی ۱۰ ترانزیستوری (10-TR) ۳۹
- شکل ۴-۱۵ شبیه سازی جمع کننده 10-TR در تکنولوژی 0.18 μ m CMOS ۴۰
- شکل ۴-۱۶ شبیه سازی جمع کننده 10-TR در تکنولوژی 45nm Fin-FET ۴۰
- شکل ۴-۱۷ فرم کلی تمام جمع کننده متمرکز [۶] ۴۱
- شکل ۴-۱۸ ساختار تمام جمع کننده پیشنهادی ۱۳ ترانزیستوری (13-TR) ۴۲
- شکل ۴-۱۹ شبیه سازی جمع کننده 13-TR در تکنولوژی 0.18 μ m CMOS ۴۲
- شکل ۴-۲۰ شبیه سازی جمع کننده 13-TR در تکنولوژی 45nm Fin-FET ۴۳
- شکل ۵-۱ مقایسه توان مصرفی بین توپولوژی های مختلف تمام جمع کننده در تکنولوژی 0.18 μ m CMOS و با ولتاژ تغذیه 1.8V ۴۶

شکل ۲-۵ مقایسه تاخیر بین توپولوژی های مختلف تمام جمع کننده در تکنولوژی 0.18 μ m CMOS و با ولتاژ تغذیه

1.8V ۴۷

شکل ۳-۵ مقایسه PDP بین توپولوژی های مختلف تمام جمع کننده در تکنولوژی 0.18 μ m CMOS و با ولتاژ تغذیه

1.8V ۴۷

شکل ۴-۵ مقایسه توان مصرفی بین توپولوژی های مختلف تمام جمع کننده در تکنولوژی 45 nm Fin-FET و با ولتاژ

تغذیه 0.2mv ۴۸

شکل ۵-۵ مقایسه تاخیر بین توپولوژی های مختلف تمام جمع کننده در تکنولوژی 45 nm Fin-FET و با ولتاژ تغذیه

0.2mv ۴۸

شکل ۶-۵ مقایسه PDP بین توپولوژی های مختلف تمام جمع کننده در تکنولوژی 45 nm Fin-FET و با ولتاژ تغذیه

0.2mv ۴۹

فهرست جدول‌ها

- جدول ۱-۳ توابع سلول GDI [۶] ۱۱
- جدول ۲-۳ جدول درستی تابع اکثریت سه ورودی [۸] ۱۳

فصل اول

مقدمه

چگالی مجتمع سازی و عملکرد مدارهای مجتمع طی دو دهه گذشته تحولات چشمگیری را پشت سر گذاشته است. ایده کامپیوتر دیجیتال برای هر کس به اندازه کافی آشناست. کامپیوترهای شخصی و قابل حمل که به تدریج از زمان کامپیوترهای بزرگ و کوچک تا به اینجا رسیده اند، در تمام امور زندگی روزانه ما رسوخ کرده اند. ولی از همه مهم تر تمایل پیوسته سایر حوزه های الکترونیک به سمت روش های دیجیتال است.

با پیشرفت الکترونیک طراحان برای رسیدن به مساحت سیلیکونی کوچکتر، سرعت بالاتر، عمر طولانی تر باتری و قابلیت اطمینان بیشتر تلاش می کنند. کاربرد های تمام جمع کننده متفاوت است و در مداراتی مانند کمپرسور، مقایسه کننده ها، چک کننده تساوی و... استفاده می شود. امروزه، افزایش شدیدی در تعداد وسایل قابل حمل که به مدارات با بازده بالا و توان پایین و سطح کوچک تر نیاز دارند دیده می شود. توان مصرفی و سرعت جزو پارامترهای مهم در سیستم های VLSI می باشد.

یکی از چالش های مهم، سیر کوچک کردن تکنولوژی می باشد. پژوهشگران امروزه در زمینه کاهش توان فعالیت می کنند و این یکی از خواسته های اصلی برای طراحی میکروپروسور و اجزای سیستم شده است. برای انجام یک عملیات ریاضی، یک مدار می تواند توان خیلی کمی با کلاک شدن در فرکانس های خیلی پایین مصرف کند اما زمان زیادی برای کامل شدن عملیات طول خواهد کشید. یکی از مسائل جالب در طراحی ها ساخت و طراحی سلول های جمع کننده با مصرف توان کم و کارایی بالاست، زیرا جمع یکی از عملگرهای بنیادی در ریاضیات می باشد. وظیفه اصلی یک جمع کننده جمع کردن دو عدد باینری است. خیلی از عملگرهای دیگر از قبیل تفریق، ضرب و تقسیم توسط جمع انجام می شود. برای بهینه سازی دقیق جمع کننده، دو روش متداول در سطح منطقی یا مداری انجام می شود. [۱]

در بهینه سازی در سطح منطقی سعی می شود تا معادلات بلوکی به صورتی بازچینی شود که مدار سریع تر یا کوچکتری بدست آید، از سوی دیگر بهینه سازی مدار به اندازه ی ترانزیستور ها و توپولوژی مدار می پردازد تا سرعت را بهینه

کند. کم کردن ولتاژ تغذیه باعث کاهش توان مصرفی می شود هر چند که کم کردن ولتاژ تغذیه باعث زیاد شدن تاخیر مدار و تنزل قابلیت طراحی سلول ها با روش های منطقی قطعی می شود. بنابراین در اکثر مقالات سعی شده است تا در یک جمع کننده، توان مصرفی، زمان تاخیر و حاصل ضرب این دو یعنی PDP بهینه گردد. ما نیز در این گزارش به بررسی این پارامترها در جمع کننده ها پرداخته ایم.

در ادامه در فصل دوم پارامترهای مهم در مدارات دیجیتال مورد بررسی قرار گرفته و توضیح مختصری در مورد اصطلاحات آورده شده در گزارش، داده شده است. در فصل سوم جمع کننده های متداول بررسی و شبیه سازی شده است و در فصل چهارم سلول های جمع کننده پیشنهادی ارائه شده است. در فصل پنجم سلول های جمع کننده در دو تکنولوژی TSMC 0.18 μm CMOS و 45nm Fin-FET مقایسه شده اند و در انتها پیشنهاداتی ارائه شده است.

فصل دوم

معرفی پارامترهای مهم در مدارات دیجیتال

۱-۲ تاخیر انتشار

تأخیر یک درجه نشان می‌دهد که مدار با چه سرعتی به ورودی‌ها پاسخ می‌دهد و بیانگر تأخیری است که سیگنال در گذر از یک درجه متحمل می‌شود. این زمان به صورت فاصله‌ی بین نقاط گذر از ۵۰٪ در شکل موج‌های ورودی و خروجی تعریف می‌شود. از آنجا که درجه زمان پاسخ متفاوتی نسبت به شکل موج بالا-رونده یا پایین‌رونده دارد دو مقدار برای تأخیر انتشار تعریف می‌شود. TP_{LH} زمان گذر پایین به بالا در خروجی است در حالیکه TP_{HL} زمان گذر از بالا به پایین است که تأخیر انتشار به صورت میانگین این دو تعریف می‌شود. [۲]

۲-۲ توان مصرفی مدار

دو مولفه‌ی اصلی توان مصرفی در مدارات دیجیتال CMOS وجود دارد.

➤ تلفات دینامیکی:

- ناشی از شارژ و دشارژ خازن‌های مدار [۲]

$$P_{dyn} = C_L \cdot V_{dd}^2 \cdot f \cdot p \quad (۱-۲)$$

که در این رابطه C_L خازن بار، V_{dd} ولتاژ منبع تغذیه، f فرکانس کلاک سیستم و p احتمال تغییر وضعیت گیت است.

- ناشی از جریان مسیر مستقیم هنگام تغییر وضعیت ترانزیستورها:

جریان اتصال کوتاه زمانی که هر دو ترانزیستور NMOS و PMOS به طور همزمان روشن هستند رخ می‌دهد. جریان مستقیم از منبع تا زمین می‌گذرد. در مدارات جمع‌کننده مقدار

جریان اتصال کوتاه بسیار کم است. [۲]

$$P_{dp} = V_{dd} \cdot I_{peak} \cdot T_{sc} \cdot f \quad (۲-۲)$$

که در این رابطه I_{peak} حداکثر جریان در یک سیکل و T_{sc} زمان برقراری جریان در هر سیکل است.

➤ تلفات استاتیکی:

- ناشی از جریان نشتی دیود ترانزیستورها: [۲]

$$P_{static} = I_{static} \cdot V_{dd} \quad (۳-۲)$$

که در این رابطه I_{static} جریان نشتی دیود است.

- ناشی از جریان زیرآستانه: اگر V_{th}^1 حدود ۰/۵ تا ۰/۷V باشد این جریان ناچیز است ولی اگر

به حدود ۰/۲V تا ۰/۳V برسد قابل توجه می‌شود.

در تکنولوژی CMOS $0.18 \mu m$ در فرکانس‌های کاری متوسط به بالا توان استاتیک قابل صرف نظر است.

بنابراین در اغلب موارد تلفات توان کل برابر توان مصرفی دینامیک است. [۲]

$$P_{total} = C_L \cdot V_{dd}^2 \cdot f \cdot p + V_{dd} \cdot I_{peak} \cdot T_{sc} \cdot f + I_{static} \quad (۴-۲)$$

$$P_{total} = C_L \cdot V_{dd}^2 \cdot F \cdot P$$

تاخیر انتشار و توان مصرفی یک دریچه با هم در ارتباط هستند. تاخیر انتشار عمدتاً توسط سرعت ذخیره

انرژی در خازن‌های گیت تعیین می‌شود. هر چه این انتقال انرژی سریع‌تر باشد، دریچه سریع‌تر کار می‌کند.

در یک فناوری در توپولوژی خاص، حاصل ضرب توان مصرفی در تاخیر انتشار معمولاً ثابت است. این

حاصل ضرب که حاصل ضرب توان-تاخیر (PDP) نام دارد، معیاری برای ارزیابی کیفیت یک افزاره‌ی سوئیچ

شونده است. PDP در اصل همان انرژی مصرف شده توسط دریچه در هر بار سوئیچ شدن است. معیار

مناسب برای محاسبه توان مصرفی و تاخیر EDP^۳ می‌باشد که همزمان هر دو پارامتر را در نظر می‌گیرد: [۲]

$$EDP = E \times t_{delay} \quad (۵-۲)$$

ولتاژ آستانه روشن شدن ترانزیستور. 1

2. Power Delay Product

3. Energy Delay Product

در رابطه (۲-۵) انرژی توسط رابطه انرژی مصرفی کل و تاخیر با توجه به ابعاد در مقایسه با دریچه معکوس کننده محاسبه خواهد شد.

محاسبه تاخیر یک معکوس کننده در ناحیه بالای آستانه توسط رابطه زیر صورت می گیرد: [۲]

$$t_d = \frac{KC_L V_{DD}}{(V_{DD} - V_{th})^a} \quad (6-2)$$

که در آن K ضریب تناسب تاخیر، a پارامتر سرعت اشباع، V_{th} ولتاژ آستانه می باشد.

رابطه (۲-۷) نشان دهنده تاخیر معکوس کننده در ناحیه زیر آستانه می باشد. [۲]

$$t_d = \frac{KC_L V_{DD}}{I_{0,g} e^{\left(\frac{V_{DD} - V_{th,g}}{nV_T}\right)}} \quad (7-2)$$

که در آن V_T ولتاژ حرارتی و n پارامتر شیب ناحیه زیر آستانه، $V_{th,g}$ و $I_{0,g}$ پارامترهای تصحیح کننده می باشند.

۲-۳ معادلات منطقی برای جمع کننده

معادلات تابع جمع کننده نشان داده شده در زیر با سه بیت ورودی A ، B ، C_{in} ، دو خروجی

Sum و C_{out} را محاسبه می کند. خروجی یک بیتی Sum برای جمع کردن و خروجی یک بیتی

C_{out} برای بیت نقلی است. [۳]

$$Sum = A \oplus B \oplus C_{in} \quad (8-2)$$


$$Sum = A \oplus B \oplus C_{in} \quad (9-2)$$

$$Sum = (\bar{C}_{in} \cdot (A \oplus B)) + (C_{in} \cdot (A \oplus B)) \quad (10-2)$$

$$C_{out} = (A \cdot (A \oplus B)) + (C_{in} \cdot (A \oplus B)) = (B \cdot (A \oplus B)) + (C_{in} \cdot (A \oplus B)) \quad (11-2)$$

۲-۴ پیاده‌سازی خازن با MOSCAP :

در بعضی جمع‌کننده‌ها، از خازن‌های ایده‌آل استفاده نمی‌کنیم زیرا سرعت خازن ایده‌آل پایین است که باعث می‌شود ما به جواب مطلوب نرسیم. راه حل این مشکل پیاده‌سازی خازن با MOSCAP است. برای اینکه یک خازن MOSCAP در اختیار داشته باشیم، پایه‌های درین، سورس و بدنه را در یک MOSFET به یکدیگر وصل کرده و این عنصر چهار پایه را تبدیل به یک المان دو پایه می‌کنیم که به ازای ولتاژهای گوناگون رفتار خازنی از خود نشان می‌دهد. زمانی که ولتاژ گیت افزایش می‌یابد، یک لایه وارون شروع به تشکیل می‌شود، و در این هنگام چگالی حفره‌ها در مرز کم می‌شود. و یک ناحیه تخلیه زیر اکسید سیلیکون تشکیل شده و افزاره وارد وارونگی ضعیف می‌شود. در این حالت خازن شامل اتصال سری C_{ox} و C_{dip} خواهد بود. طول گیت MOSCAP مقدار خازن را مشخص می‌کند. خازن‌های overlap و خازن fringing از خازن‌های پارازیتی محسوب می‌شوند. این خازن‌ها فقط به عرض گیت MOSCAP وابسته هستند. خازن گیت کانال به مساحت کانال وابسته است. بنابراین این خازن MOSCAP به طور مستقیم به طول وابسته است و افزایش طول MOSCAP ظرفیت خازنی را به صورت خطی افزایش خواهد داد. برای پیاده‌سازی MOSCAP از ترانزیستورهای PMOS استفاده می‌کنیم. شکل ۲-۱ یک MOSCAP را به همراه تمام خازن‌های آن نشان می‌دهد.



شکل ۲-۱ خازن‌های موجود در MOSCAP [۴]


فصل سوم

بررسی انواع جمع‌کننده‌های متداول

پایه‌سازی‌های استاندارد، با روش‌های منطقی متفاوتی وجود دارد که در گذشته برای طراحی سلول‌های جمع‌کننده استفاده می‌شده‌اند اگرچه همه‌ی آن‌ها توابع مشابهی دارند، اما راه‌های تولید کردن گره‌های طبقه‌های میانی و خروجی، بارهای ورودی و طبقه‌ی میانی و تعداد ترانزیستورها متفاوت است. توپولوژی‌های مختلف همگی از لحاظ ظاهری دارای یک عملکرد هستند، اما از لحاظ هزینه‌ی پایه‌سازی، توان مصرفی و سرعت عملکرد با یکدیگر اختلاف دارند. بعضی از آن‌ها به عنوان یک تمام جمع‌کننده استفاده می‌شوند و بعضی هم به عنوان یک طبقه در ساختارهای هیبریدی استفاده می‌شوند. ابتدا چهار تکنیک مهم در طراحی مدارات جمع‌کننده را بیان می‌کنیم و در ادامه تعدادی از ساختارهای پرکاربرد تمام جمع‌کننده شبیه‌سازی شده است.

۱-۳ تکنیک^۱ GDI

روش GDI روی استفاده از یک سلول ساده پایه‌گذاری شده است. همانطور که در شکل ۱-۳ نشان داده شده، ممکن است در نگاه اول تصور کنید که مدار یک اینورتر CMOS استاندارد است اما آن‌ها با هم تفاوت دارند. سلول GDI دارای سه ورودی G, P, N است. G گیت ورودی مشترک NMOS و PMOS، P ورودی سورس و بدنه PMOS، N ورودی سورس و بدنه NMOS است.



شکل ۱-۳ گیت GDI [۵]

سلول GDI با چهار پورت می‌تواند به عنوان یک دستگاه چند منظوره جدید استفاده شود که می‌تواند با ترکیبات مختلف از ورودی‌های G, P, N به شش تابع برسد. جدول ۱-۳ تغییرات پیکره‌بندی ساده در ورودی‌های G, P, N را نشان می‌دهد

^۱ Gate-Diffusion-Input


که سلول GDI بایاس شده می تواند منجر به توابع بولی بسیاری در خروجی شود. اغلب این تابع ها در CMOS پیچیده اند (معمولاً ۶-۱۲ ترانزیستور مصرف می کند) در حالیکه این توابع در روش طراحی GDI بسیار ساده اند و در هر تابع فقط دو ترانزیستور استفاده شده است. در همین حال گیت های چند ورودی می توانند توسط ترکیب چند سلول GDI پیاده سازی شوند. [۶]

جدول ۱-۳ توابع سلول GDI [۶]

Input			Out	Function
P	G	N		
B	A	0	$A'.B$	F1
1	A	B	$A'+B$	F2
B	A	1	$A+B$	OR
0	A	B	$A.B$	AND
B	A	C	$A'.B+A.C$	MUX
1	A	0	A'	NOT

۱-۱-۳ گیت های XOR و XNOR مبتنی بر GDI (Gate - Diffusion - Input):

گیت های XOR و XNOR مبتنی بر سلول های GDI در تکنیک های GDI به کار می روند. همان طور که در شکل ۲-۳ دیده می شود هر کدام از آنها تنها به چهار ترانزیستور نیاز دارند.



شکل ۲-۳ الف) گیت XOR با استفاده از GDI [۶] ب) گیت XNOR با استفاده از GDI [۶]