

لَهُ الْحَمْدُ لِلّٰهِ الرَّحْمٰنِ الرَّحِيْمِ



پایان نامه دوره کارشناسی ارشد  
مهندسی الکترونیک

## بهبود عملکرد مبدل‌های SAR ADC با بهبود ساختار و الگوریتم داخلی مبدل

تهیه کنندگان:

محمد حسین محمدی لاریجانی

استاد راهنمای:

دکتر محمد باقر غزنوی فوشچی

تابستان ۱۳۹۰

## تأییدیه هیات داوران

اعضای هیات داوران، نسخه نهائی پایان نامه آقای: محمد حسین محمدی لاریجانی را با عنوان: بهبود عملکرد مبدل‌های SAR ADC با بهبود ساختار و الگوریتم داخلی مبدل از نظر فرم و محتوی بررسی نموده و پذیرش آن را برای تکمیل درجه کارشناسی تأیید می‌کند.

اعضای هیات داوران	نام و نام خانوادگی	رتبه علمی	امضاء
۱- استاد راهنما	دکتر غزنوی قوشچی	استادیار	
۲- استاد ممتحن			
۳- استاد ممتحن			
۴- نماینده گروه			

تقدیم

ب

"ا" و

همه داشته و نداشته هایم.

## تشکر و قدردانی

با تشکر فراوان از مادر صبور و مهربانم که برایم نمادی از صبر اوست  
و با سپاس از زحمات بی دریغ و بی منت استاد پرتلاش، سختگیر و اما دلسوزم، جناب دکتر غزنوی که  
صبر و مهر پدرانه را به من آموخت.

## چکیده

در این پایان‌نامه، الگوی معماری جدیدی جهت پیاده سازی مبدل آنالوگ به دیجیتال تقریب متوالی (SAR) پرسرعت (سرعت دو برابر نسبت به ساختارهای متداول) با استفاده از الگوریتم استخراج دو بیت در هر کلاک از مراحل تبدیل بهبودیافته (الگوریتم دو بیت همزمان) معرفی شده است. در این SAR معماری تنها از یک مبدل DAC مبنای چهار داخلی با رزولوشن نصف رزولوشن خروجی مبدل استفاده می‌کند که به دلیل ویژگی‌های ساختار موردنظر از الگوی کدگذاری One-Hot استفاده می‌کند که در نتیجه آن، علاوه بر پشتیبانی رزولوشن‌های بالاتر، تاثیر بسزایی در بهبود پارامترهای استاتیکی و دینامیکی مبدل و نیز کاهش ابعاد و مصرف توان طرح پیشنهادی خواهد داشت.

همچنین از دیگر ویژگی‌های معماری پیشنهادی استفاده از یک واحد تولید ولتاژهای مرجع مستقل از رزولوشن خروجی مبدل SAR است که در نتیجه آن ابعاد ساختار مبدل پیشنهادی برای رزولوشن‌های بالاتر تنها محدود به DAC مبنای چهار خواهد شد و از آنجا که مبدل DAC پیشنهادی نیز دارای ابعاد کوچکتری نسبت به سایر ساختارهایی با الگوریتم مشابه است بنابراین ابعاد معماری پیشنهادی کوچکتر از سایر معماری‌ها با الگوریتم دو بیت همزمان خواهد بود. این ویژگی زمانی بارزتر می‌شود که در ساختار مداری پیشنهادی از یک DAC مبنای چهار ویژه با وزن‌های ورودی یکسان استفاده می‌شود که در نتیجه آن ابعاد مدار پیشنهادی بسیار کوچکتر از ساختارهای با الگوریتم دو بیت همزمان و قابل قیاس با ابعاد مبدل‌های SAR متداول می‌شود.

مدل سیستمی معماری پیشنهادی به کمک نرم افزار MATLAB شبیه سازی شده است و میزان وابستگی پارامترهای مبدل پیشنهادی به خطای المان‌های داخلی نسبت به ساختارهای متداول مورد ارزیابی کلی قرار گرفته است. مدل مداری مبدل ۸ بیتی با توجه به الگوی معماری پیشنهادی در تکنولوژی 90nm 1P4M UMC با استفاده از نرم افزار HSpice پیاده سازی شده است و که با سرعت نمونهبرداری 50MS/s در فرکانس کاری 300MHz، میزان مصرف توان تقریباً 1mW از آن بدست آمده است. در مدل مداری پیشنهادی بجای استفاده از سه مقایسه‌گر آنالوگ جدا از هم، ایده جدید استفاده از یک مقایسه‌گر ۴ ورودی یکپارچه جهت هر چه کوچکتر شدن ابعاد مدار و نیز افزایش تطبیق پذیری بیشتر و کاهش آفست ورودی و نیز کاهش مصرف توان آن معرفی شده است. سایر پارامترهای دینامیکی و استاتیکی اندازه گیری شده طرح مداری مبدل پیشنهادی، در ادامه گزارش اشاره شده است.

**کلید واژه:** مبدل آنالوگ به دیجیتال تقریب متوالی پرسرعت، الگوریتم استخراج دو بیت همزمان، مبدل DAC مبنای چهار

## فهرست

۵	فهرست جدول‌ها
۵	فهرست شکل‌ها
۱	۱- فصل ۱ - مقدمه
۱	۱-۱- پیشگفتار
۲	۱-۲- هدف از انتخاب موضوع
۵	۱-۳- ساختار مطالب
۶	۲- فصل ۲ - مشخصه‌های مبدل‌های دیجیتال به آنالوگ
۶	۲-۱- مقدمه
۶	۲-۱-۱- توصیف مفهومی مبدل آنالوگ به دیجیتال
۷	۲-۱-۲- اساس کار مبدل‌های آنالوگ به دیجیتال
۸	۲-۱-۲-۱- مبدل آنالوگ به دیجیتال ایده آل
۹	۲-۱-۲-۲- مشخصه‌های استاتیکی
۹	۲-۱-۳- عرض کد
۱۰	۲-۱-۳-۱- نویز کوانتیزاسیون
۱۰	۲-۱-۳-۲- قابلیت تفکیک
۱۱	۲-۱-۳-۳- دقت
۱۱	۲-۱-۳-۴- زمان اکتساب
۱۱	۲-۱-۳-۵- زمان تبدیل
۱۲	۲-۱-۳-۶- مشخصه‌های DC
۱۲	۲-۱-۳-۷- خطای آفست
۱۳	۲-۱-۳-۸- خطای گین
۱۴	۲-۱-۳-۹- غیر خطی شدگی تفاضلی
۱۵	۲-۱-۳-۱۰- غیر خطی شدگی انتگرالی
۱۶	۲-۱-۳-۱۱- مشخصه‌های دینامیکی
۱۷	۲-۱-۴- نسبت سیگنال به نویز
۱۷	۲-۱-۴-۱- نسبت سیگنال به (نویز + اوجاج)
۱۷	۲-۱-۴-۲- SFDR
۱۸	۲-۱-۴-۳- SDR و THD
۱۹	۲-۱-۴-۴- بازه دینامیکی
۲۰	۲-۱-۴-۵- تعداد بیت‌های موثر
۲۲	۲-۱-۴-۶- گلیچ

۲۵	زمان فرونشست.	-۴-۴-۸
۳۰	زمان تبدیل.	-۴-۹-۶
۳۰	زمان رکود.	-۴-۱۰-۱
<b>۳۲</b>	<b>فصل ۳ - مبدل آنالوگ به دیجیتال پرسرعت SAR</b>	
۳۲	مقدمه	-۳-۱
۳۲	بیان الگوریتم	-۳-۲
۳۲	الگوریتم باینری ساده.	-۳-۱
۳۳	الگوریتم جستجوی موازی چند بیت همزمان	-۳-۲
۳۶	رسم فلوچارت الگوریتم	-۳-۳
۳۹	بیان ریاضی الگوریتم	-۳-۴
۴۱	بیان ساختارهای پیاده سازی	-۳-۳
۴۲	ساختار مبدل‌های آنالوگ به دیجیتال SAR معمولی	-۳-۴
۴۳	طرح‌های پیشنهادی برای مبدل‌های SAR با الگوریتم دو بیت همزمان	-۳-۵
۴۳	ساختار 3 DACs	-۳-۱
۴۴	HSA-ADC	-۳-۲
۴۵	ساختار 3Muxes	-۳-۳
۴۷	مبدل پرسرعت SAR با ساختار 3 DACs لایه گذاری شده زمانی	-۳-۴
۴۸	ساختار پیشنهادی مبدل آنالوگ به دیجیتال SAR پرسرعت	-۳-۶
۴۸	معماری کلی مبدل SAR دو بیت همزمان با DAC داخلی مبنای چهار	-۳-۶-۱
۵۰	دکودر.	-۳-۶-۱-۱
۵۱	مقایسه‌گرها	-۳-۶-۱-۲
۵۱	مبدل دیجیتال به آنالوگ مبنای ۴ با رزولوشن N/2 بیت	-۳-۶-۱-۳
۵۴	واحد تولید ولتاژهای مرجع داخلی	-۳-۶-۱-۴
۵۷	کنترل‌های زمانی و روند جریان بیتها در هر مرحله جستجو	-۳-۶-۱-۵
<b>۶۴</b>	<b>فصل ۴ - شبیه‌سازی سیستمی.</b>	
۶۴	مبدل آنالوگ به دیجیتال SAR متداول	-۴-۱
۶۴	پیاده سازی معماری	-۴-۱-۱
۶۹	نتایج شبیه‌سازی	-۴-۱-۲
۷۲	مبدل آنالوگ به دیجیتال SAR پرسرعت با یک DAC داخلی مبنای چهار	-۴-۲-۲
۷۲	پیاده‌سازی معماری	-۴-۲-۱-۱
۸۲	نتایج شبیه‌سازی	-۴-۳-۱
۸۳	پاسخ ورودی شب	-۴-۳-۱-۱
۹۲	پاسخ ورودی سینوسی ساده	-۴-۳-۲
۹۹	تحلیل استاتیکی و دینامیکی مبدل SAR دو بیت همزمان	-۴-۳-۳
۱۰۱	محاسبه INL و DNL مبدل ۸ بیتی SAR دو بیت همزمان	-۴-۳-۳-۱

۱۰۷	- محاسبه پارامترهای دینامیکی مبدل ۸ بیتی SAR دو بیت همزمان	۴-۳-۲
۱۱۲	<b>فصل ۵- شبیه‌سازی مداری</b>	
۱۱۲	- مدار نمونه‌بردار/نگه‌دارنده	۵-۱
۱۲۲	- مقایسه‌گر	۵-۲
۱۲۹	- مالتی‌پلکسر	۵-۳
۱۴۳	- مبدل DAC مبنای چهار	۵-۴
۱۴۹	- واحد کنترل لاجیک	۵-۵
۱۴۹	- فلیپ‌فلاب‌ها	۵-۱
۱۵۵	- بررسی پارامترهای مبدل SAR دو بیت همزمان	۵-۶
۱۵۶	- پارامترهای استاتیکی مبدل	۶-۱
۱۵۷	- پارامترهای دینامیکی مبدل	۶-۲
۱۵۸	- فرکانس کاری و مصرف توان	۶-۳
۱۶۲	<b>فصل ۶- جمع‌بندی</b>	
۱۶۲	- نتیجه‌گیری	۶-۱
۱۶۳	- در آینده	۶-۲
۱۶۶	<b>فهرست مراجع</b>	
۱۶۷	<b>ضمایم</b>	
۱۶۷	ضمیمه أ. کد استخراج خروجی دیجیتال نهایی	
۱۶۸	ضمیمه ب. کد محاسبه DNL و INL برای مبدل آنالوگ به دیجیتال N بیتی	
۱۷۲	ضمیمه ت. کد محاسبه طیف توان و SFDR مبدل ۸ بیتی	

## فهرست جداول

صفحه	عنوان
------	-------

---

۵۰	جدول ۱-۳ تبدیل خروجی‌های مقایسه‌گرها به کد باینری
۸۷	جدول ۱-۴ خروجی ۸ بیت دیجیتال مبدل SAR دو بیت همزمان با DAC مبنای چهار به ازای ورودی شبیب
۹۵	جدول ۲-۴ خروجی دیجیتال ۸ بیت مبدل SAR دو بیت همزمان با DAC مبنای چهار برای ورودی سینوسی
۱۴۵	جدول ۱-۵ مقادیر مقاومت‌های بدست آمده برای پیاده سازی DAC مبنای چهار مقاومتی

---

## فهرست شکل‌ها

عنوان	صفحه
شکل ۱-۱ توزیع ساختارهای مختلف مبدل‌های آنالوگ به دیجیتال بر اساس رزولوشن و سرعت نمونه‌برداری [10]	۲
شکل ۱-۲: مدل سیستمی مبدل دیجیتال به آنالوگ [21]	۶
شکل ۲-۲ نمونه‌برداری با استفاده از سوئیچینک [17]	۷
شکل ۳-۲ دسته بندی کاربردی مبدل‌های داده از لحاظ سرعت و رزولوشن [19]	۸
شکل ۴-۲تابع انتقال یک مبدل A/D ایده آل [23]	۹
شکل ۵-۲ مداری برای تحقق نویز کوانتیزاسیون [18]	۱۰
شکل ۶-۲ مدار ورودی مبدل تقریب متواالی [18]	۱۱
شکل ۷-۲ خطای آفست در مشخصه انتقال [19]	۱۲
شکل ۸-۲ خطای گین در مشخصه مبدل A/D [17]	۱۳
شکل ۹-۲ نمایش خطای بهره و آفست برای یک مبدل D/A [19]	۱۴
شکل ۱۰-۲ خطای DNL در مبدل A/D [18]	۱۵
شکل ۱۱-۲ خطای DNL یک مبدل ۱۲ بیتی [18]	۱۶
شکل ۱۲-۲ خطای INL در مبدل A/D [19]	۱۷
شکل ۱۳-۲ تعریف SNR و SFDR برای مبدل‌های داده [17]	۱۸
شکل ۱۴-۲ نمودار مقایسه ای SFDR و SDR [19]	۱۹
شکل ۱۵-۲ برآورد ENOB های متفاوت برای مبدل‌های A/D [23]	۲۱
شکل ۱۶-۲ گلیچ در خروجی مبدل دیجیتال به آنالوگ [17]	۲۲
شکل ۱۷-۲ گلیچ بالارونده در خروجی مبدل D/A [22]	۲۳
شکل ۱۸-۲ گلیچ پایین رونده در خروجی مبدل D/A [22]	۲۴
شکل ۱۹-۲ نمودار شبیه سازی گلیچ برای مبدل D/A [18]	۲۴
شکل ۲۰-۲ زمان فرونشست برای خروجی مبدل دیجیتال به آنالوگ [17]	۲۶
شکل ۲۱-۲ مدار داخلی سوییچ‌های متداول و سوییچ فرسایشی سورس [20]	۲۷
شکل ۲۲-۲ نمودار مشخصه DC سوییچ‌های معمولی و سوییچ‌های فرسایشی جریان [20]	۲۸
شکل ۲۳-۲ نمونه شکل موج خروجی سوییچ معمولی و فرسایشی برای ورودی پله [20]	۲۹
شکل ۲۴-۲ تاخیر رکود برای یک مبدل Pipeline A/D [21]	۳۱
شکل ۱-۳ افزار بازه‌ها و زیربازه‌ها در الگوریتم جستجوی باینری معمولی	۳۳
شکل ۲-۳ افزار بازه‌ها به زیربازه‌های در الگوریتم فضای باینری	۳۴
شکل ۳-۳ اندیس گذاری الگوریتم جستجوی فضای باینری	۳۵
شکل ۴-۳ آرایش بیت‌های خروجی دیجیتال مبدل جدید	۳۶

۳۷	شکل ۵-۳ فلوچارت الگوریتم جستجوی فضای باینری
۴۲	شکل ۶-۳ دیاگرام مبدل متداول SAR [5]
۴۳	شکل ۷-۳ دیاگرام مبدل SAR دوبیت همزمان با ساختار [5] 3DACs
۴۴	شکل ۸-۳ بلوک دیاگرام مبدل HSA-ADC [5]
۴۵	شکل ۹-۳ ساختار پیادهسازی مبدل HSA-ADC [5]
۴۶	شکل ۱۰-۳ دیاگرام ساختار سه مالتیپلکسری [2]
۴۶	شکل ۱۱-۳ ساختار داخلی بخش کنترل رجیستر و آفست مبدل سه مالتیپلکسری [2]
۴۷	شکل ۱۲-۳ دیاگرام کلی مبدل SAR دو بیت همزمان پرسرعت [1]
۴۷	شکل ۱۳-۳ ساختار داخلی شبکه C-net [1]
۴۸	شکل ۱۴-۳ تصویر سطح چیپ مبدل پرسرعت SAR دوبیت همزمان با ساختار پایه [1] 3DACs
۴۹	شکل ۱۵-۳ دیاگرام سیستمی مبدل SAR ADC دو بیت همزمان ساختار یک DAC مبنای چهار و یک مالتیپلکسر
۵۰	شکل ۱۶-۳ دکودر ساده شده تبدیل کد دماسنجی سه بیتی به باینری دو بیتی
۵۱	شکل ۱۷-۳ دیاگرام داخلی مبدل دیجیتال به آنالوگ مبنای ۴ با رزولوشن N/2
۵۳	شکل ۱۸-۳ ساختار مبدل DAC مبنای چهار با الگوی وزن‌های متواالی مساوی
۵۵	شکل ۱۹-۳ ساختار داخلی واحد تولید ولتاژهای مرجع داخلی
۵۷	شکل ۲۰-۳ دیاگرام داخلی بخش تولید ولتاژهای مرجع با استفاده از بافر کنترل‌شونده با کلاک
۵۸	شکل ۲۱-۳ نمودار زمانی سیگنال‌های داخلی مبدل آنالوگ به دیجیتال موردنظر
۵۹	شکل ۲۲-۳ اصلاح زمان آدرس دهی به مالتیپلکسر با استفاده از فلیپ‌فلاب ورودی
۶۰	شکل ۲۳-۳ واحد تولید ولتاژهای مرجع با دو بافر آنالوگ
۶۲	شکل ۲۴-۳ نمودار زمانی خروجی واحد تولید ولتاژهای مرجع اصلاح شده
۶۵	شکل ۱-۴ مدل کلی مبدل ۸ بیتی SAR متداول
۶۶	شکل ۲-۴ ساختار داخلی واحد تبدیل کلاک و تولید سیگنال نمونه‌برداری
۶۶	شکل ۳-۴ نمودار زمانی سیگنال کلاک و سیگنال نمونه‌برداری
۶۷	شکل ۴-۴ ساختار داخلی مقایسه‌کننده آنالوگ
۶۸	شکل ۵-۴ واحد کنترل لاجیک مبدل ۸ بیتی SAR متداول
۶۸	شکل ۶-۴ ساختار داخلی فلیپ‌فلاب D با پورت <b>SET</b> برای رجیسترهاي داخلی
۶۹	شکل ۷-۴ ساختار داخلی مبدل DAC داخلی برای مبدل SAR متداول
۷۰	شکل ۸-۴ نمودار زمانی سیگنال‌های شبیه‌سازی مبدل SAR متداول ۸ بیتی
۷۱	شکل ۹-۴ نمودار زمانی تقریب ورودی نمونه‌برداری شده توسط مبدل ۸ بیتی SAR یک بیت بر کلاک
۷۲	شکل ۱۰-۴ شمای کلی مبدل آنالوگ به دیجیتال SAR با DAC داخلی مبنای چهار
۷۳	شکل ۱۱-۴ ساختار داخلی تبدیل کننده کلاک مبدل آنالوگ به دیجیتال SAR ۸ بیتی با DAC مبنای چهار

شکل ۱۲-۴ ساختار داخلی واحد مقایسه‌گر مبدل آنالوگ به دیجیتال SAR با DAC مبنای چهار	۷۵
شکل ۱۳-۴ ساختار داخلی دکودر کد دماسنجری به کد باینری	۷۶
شکل ۱۴-۴ واحد تولید ولتاژهای مرجع مبدل آنالوگ به دیجیتال ۸ بیتی SAR با DAC مبنای چهار	۷۸
شکل ۱۵-۴ ساختار مبدل DAC مبنای چهار برای یک مبدل آنالوگ به دیجیتال ۸ بیتی SAR دو بیت همزمان	۷۹
شکل ۱۶-۴ شبیه‌سازی عدم تطابق المانهای مبدل DAC مبنای چهار	۷۹
شکل ۱۷-۴ ساختار داخلی واحد عدم تطابق المانهای مبدل DAC مبنای چهار	۸۰
شکل ۱۸-۴ (الف) مدل سیستمی مالتی‌پلکسر آنالوگ واحد تولید ولتاژهای مرجع (ب) دکودر تبدیل کد باینری به کد one-hot	۸۱
شکل ۱۹-۴ ساختار داخلی واحد کنترل لاجیک مبدل ۸ بیتی SAR دو بیت همزمان	۸۲
شکل ۲۰-۴ پاسخ زمانی ورودی شیب مبدل ۸ بیتی SAR دو بیت همزمان	۸۴
شکل ۲۱-۴ پاسخ زمانی ورودی شیب مبدل ۸ بیتی SAR دو بیت همزمان (بزرگنمایی شده)	۸۵
شکل ۲۲-۴ نمودار زمانی خروجی دیجیتال مبدل ۸ بیتی SAR دو بیت همزمان	۸۶
شکل ۲۳-۴ سیگنالهای داخلی واحد مولد ولتاژ مرجع برای ورودی شیب	۸۸
شکل ۲۴-۴ سیگنالهای داخلی واحد مولد ولتاژ مرجع برای ورودی شیب (بزرگنمایی شده)	۸۹
شکل ۲۵-۴ ولتاژهای مرجع تولید شده در طول روند تبدیل ورودی شیب	۹۰
شکل ۲۶-۴ ولتاژهای مرجع تولید شده در طول روند تبدیل ورودی شیب (بزرگنمایی شده)	۹۱
شکل ۲۷-۴ پاسخ ورودی سینوسی مبدل ۸ بیتی SAR دو بیت همزمان	۹۲
شکل ۲۸-۴ پاسخ ورودی سینوسی مبدل ۸ بیتی SAR دو بیت همزمان (بزرگنمایی شده)	۹۳
شکل ۲۹-۴ خروجی دیجیتال مبدل ۸ بیتی SAR دو بیت همزمان به ازای ورودی سینوسی ساده	۹۴
شکل ۳۰-۴ سیگنالهای داخلی واحد مولد ولتاژهای مرجع برای ورودی سینوسی ساده	۹۶
شکل ۳۱-۴ سیگنالهای داخلی واحد مولد ولتاژهای مرجع برای ورودی سینوسی ساده (بزرگنمایی شده)	۹۷
شکل ۳۲-۴ ولتاژهای مرجع تولید شده توسط واحد تولید ولتاژهای مرجع برای ورودی سینوسی ساده	۹۸
شکل ۳۳-۴ دیاگرام شبیه‌سازی پارامترهای استاتیکی و دینامیکی مبدل ۸ بیتی SAR با DAC مبنای چهار	۱۰۰
شکل ۳۴-۴ اثر عدم تطابق المانهای مبدل DAC داخلی بر DNL و INL	۱۰۳
شکل ۳۵-۴ اثر آفست مقایسه‌گرها بر مقدار INL و DNL	۱۰۴
شکل ۳۶-۴ اثر عدم تطابق المانهای DAC داخلی و اثر آفست بر INL و DNL مبدل	۱۰۴
شکل ۳۷-۴ مقایسه تغییرات DNL بر حسب درصد عدم تطابق تاثیرگذارترین المان DAC داخلی در مبدل ۸ بیتی SAR متداول و مبدل ۸ بیتی SAR دو بیت همزمان موردنظر	۱۰۵
شکل ۳۸-۴ مقایسه تغییرات INL بر حسب درصد عدم تطابق تاثیرگذارترین المان DAC داخلی در مبدل ۸ بیتی SAR متداول و مبدل ۸ بیتی SAR دو بیت همزمان موردنظر	۱۰۶

شکل ۳۹-۴ طیف خروجی مبدل ۸ بیتی SAR دو بیت همزمان با فرکانس ورودی ۰.۱ برابر فرکانس نمونهبرداری	۱۰۷
شکل ۴۰-۴ طیف خروجی مبدل ۸ بیتی SAR دو بیت همزمان با فرکانس ورودی ۰.۳ برابر فرکانس نمونهبرداری	۱۰۸
شکل ۴۱-۴ تبدیل فوریه ۱۳۱۰۷۲ نقطه‌ای از خروجی مبدل ۸ بیتی SAR دو بیت همزمان	۱۰۹
شکل ۴۲-۴ نمودار SFDR خروجی مبدل ۸ بیتی SAR دوبیت همزمان برای فرکانس‌های ورودی مختلف در فرکانس نمونهبرداری 50MSample/s	۱۱۱
شکل ۴۳-۴ توان مولفه اول فرکانسی در فرکانس‌های ورودی متفاوت برای فرکانس نمونهبرداری 50MS/s	۱۱۱
شکل ۱-۵ مدل کلی یک مدار نمونهبردار/نگهدارنده	۱۱۳
شکل ۲-۵ خروجی نمونهبرداری شده برای یک مدار نمونهبردار/نگهدارنده ایده آل	۱۱۳
شکل ۳-۵ مدل نویز $kT/C$ یک مدار نمونهبردار/نگهدارنده ساده	۱۱۴
شکل ۴-۵ مدل مقاومت خازن یک مدار نمونهبردار/نگهدارنده جهت بررسی ثابت زمانی مدار	۱۱۵
شکل ۵-۵ نمونهبرداری با ولتاژ گیت ثابت [10]	۱۱۸
شکل ۶-۵ مدار دنبال‌کننده/نگهدارنده Bootstrap	۱۱۸
شکل ۷-۵ چگونگی عملکرد مدار نمونهبردار/نگهدارنده Bootstrap در حالت (الف) نگهدارنده (ب) نمونهبرداری	۱۱۹
شکل ۸-۵ مدار دنبال‌کننده/نگهدارنده Bootstrap متقارن	۱۲۰
شکل ۹-۵ خروجی مدار دنبال‌کننده/نگهدارنده Bootstrap در فرکانس نمونهبرداری 100MS/s	۱۲۱
شکل ۱۰-۵ خروجی مدار دنبال‌کننده/نگهدارنده Bootstrap در فرکانس نمونهبرداری 100MS/s (بزرگنمایی)	۱۲۱
شکل ۱۱-۵ اختلاف ولتاژ ورودی و خروجی مدار نمونهبردار/نگهدارنده طراحی شده در لحظه شروع نگهداری	۱۲۲
شکل ۱۲-۵ مقایسه‌گر متداول با تقویت‌کننده داخلی Folded	۱۲۳
شکل ۱۳-۵ مدل ساده مقایسه‌گر آنالوگ ترکیبی	۱۲۴
شکل ۱۴-۵ آفست خروجی مقایسه‌گر ترکیبی ساده	۱۲۵
شکل ۱۵-۵ مقایسه‌گر ترکیبی تمام بازه	۱۲۶
شکل ۱۶-۵ آفست مقایسه‌گر ترکیبی تمام بازه	۱۲۷
شکل ۱۷-۵ پاسخ ورودی شب مدار مقایسه‌گر ترکیبی تمام بازه برای سه ولتاژ مرجع مختلف	۱۲۸
شکل ۱۸-۵ مقایسه‌گر ترکیبی تمام بازه با لود اکتیو فیدبک ثابت	۱۲۸
شکل ۱۹-۵ ساختار داخلی مالتیپلکسر ۴ به ۱ با دکودر مستقل	۱۲۹
شکل ۲۰-۵ مالتیپلکسر با ساختار تماماً گیت انتقال	۱۳۰
شکل ۲۱-۵ (الف) مدار معادل مقاومتی گیت انتقال در حالت عبور (ب) مدار تست با لود خازنی	۱۳۱
شکل ۲۲-۵ نمودار مشخصه مقاومت گیت انتقال به ازای ورودی $V(in) = VDD$	۱۳۴



- شکل ۲-۶ معماری کلی مبدل SAR دو بیت همزمان تفاضلی ..... ۱۶۴
- شکل ۳-۶ پیاده سازی سیستمی مبدل SAR دو بیت همزمان تفاضلی ..... ۱۶۵

# فصل ۱ - مقدمه

## ۱-۱- پیشگفتار

دنیای الکترونیک مدرن، امروزه به سرعت در حال توسعه و پیشرفت است و این پیشرفت سریع در مسیر خود با چالش‌های بزرگی چون سرعت ادوات، ابعاد کوچک آن و عمر باطری طولانی برای افزایش قابلیت حمل و نقل سیستم‌های الکترونیکی روبروست. واضح است که بدست آمدن بازدهی و سرعت بالا به ازای مصرف توان بیشتر سیستم‌ها بدست می‌آید که این انرژی مصرفی بیشتر از باطری‌ها تامین خواهد شد، بنابراین عمر باطری‌ها با توجه به محدود بودن میزان انرژی آنها کاهش خواهد یافت که در نتیجه آن قابلیت حمل و نقل سیستم موردنظر برای مدت زمان بیشتر نیز کاهش می‌یابد. بنابراین، طراحان سیستم‌های الکترونیکی به دنبال ایده‌هایی خواهند بود که همزمان با داشتن بازدهی و سرعت پردازش بالا، در عین حال مصرف توان کمتری نیز داشته باشند و با ابعاد مداری کمتر و عمر باطری بیشتر قابلیت حمل و نقل پذیری آن‌ها نیز افزایش بیابد.

طراحی دیجیتال و آنالوگ، نهایتاً در نقطه‌ای مشترک محدود خواهند شد و آن طراحی و پیاده سازی مبدل‌های داده<sup>۱</sup> ای است که در عین داشتن سرعت پردازش و نرخ داده<sup>۲</sup> خروجی بالا، رزولوشن<sup>۳</sup> و دقت بالایی را در تبدیل دو فضای آنالوگ و دیجیتال به یکدیگر پشتیبانی کنند و در کنار این دو پارامتر مهم، مصرف توان کمتر و ابعاد و پیچیدگی مداری کمتری را نیز داشته باشند.

یکی از مهمترین و پرکاربردترین مبدل‌های داده، مبدل آنالوگ به دیجیتال<sup>۴</sup> است. مبدل آنالوگ به دیجیتال، دروازه ورودی سیستم‌های دیجیتال به دنیای آنالوگ است و در حقیقت، چشم بینای سیستم‌های دیجیتال، مبدل آنالوگ به دیجیتال ورودی آن است. دقت رزولوشن بالاتر و نرخ داده پردازش شده توسط مبدل، باعث درک دقیق‌تر و در عین حال سریعتر سیستم‌های دیجیتال از محیط‌های آنالوگ پیرامونی می‌شود. اما از طرفی، افزایش سرعت مبدل با مقدار رزولوشن خروجی آن در تقابل است. رزولوشن‌های بالاتر، نیازمند ساختارهای گستردگر و پیچیده‌تری است و همین امر سبب می‌شود که سرعت عملکردی مبدل نیز پایین بیاید. بنابراین یکی از چالش‌های اصلی پیش روی طراحان، بدست آوردن بیشترین بازده و سرعت در عین حفظ دقت مبدل است.

<sup>1</sup> Data Converters


<sup>2</sup> Data Rate

<sup>3</sup> Resolution

<sup>4</sup> Analog to Digital Converters (A/D or ADC)

## ۲-۱ هدف از انتخاب موضوع

تاکنون، ایده‌های متفاوتی برای پیاده سازی معماری مبدل‌های آنالوگ به دیجیتال مطرح شده است. برخی از این ساختار با تمرکز بر کاربردهای پرسرعت مبدل‌ها، پیشنهاد شده اند چرا که پیچیدگی‌های زیاد آنها و گستردگی مدارهایشان، استفاده از آنها را در کاربردهای با رزولوشن بالاتر محدود می‌سازد. برخی دیگر از ساختارها، صرفا برای کاربردهایی پیشنهاد می‌شوند که در آن‌ها دقت مبدل از درجه اهمیت بیشتری برخوردار است در نتیجه چندان ترجیحی بر فرکانس کاری و سرعت مبدل ندارند. در کنار این ساختارها، معماری‌هایی نیز پیشنهاد می‌شوند که در کنار دقت بالا، سرعت مطلوبی را نیز پشتیبانی خواهند کرد. شکل ۱-۱ نمودار توزیع کاربرد ساختارهای متداول مبدل‌های آنالوگ به دیجیتال را بر اساس قدرت تفکیکشان و نیز سرعت مبدل‌ها نشان می‌دهد.



شکل ۱-۱ توزیع ساختارهای مختلف مبدل‌های آنالوگ به دیجیتال بر اساس رزولوشن و سرعت نمونه‌برداری [10]

تاکنون برای کاربردهای پرسرعت ADC ایده‌های مختلفی ارائه شده است که هر کدام در کنار مزیت‌هایی، معایبی نیز داشته اند که کاربرد آنها را با محدودیت مواجه کرده است. شکل ۱-۱ نشان می‌دهد که یکی از سریعترین مبدل‌های آنالوگ به دیجیتال که طیف وسیعی از فرکانس نمونه‌برداری ورودی را شامل می‌شود، مبدل‌های خانواده فلاش یا Flash ADC هستند. برای اساس ساختار مبدل‌های فلاش، عمل تبدیل ورودی آنالوگ به خروجی دیجیتال تنها در یک کلاک انجام می‌شود که سریعترین سرعت تبدیل ممکن است؛ اما این مبدل‌ها برای انجام تبدیل با چنین سرعتی، نیاز به حداقل  $2^{N-1}$  مقایسه‌گر آنالوگ

دارند که به طور همزمان عمل مقایسه و تبدیل را برای تمام  $2^N$  حالت ممکن ورودی انجام دهند. همین مساله سبب می‌شود، که در رزولوشن‌های بالاتر از ۸ بیت، ساختار مبدل بسیار بزرگ شود و از طرفی مصرف توان مبدل نیز با نسبت  $2^N$  افزایش یابد. بنابراین استفاده از ساختارهای خانواده فلش در کاربردهای رزولوشن بالاتر از ۸ بیت مقرن به صرفه نیست.

برای حذف اثر نمایی رزولوشن خروجی بر سطح چیپ و توان مصرفی مبدل‌های خانواده فلش، ایده استفاده از مبدل‌های دو مرحله ای<sup>۱</sup> [3] و نیز مبدل‌های خط لوله ای<sup>۲</sup> [4] مطرح می‌شود. مبدل آنالوگ به دیجیتال دو مرحله در خانواده مبدل‌های فلش دسته بندی می‌شود. این مبدل شامل دو مبدل داخلی Fine ADC و Coarse ADC است که عمل تبدیل ورودی آنالوگ به خروجی دیجیتال را در دو مرحله انجام می‌دهد که در نتیجه آن تعداد مقایسه‌گرهای بکار رفته در آن به  $2^{(N/2+1)}$  مقایسه‌گر [1] کاهش می‌یابد.

مبدل‌های خط لوله ای گونه‌ی دیگر از مبدل‌های خانواده فلش هستند که تعداد مقایسه‌گرهای بکار رفته در آن به یک مقایسه‌گر به ازای هر رزولوشن خروجی کاهش یافته است و یا به عبارتی یک مبدل آنالوگ به دیجیتال خط لوله ای N بیتی، تنها به N مقایسه‌گر آنالوگ داخلی نیازمند است. بنابراین سطح چیپ بسیار کوچکتری نسبت به سایر مبدل‌های خانواده فلش خواهد داشت و انتخاب مناسبی برای کاربردهای با سرعت بالا و نیز رزولوشن ورودی بالاست. اما با این حال، مبدل‌های خط لوله ای در ساختار خود از از تقویت‌کنندگی کاهشی میان طبقاتی<sup>۳</sup> استفاده می‌کنند و همین امر سبب محدود سرعت آنها و نیز افزایش قابل ملاحظه مصرف توانشان می‌شود. از طرفی استفاده از الگوی تقویت‌کنندگی کاهشی حلقه-باز<sup>۴</sup> نیاز به حلقه کالیبراسیون اضافی دارد [11] که همین امر سبب افزایش پیچیدگی مبدل و توان مصرفی بیشتر آن می‌شود [10].

مبدل‌های تقریب متوالی<sup>۵</sup> یا به عبارتی دیگر SAR ADC یکی از متداول‌ترین انتخاب‌ها برای کاربردهای با سرعت نمونه‌برداری میانی و قدرت تفکیک بالاست. این مبدل‌ها در ساختار خود تنها از یک مقایسه‌گر آنالوگ استفاده می‌کنند، بنابراین، علاوه بر مصرف توان بسیار کمتر از سایر مبدل‌های خانواده فلش، برای رزولوشن‌های بالاتر، ابعاد مداری بسیار کوچکتری خواهد داشت؛ بنابراین با توجه به این دو

<sup>1</sup> Two steps ADCs

<sup>2</sup> Pipeline ADCs

<sup>3</sup> Inter-stage residue amplification

<sup>4</sup> Open-loop residue amplification

<sup>5</sup> Successive approximation ADCs

پارامتر ساختار SAR گزینه بسیار مناسبی برای طراحی مبدل‌های آنالوگ به دیجیتال خواهد بود. اما یکی از عمدترين مشکلات مبدل‌های تقریب متوالی، سرعت تبدیل پایین آنهاست.

مبدل‌های تقریب متوالی به دلیل استفاده از الگوریتم جستجوی باینری<sup>۱</sup>، برای هر مرحله تبدیل به  $N$  کلاک برای  $N$  بیت رزولوشن خروجی نیاز خواهند داشت. بنابراین، سرعت تبدیل آنها  $1/N$  سرعت تبدیل مبدل‌های فلش خواهد شد، اما از طرفی با توجه به رشد نمایی مصرف توان و ابعاد مدار در مبدل‌های خانواده فلش، مصرف توان و ابعاد مداری مبدل‌های خانواده SAR نیز تقریباً  $1/2^N$  برابر ساختارهای فلش خواهد شد. بنابراین، طراحان الکترونیک، سعی بر آن خواهند داشت تا با غلبه بر مشکل سرعت پایین تبدیل در مبدل‌های تقریب متوالی، از ویژگی مصرف توان بسیار پایین آنها و نیز ابعاد بسیار کوچک آنها استفاده کنند.

تاکنون ایده‌هایی برای افزایش سرعت مبدل‌های SAR مطرح شده است که بیشتر تمرکز آنها بر بهینه سازی سرعت المان‌های داخلی مبدل و ظرفیت کلاک‌زنی بالاتر بوده است اما روش‌های کمی بوده اند که بر بهبود الگوریتم و ساختار معماري این مبدل‌ها تمرکز کرده باشند که به طور مثال می‌توان به الگوریتم جستجوی مبنای<sup>۲</sup> [6]، لایه گذاری زمانی<sup>۳</sup> [8]، جستجوی باینری به همراه افزونگی<sup>۴</sup> [9]، جستجوی باینری آسنکرون<sup>۵</sup> [7] و الگوریتم دو بیت همزمان<sup>۶</sup> [5] اشاره کرد. مشکل عمده اغلب این طراحی‌ها، ابعاد بزرگ و پیچیده‌تر شدن ساختارهای آنها در قیاس با ساختار مبدل‌های SAR متداول است که عملاً کاربرد آنها را بی‌فایده می‌کند.

در این گزارش، با تغییر در الگوریتم دو بیت همزمان و بهبود آن، علاوه بر افزایش دو برابری سرعت مبدل SAR، ساختار پیشنهادی، تا حد زیادی نسبت به ساختارهای دیگر این الگوریتم، از پیچیدگی DAC کمتری برخوردار باشد و نیز مصرف توان کمتری داشته باشد. در ساختار پیشنهادی تنها از یک مبنای چهار با رزولوشن نصف رزولوشن خروجی مبدل SAR استفاده شده است. از طرفی به ازای همه رزولوشن‌های خروجی مبدل، تنها از سه مقایسه‌گر آنالوگ استفاده شود و ابعاد مداری واحد تولید ولتاژهای مرجع آن نیز مستقل از رزولوشن باشد. بنابراین، ساختار پیشنهادی، در فرکانس‌های دو برابر فرکانس نمونه‌برداری مبدل‌های SAR متداول و در رزولوشن‌های دو برابر رزولوشن خروجی این مبدل‌ها، قابل استفاده است.

<sup>1</sup> Binary Search Algorithm

<sup>2</sup> Time-Interleaving

<sup>3</sup> Binary Search with Redundancy

<sup>4</sup> Asynchronous Binary Search

<sup>5</sup> 2-bit/step Algorithm