

اللهم اغفر لي



دانشگاه شاهرود
دانشکده فنی و مهندسی

پایان نامه دوره کارشناسی ارشد

مهندسی الکترونیک

بهبود عملکرد مبدل‌های SAR ADC با بهبود ساختار و الگوریتم داخلی مبدل

تهیه کننده:

محمد حسین محمدی لاریجانی

استاد راهنما:

دکتر محمد باقر غزنوی قوشچی

تابستان ۱۳۹۰

تأییدیه هیات داوران

اعضای هیات داوران، نسخه نهائی پایان نامه آقای: محمد حسین محمدی لاریجانی

را با عنوان: بهبود عملکرد مبدل‌های SAR ADC با بهبود ساختار و الگوریتم داخلی مبدل

از نظر فرم و محتوی بررسی نموده و پذیرش آن را برای تکمیل درجه کارشناسی تأیید می‌کند.

امضاء	رتبه علمی	نام و نام خانوادگی	اعضای هیات داوران
	استادیار	دکتر غزنوی قوشچی	۱- استاد راهنما
			۲- استاد ممتحن
			۳- استاد ممتحن
			۴- نماینده گروه

تقدیم

به

"او"

همه داشته و نداشته‌هایم.

تشر و قدر دانی

با تشکر فراوان از مادر صبور و مهربانم که برایم نمادی از صبر اوست
و با سپاس از زحمات بی دریغ و بی منت استاد پرتلاش، سخت گیر و اما دلسوزم، جناب دکتر غزنوی که
صبر و مهر پدرانہ را به من آموخت.

چکیده

در این پایان‌نامه، الگوی معماری جدیدی جهت پیاده‌سازی مبدل آنالوگ به دیجیتال تقریب متوالی (SAR) پرسرعت (سرعت دو برابر نسبت به ساختارهای متداول) با استفاده از الگوریتم استخراج دو بیت در هر کلاک از مراحل تبدیل بهبودیافته (الگوریتم دو بیت همزمان) معرفی شده است. در این معماری تنها از یک مبدل DAC مبنای چهار داخلی با رزولوشن نصف رزولوشن خروجی مبدل SAR استفاده می‌کند که به دلیل ویژگی‌های ساختار موردنظر از الگوی کدگذاری One-Hot استفاده می‌کند که در نتیجه آن، علاوه بر پشتیبانی رزولوشن‌های بالاتر، تاثیر بسزایی در بهبود پارامترهای استاتیکی و دینامیکی مبدل و نیز کاهش ابعاد و مصرف توان طرح پیشنهادی خواهد داشت.

همچنین از دیگر ویژگی‌های معماری پیشنهادی استفاده از یک واحد تولید ولتاژهای مرجع مستقل از رزولوشن خروجی مبدل SAR است که در نتیجه آن ابعاد ساختار مبدل پیشنهادی برای رزولوشن‌های بالاتر تنها محدود به DAC مبنای چهار خواهد شد و از آنجا که مبدل DAC پیشنهادی نیز دارای ابعاد کوچکتری نسبت به سایر ساختارهایی با الگوریتم مشابه است بنابراین ابعاد معماری پیشنهادی کوچکتر از سایر معماری‌ها با الگوریتم دو بیت همزمان خواهد بود. این ویژگی زمانی بارزتر می‌شود که در ساختار مداری پیشنهادی از یک DAC مبنای چهار ویژه با وزن‌های ورودی یکسان استفاده می‌شود که در نتیجه آن ابعاد مدار پیشنهادی بسیار کوچکتر از ساختارهای با الگوریتم دو بیت همزمان و قابل قیاس با ابعاد مبدل‌های SAR متداول می‌شود.

مدل سیستمی معماری پیشنهادی به کمک نرم افزار MATLAB شبیه‌سازی شده است و میزان وابستگی پارامترهای مبدل پیشنهادی به خطای المان‌های داخلی نسبت به ساختارهای متداول مورد ارزیابی کلی قرار گرفته است. مدل مداری مبدل ۸ بیتی با توجه به الگوی معماری پیشنهادی در تکنولوژی 90nm 1P4M UMC با استفاده از نرم افزار HSpice پیاده‌سازی شده است و که با سرعت نمونه‌برداری 50MS/s در فرکانس کاری 300MHz، میزان مصرف توان تقریباً 1mW از آن بدست آمده است. در مدل مداری پیشنهادی بجای استفاده از سه مقایسه‌گر آنالوگ جدا از هم، ایده جدید استفاده از یک مقایسه‌گر ۴ ورودی یکپارچه جهت هر چه کوچکتر شدن ابعاد مدار و نیز افزایش تطبیق پذیری بیشتر و کاهش آفست ورودی و نیز کاهش مصرف توان آن معرفی شده است. سایر پارامترهای دینامیکی و استاتیکی اندازه‌گیری شده طرح مداری مبدل پیشنهادی، در ادامه گزارش اشاره شده است.

کلید واژه: مبدل آنالوگ به دیجیتال تقریب متوالی پرسرعت، الگوریتم استخراج دو بیت همزمان، مبدل DAC مبنای چهار

فهرست

د	فهرست جدول‌ها
ه	فهرست شکل‌ها
۱	فصل ۱- مقدمه
۱-۱	۱-۱-۱ پیشگفتار
۲	۱-۲-۱ هدف از انتخاب موضوع
۵	۱-۳-۱ ساختار مطالب
۶	فصل ۲- مشخصه‌های مبدل‌های دیجیتال به آنالوگ
۶-۱	۱-۲-۱ مقدمه
۶-۱-۱	۱-۱-۲ توصیف مفهومی مبدل آنالوگ به دیجیتال
۶-۲	۱-۲-۲ اساس کار مبدل‌های آنالوگ به دیجیتال
۸-۱	۱-۲-۲ مبدل آنالوگ به دیجیتال ایده آل
۹-۱	۱-۳-۲ مشخصه‌های استاتیکی
۹-۱-۱	۱-۳-۲-۱ عرض کد
۱۰-۱	۱-۳-۲-۲ نويز کوانتیزاسیون
۱۰-۲	۱-۳-۲-۲ قابلیت تفکیک
۱۱-۱	۱-۳-۲-۲ دقت
۱۱-۲	۱-۳-۲-۲ زمان اکتساب
۱۱-۳	۱-۳-۲-۲ زمان تبدیل
۱۲-۱	۱-۳-۲-۲ مشخصه‌های DC
۱۲-۲	۱-۳-۲-۲ خطای آفست
۱۳-۱	۱-۳-۲-۲ خطای گین
۱۴-۱	۱-۳-۲-۲ غیر خطی‌شدگی تفاضلی
۱۵-۱	۱-۳-۲-۲ غیر خطی‌شدگی انتگرالی
۱۶-۱	۱-۴-۲ مشخصه‌های دینامیکی
۱۷-۱	۱-۴-۲-۱ نسبت سیگنال به نویز
۱۷-۲	۱-۴-۲-۲ نسبت سیگنال به (نویز + اعوجاج)
۱۷-۳	۱-۴-۲-۲ SFDR
۱۸-۱	۱-۴-۲-۲ THD و SDR
۱۹-۱	۱-۴-۲-۲ بازه دینامیکی
۲۰-۱	۱-۴-۲-۲ تعداد بیت‌های موثر
۲۲-۱	۱-۴-۲-۲ گلیچ

۲۵ زمان فرونشست.....	۸-۴-۲
۳۰ زمان تبدیل.....	۹-۴-۲
۳۰ زمان رکود.....	۱۰-۴-۲

فصل ۳- مبدل آنالوگ به دیجیتال پرسرعت SAR..... ۳۲

۳۲ مقدمه	۱-۳
۳۲ بیان الگوریتم	۲-۳
۳۲ الگوریتم باینری ساده.....	۱-۲-۳
۳۳ الگوریتم جستجوی موازی چند بیت همزمان.....	۲-۲-۳
۳۶ رسم فلوچارت الگوریتم.....	۳-۲-۳
۳۹ بیان ریاضی الگوریتم.....	۴-۲-۳
۴۱ بیان ساختارهای پیاده سازی	۳-۳
۴۲ ساختار مبدل های آنالوگ به دیجیتال SAR معمولی	۴-۳
۴۳ طرح های پیشنهادی برای مبدل های SAR با الگوریتم دو بیت همزمان	۵-۳
۴۳ ساختار 3 DACs.....	۱-۵-۳
۴۴ ساختار HSA-ADC.....	۲-۵-۳
۴۵ ساختار 3Muxes.....	۳-۵-۳
۴۷ مبدل پرسرعت SAR با ساختار 3 DACs لایه گذاری شده زمانی.....	۴-۵-۳
۴۸ ساختار پیشنهادی مبدل آنالوگ به دیجیتال SAR پرسرعت	۶-۳
۴۸ معماری کلی مبدل SAR دو بیت همزمان با DAC داخلی مبنای چهار.....	۱-۶-۳
۵۰ دکودر.....	۱-۱-۶-۳
۵۱ مقایسه گر ها.....	۲-۱-۶-۳
۵۱ مبدل دیجیتال به آنالوگ مبنای ۴ با رزولوشن $N/2$ بیت.....	۳-۱-۶-۳
۵۴ واحد تولید ولتاژهای مرجع داخلی	۴-۱-۶-۳
۵۷ کنترل های زمانی و روند جریان بیت ها در هر مرحله جستجو.....	۵-۱-۶-۳

فصل ۴- شبیه سازی سیستمی..... ۶۴

۶۴ مبدل آنالوگ به دیجیتال SAR متداول	۱-۴
۶۴ پیاده سازی معماری.....	۱-۱-۴
۶۹ نتایج شبیه سازی.....	۲-۱-۴
۷۲ مبدل آنالوگ به دیجیتال SAR پرسرعت با یک DAC داخلی مبنای چهار.....	۲-۴
۷۲ پیاده سازی معماری.....	۱-۲-۴
۸۲ نتایج شبیه سازی	۳-۴
۸۳ پاسخ ورودی شیب.....	۱-۳-۴
۹۲ پاسخ ورودی سینوسی ساده.....	۲-۳-۴
۹۹ تحلیل استاتیکی و دینامیکی مبدل SAR دو بیت همزمان.....	۳-۳-۴
۱۰۱ محاسبه INL و DNL مبدل ۸ بیتی SAR دو بیت همزمان	۱-۳-۳-۴

۱۰۷..... محاسبه پارامترهای دینامیکی مبدل ۸ بیتی SAR دو بیت همزمان..... ۲-۳-۴

فصل ۵- شبیه‌سازی مداري..... ۱۱۲

۱-۵- مدار نمونه بردار/نگه دارنده ۱۱۲

۲-۵- مقایسه گر ۱۲۲

۳-۵- مالتی پلکسر ۱۲۹

۴-۵- مبدل DAC مبنای چهار ۱۴۳

۵-۵- واحد کنترل لاجیک ۱۴۹

۱-۵-۵- فلیپ فلاپها..... ۱۴۹

۶-۵- بررسی پارامترهای مبدل SAR دو بیت همزمان ۱۵۵

۱-۶-۵- پارامترهای استاتیکی مبدل..... ۱۵۶

۲-۶-۵- پارامترهای دینامیکی مبدل..... ۱۵۷

۳-۶-۵- فرکانس کاری و مصرف توان..... ۱۵۸

فصل ۶- جمع بندی..... ۱۶۲

۱-۶- نتیجه گیری ۱۶۲

۲-۶- در آینده ۱۶۳

فهرست مراجع..... ۱۶۶

ضمائم ۱۶۷

ضمیمه أ. کد استخراج خروجی دیجیتال نهایی..... ۱۶۷

ضمیمه ب. کد محاسبه INL و DNL برای مبدل آنالوگ به دیجیتال N بیتی..... ۱۶۸

ضمیمه ت. کد محاسبه طیف توان و SFDR مبدل ۸ بیتی..... ۱۷۲

فهرست جدول‌ها

صفحه

عنوان

جدول ۱-۳ تبدیل خروجی‌های مقایسه‌گرها به کد باینری	۵۰
جدول ۱-۴ خروجی ۸ بیت دیجیتال مبدل SAR دو بیت همزمان با DAC مبنای چهار به ازای ورودی شیب	۸۷
جدول ۲-۴ خروجی دیجیتال ۸ بیت مبدل SAR دو بیت همزمان با DAC مبنای چهار برای ورودی سینوسی	۹۵
جدول ۱-۵ مقادیر مقاومت‌های بدست آمده برای پیاده سازی DAC مبنای چهار مقاومتی	۱۴۵

فهرست شکل‌ها

صفحه	عنوان
شکل ۱-۱	توزیع ساختارهای مختلف مبدل‌های آنالوگ به دیجیتال بر اساس رزولوشن و سرعت نمونه‌برداری [10]
شکل ۱-۲	مدل سیستمی مبدل دیجیتال به آنالوگ [21]
شکل ۲-۲	نمونه‌برداری با استفاده از سوئیچینگ [17]
شکل ۳-۲	دسته بندی کاربردی مبدل‌های داده از لحاظ سرعت و رزولوشن [19]
شکل ۴-۲	تابع انتقال یک مبدل A/D ایده آل [23]
شکل ۵-۲	مداری برای تحقق نویز کوانتیزاسیون [18]
شکل ۶-۲	مدل مدار ورودی مبدل تقریب متوالی [18]
شکل ۷-۲	خطای آفست در مشخصه انتقال [19]
شکل ۸-۲	خطای گین در مشخصه مبدل A/D [17]
شکل ۹-۲	نمایش خطای بهره و آفست برای یک مبدل D/A [19]
شکل ۱۰-۲	خطای DNL در مبدل A/D [18]
شکل ۱۱-۲	خطای DNL یک مبدل ۱۲ بیتی [18]
شکل ۱۲-۲	خطای INL در مبدل A/D [19]
شکل ۱۳-۲	تعریف SFDR و SNR برای مبدل‌های داده [17]
شکل ۱۴-۲	نمودار مقایسه ای SFDR ، SDR و SNR [19]
شکل ۱۵-۲	برآورد ENOB های متفاوت برای مبدل‌های A/D [23]
شکل ۱۶-۲	گلیچ در خروجی مبدل دیجیتال به آنالوگ [17]
شکل ۱۷-۲	گلیچ بالارونده در خروجی مبدل D/A [22]
شکل ۱۸-۲	گلیچ پایین رونده در خروجی مبدل D/A [22]
شکل ۱۹-۲	نمودار شبیه سازی گلیچ برای مبدل D/A [18]
شکل ۲۰-۲	زمان فرونشست برای خروجی مبدل دیجیتال به آنالوگ [17]
شکل ۲۱-۲	مدار داخلی سویچ های متداول و سویچ فرسایشی سورس [20]
شکل ۲۲-۲	نمودار مشخصه DC سویچ های معمولی و سویچ های فرسایشی جریان [20]
شکل ۲۳-۲	نمونه شکل موج خروجی سویچ معمولی و فرسایشی برای ورودی پله [20]
شکل ۲۴-۲	تاخیر رکود برای یک مبدل Pipeline A/D [21]
شکل ۱-۳	افراز بازه‌ها و زیربازه‌ها در الگوریتم جستجوی باینری معمولی
شکل ۲-۳	افراز بازه‌ها به زیربازه‌های در الگوریتم فضای باینری
شکل ۳-۳	اندیس گذاری الگوریتم جستجوی فضای باینری
شکل ۴-۳	آرایش بیت‌های خروجی دیجیتال مبدل جدید

- شکل ۳-۵ فلوجارت الگوریتم جستجوی فضای باینری ۳۷
- شکل ۳-۶ دیاگرام مبدل متداول SAR [5] ۴۲
- شکل ۳-۷ دیاگرام مبدل SAR دوبیت همزمان با ساختار 3DACs [5] ۴۳
- شکل ۳-۸ بلوک دیاگرام مبدل HSA-ADC [5] ۴۴
- شکل ۳-۹ ساختار پیاده‌سازی مبدل HSA-ADC [5] ۴۵
- شکل ۳-۱۰ دیاگرام ساختار سه مالتی پلکسری [2] ۴۶
- شکل ۳-۱۱ ساختار داخلی بخش کنترل رجیستر و آفست مبدل سه مالتی پلکسری [2] ۴۶
- شکل ۳-۱۲ دیاگرام کلی مبدل SAR دو بیت همزمان پرسرعت [1] ۴۷
- شکل ۳-۱۳ ساختار داخلی شبکه C-net [1] ۴۷
- شکل ۳-۱۴ تصویر سطح چیپ مبدل پرسرعت SAR دوبیت همزمان با ساختار پایه 3DACs [1] ۴۸
- شکل ۳-۱۵ دیاگرام سیستمی مبدل SAR ADC دو بیت همزمان ساختار یک DAC مبنای چهار و یک مالتی پلکسر ۴۹
- شکل ۳-۱۶ دکودر ساده شده تبدیل کد دماسنجی سه بیتی به باینری دو بیتی ۵۰
- شکل ۳-۱۷ دیاگرام داخلی مبدل دیجیتال به آنالوگ مبنای ۴ با رزولوشن $N/2$ ۵۱
- شکل ۳-۱۸ ساختار مبدل DAC مبنای چهار با الگوی وزن‌های متوالی مساوی ۵۳
- شکل ۳-۱۹ ساختار داخلی واحد تولید ولتاژهای مرجع داخلی ۵۵
- شکل ۳-۲۰ دیاگرام داخلی بخش تولید ولتاژهای مرجع با استفاده از بافر کنترل‌شونده با کلاک ۵۷
- شکل ۳-۲۱ نمودار زمانی سیگنال‌های داخلی مبدل آنالوگ به دیجیتال موردنظر ۵۸
- شکل ۳-۲۲ اصلاح زمان آدرس دهی به مالتی پلکسر با استفاده از فلیپ‌فلاپ ورودی ۵۹
- شکل ۳-۲۳ واحد تولید ولتاژهای مرجع با دو بافر آنالوگ ۶۰
- شکل ۳-۲۴ نمودار زمانی خروجی واحد تولید ولتاژهای مرجع اصلاح شده ۶۲
- شکل ۴-۱ مدل کلی مبدل ۸ بیتی SAR متداول ۶۵
- شکل ۴-۲ ساختار داخلی واحد تبدیل کلاک و تولید سیگنال نمونه‌برداری ۶۶
- شکل ۴-۳ نمودار زمانی سیگنال کلاک و سیگنال نمونه‌برداری ۶۶
- شکل ۴-۴ ساختار داخلی مقایسه‌کننده آنالوگ ۶۷
- شکل ۴-۵ واحد کنترل لاجیک مبدل ۸ بیتی SAR متداول ۶۸
- شکل ۴-۶ ساختار داخلی فلبپ‌فلاپ D با پورت SET برای رجیسترهای داخلی ۶۸
- شکل ۴-۷ ساختار داخلی مبدل DAC داخلی برای مبدل SAR متداول ۶۹
- شکل ۴-۸ نمودار زمانی سیگنال‌های شبیه‌سازی مبدل SAR متداول ۸ بیتی ۷۰
- شکل ۴-۹ نمودار زمانی تقریب ورودی نمونه‌برداری شده توسط مبدل ۸ بیتی SAR یک بیت بر کلاک ۷۱
- شکل ۴-۱۰ شمای کلی مبدل آنالوگ به دیجیتال SAR با DAC داخلی مبنای چهار ۷۲
- شکل ۴-۱۱ ساختار داخلی تبدیل‌کننده کلاک مبدل آنالوگ به دیجیتال SAR ۸ بیتی با DAC مبنای چهار ۷۳

- شکل ۴-۱۲ ساختار داخلی واحد مقایسه‌گر مبدل آنالوگ به دیجیتال SAR با DAC مبنای چهار ۷۵
- شکل ۴-۱۳ ساختار داخلی دکودر کد دماسنجی به کد باینری ۷۶
- شکل ۴-۱۴ واحد تولید ولتاژهای مرجع مبدل آنالوگ به دیجیتال ۸ بیتی SAR با DAC مبنای چهار ۷۸
- شکل ۴-۱۵ ساختار مبدل DAC مبنای چهار برای یک مبدل آنالوگ به دیجیتال ۸ بیتی SAR دو بیت همزمان ۷۹
- شکل ۴-۱۶ شبیه‌سازی عدم تطابق المانهای مبدل DAC مبنای چهار ۷۹
- شکل ۴-۱۷ ساختار داخلی واحد عدم تطابق المانهای مبدل DAC مبنای چهار ۸۰
- شکل ۴-۱۸ (الف) مدل سیستمی مالتی‌پلکسر آنالوگ واحد تولید ولتاژهای مرجع (ب) دکودر تبدیل کد باینری به کد one-hot ۸۱
- شکل ۴-۱۹ ساختار داخلی واحد کنترل لاجیک مبدل ۸ بیتی SAR دو بیت همزمان ۸۲
- شکل ۴-۲۰ پاسخ زمانی ورودی شیب مبدل ۸ بیتی SAR دو بیت همزمان ۸۴
- شکل ۴-۲۱ پاسخ زمانی ورودی شیب مبدل ۸ بیتی SAR دو بیت همزمان (بزرگنمایی شده) ۸۵
- شکل ۴-۲۲ نمودار زمانی خروجی دیجیتال مبدل ۸ بیتی SAR دو بیت همزمان ۸۶
- شکل ۴-۲۳ سیگنالهای داخلی واحد مولد ولتاژ مرجع برای ورودی شیب ۸۸
- شکل ۴-۲۴ سیگنالهای داخلی واحد مولد ولتاژ مرجع برای ورودی شیب (بزرگنمایی شده) ۸۹
- شکل ۴-۲۵ ولتاژهای مرجع تولید شده در طول روند تبدیل ورودی شیب ۹۰
- شکل ۴-۲۶ ولتاژهای مرجع تولید شده در طول روند تبدیل ورودی شیب (بزرگنمایی شده) ۹۱
- شکل ۴-۲۷ پاسخ ورودی سینوسی مبدل ۸ بیتی SAR دو بیت همزمان ۹۲
- شکل ۴-۲۸ پاسخ ورودی سینوسی مبدل ۸ بیتی SAR دو بیت همزمان (بزرگنمایی شده) ۹۳
- شکل ۴-۲۹ خروجی دیجیتال مبدل ۸ بیتی SAR دو بیت همزمان به ازای ورودی سینوسی ساده ۹۴
- شکل ۴-۳۰ سیگنالهای داخلی واحد مولد ولتاژهای مرجع برای ورودی سینوسی ساده ۹۶
- شکل ۴-۳۱ سیگنالهای داخلی واحد مولد ولتاژهای مرجع برای ورودی سینوسی ساده (بزرگنمایی شده) ۹۷
- شکل ۴-۳۲ ولتاژهای مرجع تولید شده توسط واحد تولید ولتاژهای مرجع برای ورودی سینوسی ساده ۹۸
- شکل ۴-۳۳ دیاگرام شبیه‌سازی پارامترهای استاتیکی و دینامیکی مبدل ۸ بیتی SAR با DAC مبنای چهار ۱۰۰
- شکل ۴-۳۴ اثر عدم تطابق المانهای مبدل DAC داخلی بر DNL و INL ۱۰۳
- شکل ۴-۳۵ اثر آفست مقایسه‌گرها بر مقدار INL و DNL ۱۰۴
- شکل ۴-۳۶ اثر عدم تطابق المانهای DAC داخلی و اثر آفست بر INL و DNL مبدل ۱۰۴
- شکل ۴-۳۷ مقایسه تغییرات DNL برحسب درصد عدم تطابق تاثیرگذارترین المان DAC داخلی در مبدل ۸ بیتی SAR متداول و مبدل ۸ بیتی SAR دو بیت همزمان موردنظر ۱۰۵
- شکل ۴-۳۸ مقایسه تغییرات INL برحسب درصد عدم تطابق تاثیرگذارترین المان DAC داخلی در مبدل ۸ بیتی SAR متداول و مبدل ۸ بیتی SAR دو بیت همزمان موردنظر ۱۰۶

شکل ۴-۳۹ طیف خروجی مبدل ۸ بیتی SAR دو بیت همزمان با فرکانس ورودی 0.1 برابر فرکانس نمونه برداری ۱۰۷

شکل ۴-۴۰ طیف خروجی مبدل ۸ بیتی SAR دو بیت همزمان با فرکانس ورودی 0.3 برابر فرکانس نمونه برداری ۱۰۸

شکل ۴-۴۱ تبدیل فوریه ۱۳۱۰۷۲ نقطه‌ای از خروجی مبدل ۸ بیتی SAR دو بیت همزمان ۱۰۹

شکل ۴-۴۲ نمودار SFDR خروجی مبدل ۸ بیتی SAR دوبیت همزمان برای فرکانس‌های ورودی مختلف در فرکانس نمونه برداری 50MSample/s ۱۱۱

شکل ۴-۴۳ توان مولفه اول فرکانسی در فرکانس‌های ورودی متفاوت برای فرکانس نمونه برداری 50MS/s ۱۱۱

شکل ۵-۱ مدل کلی یک مدار نمونه بردار/نگهدارنده ۱۱۳

شکل ۵-۲ خروجی نمونه برداری شده برای یک مدار نمونه بردار/نگهدارنده ایده آل ۱۱۳

شکل ۵-۳ مدل نویز kT/C یک مدار نمونه بردار/نگهدارنده ساده ۱۱۴

شکل ۵-۴ مدل مقاومت خازن یک مدار نمونه بردار/نگهدارنده جهت بررسی ثابت زمانی مدار ۱۱۵

شکل ۵-۵ نمونه برداری با ولتاژ گیت ثابت [10] ۱۱۸

شکل ۵-۶ مدار دنبال کننده/نگهدارنده Bootstrap ۱۱۸

شکل ۵-۷ چگونگی عملکرد مدار نمونه بردار/نگهدارنده Bootstrap در حالت (الف) نگه دارنده (ب) نمونه برداری ۱۱۹

شکل ۵-۸ مدار دنبال کننده/نگهدارنده Bootstrap مقارن ۱۲۰

شکل ۵-۹ خروجی مدار دنبال کننده/نگهدارنده Bootstrap در فرکانس نمونه برداری 100MS/s ۱۲۱

شکل ۵-۱۰ خروجی مدار دنبال کننده/نگهدارنده Bootstrap در فرکانس نمونه برداری 100MS/s (بزرگنمایی) ۱۲۱

شکل ۵-۱۱ اختلاف ولتاژ ورودی و خروجی مدار نمونه بردار/نگهدارنده طراحی شده در لحظه شروع نگهداری ۱۲۲

شکل ۵-۱۲ مقایسه گر متداول با تقویت کننده داخلی Folded ۱۲۳

شکل ۵-۱۳ مدل ساده مقایسه گر آنالوگ ترکیبی ۱۲۴

شکل ۵-۱۴ آفست خروجی مقایسه گر ترکیبی ساده ۱۲۵

شکل ۵-۱۵ مقایسه گر ترکیبی تمام بازه ۱۲۶

شکل ۵-۱۶ آفست مقایسه گر ترکیبی تمام بازه ۱۲۷

شکل ۵-۱۷ پاسخ ورودی شیب مدار مقایسه گر ترکیبی تمام بازه برای سه ولتاژ مرجع مختلف ۱۲۸

شکل ۵-۱۸ مقایسه گر ترکیبی تمام بازه با لود اکتیو فیدبک مثبت ۱۲۸

شکل ۵-۱۹ ساختار داخلی مالتی پلکسر ۴ به ۱ با دکودر مستقل ۱۲۹

شکل ۵-۲۰ مالتی پلکسر با ساختار تماما گیت انتقال ۱۳۰

شکل ۵-۲۱ (الف) مدار معادل مقاومتی گیت انتقال در حالت عبور (ب) مدار تست با لود خازنی ۱۳۱

شکل ۵-۲۲ نمودار مشخصه مقاومت گیت انتقال به ازای ورودی $V(in) = VDD$ ۱۳۴

شکل ۵-۲۳ مشخصه مقاومت گیت انتقال بر حسب ولتاژ ورودی گیت و ابعاد ترانزیستورها برای لود خازنی
 ۱۳۶.....

شکل ۵-۲۴ تاثیر اثر بدنه ترانزیستورها بر روی مشخصه مقاومت گیت انتقال برای لود خازنی.....
 ۱۳۹.....

شکل ۵-۲۵ مدار تست مقاومت گیت انتقال برای لود مقاومتی
 ۱۴۰.....

شکل ۵-۲۶ مشخصه مقاومت گیت انتقال بر حسب ولتاژ ورودی گیت و ابعاد ترانزیستورها برای لود
 مقاومتی
 ۱۴۰.....

شکل ۵-۲۷ تطابق مشخصه مقاومت گیت انتقال برای دو لود خازنی و مقاومتی
 ۱۴۱.....

شکل ۵-۲۸ تاثیر اثر بدنه ترانزیستورها بر روی مشخصه مقاومت گیت انتقال برای لود مقاومتی.....
 ۱۴۲.....

شکل ۵-۲۹ تطابق مشخصه مقاومت گیت انتقال برای دو لود خازنی و مقاومتی با حذف اثر بدنه.....
 ۱۴۲.....

شکل ۵-۳۰ مبدل DAC مبنای چهار مقاومتی
 ۱۴۳.....

شکل ۵-۳۱ خروجی مبدل DAC مبنای چهار مقاومتی با مقاومت پایه کوچک
 ۱۴۴.....

شکل ۵-۳۲ خروجی مبدل DAC مبنای چهار مقاومتی با مقاومت پایه بزرگتر
 ۱۴۵.....

شکل ۵-۳۳ خروجی مبدل DAC مقاومتی در فرکانس 100MHz با مقاومت‌های بهینه شده
 ۱۴۶.....

شکل ۵-۳۴ مبدل DAC مبنای چهار خازنی
 ۱۴۷.....

شکل ۵-۳۵ ساختار داخلی DAC مبنای چهار جدید
 ۱۴۸.....

شکل ۵-۳۶ آرایش فلیپ‌فلاپ‌های داخلی واحد کنترل لاجیک
 ۱۴۹.....

شکل ۵-۳۷ فلیپ‌فلاپ پرسرعت نوع D با ساختار دومینولاجیک
 ۱۵۰.....

شکل ۵-۳۸ خطای خروجی فلیپ‌فلاپ‌های نوع D با معماری دومینو در فرکانس (الف) 20MHz (ب)
 200MHz
 ۱۵۱.....

شکل ۵-۳۹ فلیپ‌فلاپ پرسرعت نوع D دیفرانسیلی
 ۱۵۲.....

شکل ۵-۴۰ خروجی فلیپ‌فلاپ نوع D دیفرانسیلی در فرکانس کلاک (الف) 20MHz (ب) 200MHz

 ۱۵۳.....

شکل ۵-۴۱ خروجی واحد کنترل لاجیک مبدل SAR دوبیت همزمان در فرکانس کلاک 300MHz و
 فرکانس نمونه‌برداری 50MS/s
 ۱۵۴.....

شکل ۵-۴۲ خروجی DAC مبنای چهار بر اساس ورودی‌های Step واحد کنترل لاجیک مبدل SAR دو
 بیت همزمان
 ۱۵۵.....

شکل ۵-۴۳ خطای INL و DNL مبدل ۸بیتی SAR دو بیت همزمان شبیه‌سازی شده در تکنولوژی
 ۹۰نانومتر
 ۱۵۶.....

شکل ۵-۴۴ طیف فرکانسی مبدل ۸بیتی SAR دو بیت همزمان شبیه‌سازی شده در تکنولوژی
 ۹۰نانومتر
 ۱۵۷.....

شکل ۵-۴۵ نمودار توزیع مصرف توان بخش‌های مختلف مبدل SAR دو بیت همزمان در فرکانس کلاک
 300MHz و فرکانس نمونه‌برداری 50MS/s
 ۱۵۹.....

شکل ۵-۴۶ نتایج مقایسه مقدار پارامتر FoM ساختار پیشنهادی با ساختارهای مختلف ADC
 ۱۶۱.....

شکل ۶-۱ ساختار معماری کلی مبدل SAR دو بیت همزمان مستقل از رزولوشن خروجی
 ۱۶۳.....

شکل ۲-۶ معماری کلی مبدل SAR دو بیت همزمان تفاضلی ۱۶۴

شکل ۳-۶ پیاده سازی سیستمی مبدل SAR دو بیت همزمان تفاضلی ۱۶۵

فصل ۱ - مقدمه

۱-۱ - پیشگفتار

دنیای الکترونیک مدرن، امروزه به سرعت در حال توسعه و پیشرفت است و این پیشرفت سریع در مسیر خود با چالش‌های بزرگی چون سرعت ادوات، ابعاد کوچک آن و عمر باتری طولانی برای افزایش قابلیت حمل و نقل سیستم‌های الکترونیکی روبروست. واضح است که بدست آمدن بازدهی و سرعت بالا به ازای مصرف توان بیشتر سیستم‌ها بدست می‌آید که این انرژی مصرفی بیشتر از باتری‌ها تامین خواهد شد، بنابراین عمر باتری‌ها با توجه به محدود بودن میزان انرژی آنها کاهش خواهد یافت که در نتیجه آن قابلیت حمل و نقل سیستم موردنظر برای مدت زمان بیشتر نیز کاهش می‌یابد. بنابراین، طراحان سیستم‌های الکترونیکی به دنبال ایده‌هایی خواهند بود که همزمان با داشتن بازدهی و سرعت پردازش بالا، در عین حال مصرف توان کمتری نیز داشته باشند و با ابعاد مداری کمتر و عمر باتری بیشتر قابلیت حمل و نقل پذیری آن‌ها نیز افزایش بیابد.

طراحی دیجیتال و آنالوگ، نهایتاً در نقطه‌ای مشترک محدود خواهند شد و آن طراحی و پیاده سازی مبدل‌های داده^۱ ای است که در عین داشتن سرعت پردازش و نرخ داده^۲ خروجی بالا، رزولوشن^۳ و دقت بالایی را در تبدیل دو فضای آنالوگ و دیجیتال به یکدیگر پشتیبانی کنند و در کنار این دو پارامتر مهم، مصرف توان کمتر و ابعاد و پیچیدگی مداری کمتری را نیز داشته باشند.

یکی از مهمترین و پرکاربردترین مبدل‌های داده، مبدل آنالوگ به دیجیتال^۴ است. مبدل آنالوگ به دیجیتال، دروازه ورودی سیستم‌های دیجیتال به دنیای آنالوگ است و در حقیقت، چشم بینای سیستم‌های دیجیتال، مبدل آنالوگ به دیجیتال ورودی آن است. دقت رزولوشن بالاتر و نرخ داده پردازش شده توسط مبدل، باعث درک دقیق‌تر و در عین حال سریعتر سیستم‌های دیجیتال از محیط‌های آنالوگ پیرامونی می‌شود. اما از طرفی، افزایش سرعت مبدل با مقدار رزولوشن خروجی آن در تقابل است. رزولوشن‌های بالاتر، نیازمند ساختارهای گسترده‌تر و پیچیده‌تری است و همین امر سبب می‌شود که سرعت عملکردی مبدل نیز پایین بیاید. بنابراین یکی از چالش‌های اصلی پیش روی طراحان، بدست آوردن بیشترین بازده و سرعت در عین حفظ دقت مبدل است.

¹ Data Converters


² Data Rate

³ Resolution

⁴ Analog to Digital Converters (A/D or ADC)

۲-۱- هدف از انتخاب موضوع

تاکنون، ایده‌های متفاوتی برای پیاده سازی معماری مبدل‌های آنالوگ به دیجیتال مطرح شده است. برخی از این ساختار با تمرکز بر کاربردهای پرسرعت مبدل‌ها، پیشنهاد شده اند چرا که پیچیدگی‌های زیاد آنها و گستردگی مدارهایشان، استفاده از آنها را در کاربردهای با رزولوشن بالاتر محدود می‌سازد. برخی دیگر از ساختارها، صرفاً برای کاربردهایی پیشنهاد می‌شوند که در آنها دقت مبدل از درجه اهمیت بیشتری برخوردار است در نتیجه چندان ترجیحی بر فرکانس کاری و سرعت مبدل ندارند. در کنار این ساختارها، معماری‌هایی نیز پیشنهاد می‌شوند که در کنار دقت بالا، سرعت مطلوبی را نیز پشتیبانی خواهند کرد. شکل ۱-۱ نمودار توزیع کاربرد ساختارهای متداول مبدل‌های آنالوگ به دیجیتال را بر اساس قدرت تفکیکشان و نیز سرعت مبدل‌ها نشان می‌دهد.



شکل ۱-۱ توزیع ساختارهای مختلف مبدل‌های آنالوگ به دیجیتال بر اساس رزولوشن و سرعت نمونه‌برداری [10]

تاکنون برای کاربردهای پرسرعت ADC ایده‌های مختلفی ارائه شده است که هر کدام در کنار مزیت‌هایی، معایبی نیز داشته‌اند که کاربرد آنها را با محدودیت مواجه کرده است. شکل ۱-۱ نشان می‌دهد که یکی از سریعترین مبدل‌های آنالوگ به دیجیتال که طیف وسیعی از فرکانس نمونه‌برداری ورودی را شامل می‌شود، مبدل‌های خانواده فلش یا Flash ADC هستند. برای اساس ساختار مبدل‌های فلش، عمل تبدیل ورودی آنالوگ به خروجی دیجیتال تنها در یک کلاک انجام می‌شود که سریعترین سرعت تبدیل ممکن است؛ اما این مبدل‌ها برای انجام تبدیل با چنین سرعتی، نیاز به حداقل $2^N - 1$ مقایسه‌گر آنالوگ

دارند که به طور همزمان عمل مقایسه و تبدیل را برای تمام 2^N حالت ممکن ورودی انجام دهند. همین مساله سبب می‌شود، که در رزولوشن‌های بالاتر از ۸ بیت، ساختار مبدل بسیار بزرگ شود و از طرفی مصرف توان مبدل نیز با نسبت 2^N افزایش یابد. بنابراین استفاده از ساختارهای خانواده فلش در کاربردهای با رزولوشن بالاتر از ۸ بیت مقرون به صرفه نیست.

برای حذف اثر نمایی رزولوشن خروجی بر سطح چپ و توان مصرفی مبدل‌های خانواده فلش، ایده استفاده از مبدل‌های دو مرحله‌ای^۱ [3] و نیز مبدل‌های خط لوله‌ای^۲ [4] مطرح می‌شود. مبدل آنالوگ به دیجیتال دو مرحله در خانواده مبدل‌های فلش دسته بندی می‌شود. این مبدل شامل دو مبدل داخلی Coarse ADC و Fine ADC است که عمل تبدیل ورودی آنالوگ به خروجی دیجیتال را در دو مرحله انجام می‌دهد که در نتیجه آن تعداد مقایسه‌گرهای بکار رفته در آن به $2^{(N/2+1)}$ مقایسه‌گر [1] کاهش می‌یابد.

مبدل‌های خط لوله‌ای گونه‌ی دیگر از مبدل‌های خانواده فلش هستند که تعداد مقایسه‌گرهای بکار رفته در آن به یک مقایسه‌گر به ازای هر رزولوشن خروجی کاهش یافته است و یا به عبارتی یک مبدل آنالوگ به دیجیتال خط لوله‌ای N بیتی، تنها به N مقایسه‌گر آنالوگ داخلی نیازمند است. بنابراین سطح چپ بسیار کوچکتری نسبت به سایر مبدل‌های خانواده فلش خواهد داشت و انتخاب مناسبی برای کاربردهای با سرعت بالا و نیز رزولوشن ورودی بالاست. اما با این حال، مبدل‌های خط لوله‌ای در ساختار خود از تقویت‌کنندگی کاهشی میان طبقاتی^۳ استفاده می‌کنند و همین امر سبب محدود سرعت آنها و نیز افزایش قابل ملاحظه مصرف توانشان می‌شود. از طرفی استفاده از الگوی تقویت‌کنندگی کاهشی حلقه-باز^۴ نیاز به حلقه کالیبراسیون اضافی دارد [11] که همین امر سبب افزایش پیچیدگی مبدل و توان مصرفی بیشتر آن می‌شود [10].

مبدل‌های تقریب متوالی^۵ یا به عبارتی دیگر SAR ADC یکی از متداول‌ترین انتخاب‌ها برای کاربردهای با سرعت نمونه‌برداری میانی و قدرت تفکیک بالاست. این مبدل‌ها در ساختار خود تنها از یک مقایسه‌گر آنالوگ استفاده می‌کنند، بنابراین، علاوه بر مصرف توان بسیار کمتر از سایر مبدل‌های خانواده فلش، برای رزولوشن‌های بالاتر، ابعاد مداری بسیار کوچکتری خواهد داشت؛ بنابراین با توجه به این دو

¹ Two steps ADCs

² Pipeline ADCs

³ Inter-stage residue amplification

⁴ Open-loop residue amplification

⁵ Successive approximation ADCs

پارامتر ساختار SAR گزینه بسیار مناسبی برای طراحی مبدل‌های آنالوگ به دیجیتال خواهد بود. اما یکی از عمده‌ترین مشکلات مبدل‌های تقریب متوالی، سرعت تبدیل پایین آنهاست.

مبدل‌های تقریب متوالی به دلیل استفاده از الگوریتم جستجوی باینری^۱، برای هر مرحله تبدیل به N کلاک برای N بیت رزولوشن خروجی نیاز خواهند داشت. بنابراین، سرعت تبدیل آنها $1/N$ سرعت تبدیل مبدل‌های فلش خواهد شد، اما از طرفی با توجه به رشد نمایی مصرف توان و ابعاد مدار در مبدل‌های خانواده فلش، مصرف توان و ابعاد مداری مبدل‌های خانواده SAR نیز تقریباً $1/2^N$ برابر ساختارهای فلش خواهد شد. بنابراین، طراحان الکترونیک، سعی بر آن خواهند داشت تا با غلبه بر مشکل سرعت پایین تبدیل در مبدل‌های تقریب متوالی، از ویژگی مصرف توان بسیار پایین آنها و نیز ابعاد بسیار کوچک آنها استفاده کنند.

تاکنون ایده‌هایی برای افزایش سرعت مبدل‌های SAR مطرح شده است که بیشتر تمرکز آنها بر بهینه‌سازی سرعت المان‌های داخلی مبدل و ظرفیت کلاک‌زنی بالاتر بوده است اما روش‌های کمی بوده اند که بر بهبود الگوریتم و ساختار معماری این مبدل‌ها تمرکز کرده باشند که به طور مثال می‌توان به الگوریتم جستجوی مبنای 3^6 [6]، لایه گذاری زمانی^۲ [8]، جستجوی باینری به همراه افزونگی^۳ [9]، جستجوی باینری آسنکرون^۴ [7] و الگوریتم دو بیت همزمان^۵ [5] اشاره کرد. مشکل عمده اغلب این طراحی‌ها، ابعاد بزرگ و پیچیده‌تر شدن ساختارهای آنها در قیاس با ساختار مبدل‌های SAR متداول است که عملاً کاربرد آنها را بی‌فایده می‌کند.

در این گزارش، با تغییر در الگوریتم دو بیت همزمان و بهبود آن، علاوه بر افزایش دو برابری سرعت مبدل SAR، ساختار پیشنهادی، تا حد زیادی نسبت به ساختارهای دیگر این الگوریتم، از پیچیدگی کمتری برخوردار باشد و نیز مصرف توان کمتری داشته باشد. در ساختار پیشنهادی تنها از یک DAC مبنای چهار با رزولوشن نصف رزولوشن خروجی مبدل SAR استفاده شده است. از طرفی به ازای همه رزولوشن‌های خروجی مبدل، تنها از سه مقایسه‌گر آنالوگ استفاده شود و ابعاد مداری واحد تولید ولتاژهای مرجع آن نیز مستقل از رزولوشن باشد. بنابراین، ساختار پیشنهادی، در فرکانس‌های دو برابر فرکانس نمونه‌برداری مبدل‌های SAR متداول و در رزولوشن‌های دو برابر رزولوشن خروجی این مبدل‌ها، قابل استفاده است.

¹ Binary Search Algorithm

² Time-Interleaving

³ Binary Search with Redundancy

⁴ Asynchronous Binary Search

⁵ 2-bit/step Algorithm