



139-8

AA.VK



دانشگاه تربیت مدرس

دانشگاه تربیت مدرس

دانشکده برق

گروه الکترونیک

پایان نامه کارشناسی ارشد

مدل سازی و استفاده از روش‌های محاسبات ذهنی تراختنبرگ در مدارهای
محاسباتی دیجیتال

نگارش

محسن حسنوند عموزاده

استاد راهنما

دکتر محمد باقر غزنوی قوشچی

۱۳۸۶ / ۰۱ / ۲۲

دی ۱۳۸۶

۸۹.۷۵



بسم الله الرحمن الرحيم

تاییدیه اعضای هیات داوران حاضر در جلسه دفاع از پایان

آقای محسن حسنوند عموزاده پایان نامه ۹ واحدی خود را با عنوان مدلسازی و استفاده از روش‌های محاسبات ذهنی تراختبرگ در مدارهای محاسباتی و دیجیتال در

تاریخ ۱۳۸۶/۱۰/۲ ارائه کردند.

اعضای هیات داوران نسخه نهایی این پایان نامه را از نظر فرم و محتوا تایید کرده و پذیرش آنرا برای تکمیل درجه کارشناسی ارشد مهندسی برق - الکترونیک پیشنهاد می‌کنند.

ردیف	نام و نام خانوادگی	رتبه علمی	صתום میات داوران
۱	دکتر محمد باقر غزنوی	استاد دیار	استاد راهنمای قوشچی
۲	دکتر عبدالرضا نبوی لبیشی	دانشیار	استاد مشاور
۳	دکتر نصرالله مقدم چرکری	استاد دیار	استاد ناظر
۴	دکتر امیر حسین جهانگیر	دانشیار	استاد ناظر
۵	دکتر نصرالله مقدم چرکری	استاد دیار	مدیر گروه (یا نماینده گروه تخصصی)

۹۹۰۷۵



آیین نامه چاپ پایان نامه (رساله) های دانشجویان دانشگاه تربیت مدرس

نظر به اینکه چاپ و انتشار پایان نامه (رساله) های تحصیلی دانشجویان دانشگاه تربیت مدرس، مبین بخشی از عالیتهای علمی - پژوهشی دانشگاه است بنابراین به منظور آگاهی و رعایت حقوق دانشگاه، دانش آموختگان این دانشگاه نسبت به رعایت موارد ذیل متعهد می شوند:

ماده ۱: در صورت اقدام به چاپ پایان نامه (رساله) های خود، مراتب را قبلاً به طور کتبی به «دفتر نشر آثار علمی» دانشگاه اطلاع دهد.

ماده ۲: در صفحه سوم کتاب (پس از برگ شناسنامه) عبارت ذیل را چاپ کند:
«کتاب حاضر، حاصل پایان نامه کارشناسی ارشد / رساله دکتری نگارنده در رشته السرمه است که در سال ۸۴ در دانشکده عُلَيْ دانشگاه تربیت مدرس به راهنمایی سرکار خانم/جناب آقای دکتر هُرْنُرْجَا، مشاوره سرکار خانم/جناب آقای دکتر هُبُوْرِی و مشاوره سرکار خانم/جناب آقای دکتر از آن دفاع شده است.»

ماده ۳: به منظور جبران بخشی از هزینه های انتشارات دانشگاه، تعداد یک درصد شمارگان کتاب (در هر نوبت چاپ) را به «دفتر نشر آثار علمی» دانشگاه اهدا کند. دانشگاه می تواند مازاد نیاز خود را به نفع مرکز نشر درعرض فروش قرار دهد.

ماده ۴: در صورت عدم رعایت ماده ۳، ۵۰٪ بهای شمارگان چاپ شده را به عنوان خسارت به دانشگاه تربیت مدرس، تأديه کند.

ماده ۵: دانشجو تعهد و قبول می کند در صورت خودداری از پرداخت بهای خسارت، دانشگاه می تواند خسارت مذکور را از طریق مراجع قضایی مطالبه وصول کند؛ به علاوه به دانشگاه حق می دهد به منظور استیفای حقوق خود، از طریق دادگاه، معادل وجه مذکور در ماده ۴ را از محل توقيف کتابهای عرضه شده نگارنده پرای فروش، تامین نماید.

ماده ۶: اینجانب مسنون حسنه مخواه دانشجوی رشته السرمه مقطع کارشناسی ارشد

تعهد فوق وضمانت اجرایی آن را قبول کرده، به آن ملتزم می شوم.

نام و نام خانوادگی:

تاریخ و امضای:

دستورالعمل حق مالکیت مادی و معنوی در مورد نتایج پژوهش‌های علمی دانشگاه تربیت مدرس

مقدمه: با عنایت به سیاست‌های پژوهشی دانشگاه در راستای تحقق عدالت و کرامت انسانها که لازمه شکوفایی علمی و فنی است و رعایت حقوق مادی و معنوی دانشگاه و پژوهشگران، لازم است اعضا هیات علمی، دانشجویان، دانش آموختگان و دیگر همکاران طرح، در مورد نتایج پژوهش‌های علمی که تحت عنوان پایان‌نامه، رساله و طرح‌های تحقیقاتی که با هماهنگی دانشگاه انجام شده است، موارد ذیل را رعایت نمایند:

ماده ۱- حقوق مادی و معنوی پایان نامه‌ها / رساله‌های مصوب دانشگاه متعلق به دانشگاه است و هرگونه بهره‌برداری از آن باید با ذکر نام دانشگاه و رعایت آیین‌نامه‌ها و دستورالعمل‌های مصوب دانشگاه باشد.

ماده ۲- انتشار مقاله یا مقالات مستخرج از پایان نامه / رساله به صورت چاپ در نشریات علمی و یا ارائه در مجامع علمی باید به نام دانشگاه بوده و استاد راهنما مسئول مکاتبات مقاله باشد. تبصره: در مقالاتی که پس از دانش آموختگی بصورت ترکیبی از اطلاعات جدید و نتایج حاصل از پایان‌نامه / رساله نیز منتشر می‌شود نیز باید نام دانشگاه درج شود.

ماده ۳- انتشار کتاب حاصل از نتایج پایان نامه / رساله و تمامی طرح‌های تحقیقاتی دانشگاه باید با مجوز کتبی صادره از طریق حوزه پژوهشی دانشگاه و بر اساس آئین نامه‌های مصوب انجام می‌شود.

ماده ۴- ثبت اختراع و تدوین دانش فنی و یا ارائه در جشنواره‌های ملی، منطقه‌ای و بین‌المللی که حاصل نتایج مستخرج از پایان نامه / رساله و تمامی طرح‌های تحقیقاتی دانشگاه باید با هماهنگی استاد راهنما یا مجری طرح از طریق حوزه پژوهشی دانشگاه انجام گیرد.

ماده ۵- این دستورالعمل در ۵ ماده و یک تبصره در تاریخ ۱۳۸۴/۴/۲۵ در شورای پژوهشی دانشگاه به تصویب رسیده و از تاریخ تصویب لازم الاجرا است و هرگونه تخلف از مفاد این دستورالعمل، از طریق مراجع قانونی قابل پیگیری می‌شود.

نام و نام خانوادگی

امضاء

تھلکیم بے خانوادہ ام

تقدیر و تشکر

سپاس او را که هیچگاه بندهاش را فراموش نکرد هرگاه خود را تنها یافت او را بسیار نزدیک دید و آنگاه که او را صدا زد سریعتر از هر جوابی پاسخ شنید.

با تشکر از تمام دوستان و یارانی که در تمامی مراحل مرا یاریگر بودند.

با سپاس از تمامی استادی گروه الکترونیک که افتخار شاگردی در محضر ایشان نصیبم گردید. و با سپاس ویژه از دکتر غزنوی که در تمامی مراحل پایان نامه از ابتدا تا پایان از راهنمایی‌های ایشان بپرهمند بودم. و با تشکر از دکتر نبوی که در سمت استاد، استاد مشاور و ریاست محترم گروه از کلابس درس و راهنمایی‌های ایشان بپرهمند گردیدم.

زبان و قلم را یارای تشکر و سپاس از این عزیزان نیست. از یگانه منان برای این عزیزان بهترین آرزوها را آرزومندم.

چکیده

در این پایان نامه یکی از روش‌های سریع ذهنی عملیات ریاضی به نام روش سریع محاسبات ذهنی تراختنبرگ بررسی و پیاده‌سازی شده است. هدف از انجام این تحقیق بررسی و امکان سنجی پیاده‌سازی این روش در عملیات ریاضی پایه جمع و ضرب و بررسی میزان کارایی آن در مدارات منطقی است.

در این پژوهش، ابتدا روش جمع ذهنی تراختنبرگ مورد بررسی قرار گرفته و سپس در الگوریتم این روش جهت پیاده‌سازی در مدارت منطقی تغییراتی داده شد و آرایش جدیدی از جمع کننده‌ها معرفی گردید. در مبحث نظری این نوع جمع، مبانی ریاضی و حداقل اعداد قابل جمع مورد بررسی قرار گرفته و در مبحث عملی؛ ساختار، روش پیاده‌سازی، میزان تاخیر و پیچیدگی ساخت افزار بر حسب گیت واحد بررسی و محاسبه گردیده است. جهت بررسی عملکرد و شبیه‌سازی کد Verilog-HDL قابل سنتز ارایه و شبیه‌سازی عملکرد این آرایش جدید توسط ابزارهای شبیه‌سازی انجام گردید. نتایج میزان سخت‌افزار و تاخیر این جمع کننده بر حسب گیت واحد با سایر جمع کننده‌ها مقایسه و نشان داده شد که این جمع کننده یکی از سریعترین جمع کننده‌های سری می‌باشد.

در قسمت دوم این پایان نامه، روش ضرب ذهنی تراختنبرگ مورد بررسی قرار گرفت که با کمک روش جمع تراختنبرگ یک آرایش جدید ضرب کننده ارایه شد. این آرایش در پیاده‌سازی به دو ساختار مختلف منتج گردید که میزان سخت افزار و تاخیر این دو ساختار بررسی و مزایا و معایب هر دو ساختار بررسی شد. در ادامه هر دو ساختار جهت بررسی عملکرد و شبیه‌سازی توسط Verilog-HDL پیاده‌سازی شده و شبیه‌سازی عملکرد و سنتز این آرایش جدید انجام گردید. از مهمترین مزایای این ضرب کننده می‌توان به مستقل و ثابت بودن تعداد دفعات تکرار^۱ از طول بیت ورودی و استفاده کمتر از حافظه نسبت به روش ROM اشاره کرد.

کلمات کلیدی: جمع کننده تراختنبرگ، ضرب کننده تراختنبرگ، جمع کننده ترتیبی، جمع کننده سریع، ضرب کننده ترتیبی، جمع کننده چند عملوندی، روش‌های سریع تراختنبرگ در ریاضی.

فهرست مطالب

۱	چکیده
۱	۱- مقدمه
۱	۱-۱ کار حاضر
۲	۱-۲ نمای کلی پایان نامه
۴	فصل دوم
۴	۲ مبانی مقایسه الگوریتم ها و اصول و ساختار جمع کننده ها
۴	۴-۱ انواع مدلها و معیارهای تخمین سطح و تأخیر
۴	۴-۱-۱ مدل های سطح
۶	۴-۱-۲ مدل تخمین سطح
۶	۴-۱-۳ مدل سازی تأخیر
۷	۴-۱-۴ مدل های ممکن جهت تخمین تأخیر
۸	۲-۲ اصول و ساختار جمع کننده ها
۹	۱-۲-۲ انواع جمع کننده ها
۱۴	۲-۲-۲ الگوریتم های پیشوندی
۱۹	۳-۲-۲ تکنیک های پایه بالا بردن سرعت در جمع کننده ها
۲۷	۴-۲-۲ جمع کننده های ترتیبی
۲۸	۳-۲ مقایسه بر مبنای سطح و تأخیر گیت واحد
۳۰	۴-۲ جمع کننده های با چندین عملوند
۳۰	۱-۴-۲ جمع کننده های آرایه ای
۳۲	۲-۴-۲ فشرده سازه ها ($m, 2$)
۳۳	۳-۴-۲ جمع کننده های درختی
۳۵	فصل سوم
۳۵	۳- عملیات جمع به روش تراختنبرگ
۳۵	۳-۱ روش جمع ذهنی تراختنبرگ
۳۷	۳-۱-۱ مبانی ریاضی و حالت های ممکن
۴۲	۳-۱-۲ امتحان جواب در روش جمع تراختنبرگ
۴۴	۳-۳ بررسی روش جمع تراختنبرگ جهت پیاده سازی در مدارات منطقی
۴۴	۳-۳-۱ اصلاح روش تراختنبرگ جهت پیاده سازی در سخت افزار
۴۵	۳-۳-۲ پیاده سازی سخت افزاری

۴۵	۱-۴-۳ اصول و تعاریف خطوله
۴۹	۲-۴-۳ واحدهای تشکیل دهنده جمع کننده
۵۱	۳-۴-۳ حداقل اعداد قابل جمع بدون سریز در شمارنده
۵۱	۴-۴-۳ محاسبه اندازه بلوكها و تاخیر
۵۷	۴-۴-۳ تأثیر تاخیر رجیسترها
۵۸	۵-۳ میزان پیچیدگی سخت افزار
۵۸	۱-۵-۳ جمع کنندها
۵۸	۲-۵-۳ رجیسترها
۵۹	۳-۵-۳ شمارندها
۵۹	۴-۵-۳ میزان کل سخت افزار
۶۱	۶-۳ شبیه‌سازی سخت افزار با Verilog-HDL
۶۱	۱-۶-۳ زمان بندی
۶۲	۲-۶-۳ پیاده‌سازی سخت افزار و نتایج شبیه‌سازی
۶۴	۷-۳ نتیجه گیری
۶۴	۱-۷-۳ میزان تاخیر
۶۵	۲-۷-۳ اثر Fan-out
۶۵	۳-۷-۳ اثر منظم بودن ساختار
۶۶	۴-۷-۳ سویچینگ ناخواسته
۷۴	فصل چهارم
۷۴	۴- ضرب
۷۴	۱- مقدمه
۷۵	۲-۴ ضرب باینری بدون علامت
۷۶	۱-۲-۴ ضرب کنندهای آرایه نگهداشت سریز(CSAM)
۷۷	۲-۲-۴ ضرب کنندهای درختی
۸۳	۳-۴ الگوریتم بوث
۸۶	۴-۴ استفاده از ROM برای تولید حاصل ضرب‌های جزئی
۸۷	۴-۵ روش جمع و شیفت
۸۹	فصل پنجم
۸۹	۵- عملیات ضرب به روش تراختبرگ
۸۹	۱-۵ الگوریتم‌های تراختبرگ برای ضرب اعداد در عددهای یک رقمی
۸۹	۱-۱-۵ ضرب اعداد در عدد ۹

۹۱	۲-۱-۵ ضرب اعداد در عدد
۹۳	۳-۱-۵ ضرب اعداد در عدد
۹۴	۴-۱-۵ ضرب اعداد در عدد
۹۵	۵-۱-۵ ضرب اعداد در عدد
۹۷	۶-۱-۵ ضرب اعداد در عدد
۹۸	۷-۱-۵ ضرب اعداد در عدد
۱۰۰	۸-۱-۵ ضرب اعداد در عدد
۱۰۰	۲-۵ معایب این روش جهت پیاده‌سازی
۱۰۲	۳-۵ استفاده از جمع کننده‌ی تراختنبرگ جهت عملیات ضرب
۱۰۳	۴-۵ بلوک‌های تشکیل دهنده
۱۰۳	۱-۴-۵ تولید ضرب‌های جزیی
۱۰۴	۲-۴-۵ بلوک حافظه
۱۰۵	۳-۴-۵ بلوک کاهش
۱۰۶	۴-۴-۵ بلوک جمع کننده‌ی نهایی
۱۰۶	۵-۴-۵ بلوک‌های واسطه
۱۰۷	۵-۵ معیار انتخاب β
۱۰۸	۶-۵ بررسی میزان پیچیدگی سخت افزار
۱۰۸	۱-۶-۵ میزان پیچیدگی سخت افزار در بلوک تولید ضرب جزیی
۱۰۸	۲-۶-۵ پیچیدگی سخت افزار بلوک حافظه
۱۰۸	۳-۶-۵ جمع کننده‌ی کاهش
۱۰۹	۴-۶-۵ جمع کننده‌ی نهایی
۱۰۹	۵-۶-۵ مدارات واسط
۱۱۰	۷-۵ بررسی میزان تاخیر
۱۱۲	۸-۵ پیاده‌سازی سخت افزاری و نتایج شبیه‌سازی
۱۱۳	۹-۵ مزایای استفاده از جمع کننده‌ی تراختنبرگ جهت عملیات ضرب
۱۱۵	فصل ششم
۱۱۵	۶- نتیجه‌گیری و پیشنهادات
۱۱۵	۱-۶ نتیجه‌گیری
۱۱۵	۲-۶ پیشنهادات
۱۱۷	مراجع
۱	پیوست ۱

واژه نامه انگلیسی به فارسی

پیوست ۲

واژه نامه فارسی به انگلیسی

فهرست شکل‌ها

شکل ۱-۲	نمایی کلی از ساختارهای مختلف جمع کننده‌ها	۹
شکل ۲-۲	پیاده‌سازی جمع کننده کامل	۱۲
شکل ۳-۲	نمایش اپراتورهای باینری در گراف	۱۶
شکل ۴-۲	جمع کننده ریپل سریز	۲۰
شکل ۵-۲	جمع کننده ۱۶ بیتی پرش سریز (b) بلوک دیاگرام جمع کننده پرش سریز	۲۳
شکل ۶-۲	جمع کننده انتخاب سریز	۲۴
شکل ۷-۲	جمع کننده افزایش سریز	۲۶
شکل ۸-۲	چندین سطح ساده سازی انتخاب سریز	۲۷
شکل ۹-۲	ساختار جمع کننده جمع شرطی	۲۷
شکل ۱۰-۲	(a) جمع کننده سریال ترتیبی (b) جمع کننده ترتیبی با چند عملوند	۲۸
شکل ۱۱-۲	یک آرایه جمع کننده با ۴ عملوند با جمع کننده انتشار سریز	۳۱
شکل ۱۲-۲	یک آرایه جمع کننده با ۴ عملوند با جمع کننده حفظ سریز	۳۱
شکل ۱۳-۲	یک ساختار عملی برای جمع کننده‌ها با چندین عملوند	۳۲
شکل ۱۴-۲ a	(a) یک جمع کننده چهار عملوند با استفاده از فشرده ساز ۴,۲	۳۴
شکل ۱۴-۲ b	(b) یک جمع کننده درختی [۴:۲] برای $m=16$	۳۴
شکل ۱-۳	شمای کلی روش جمع تراختنبرگ	۳۵
شکل ۲-۳	ساختار جمع در روش تراختنبرگ	۳۸
شکل ۳-۳	ساختار جمع تراختنبرگ در حالت امکان سریز در رقم نشانه‌ها	۴۰
شکل ۴-۳	یک بلوک از اولین مرحله‌ی جمع کننده	۴۸
شکل ۵-۳	شماتیک کلی از طرح جمع کننده	۴۹
شکل ۶-۳	بلوک دیاگرام شمارنده‌ها	۵۰
شکل ۷-۳	منحنی تاخیر بر حسب تعداد بیت	۵۵
شکل ۸-۳	منحنی مقایسه تاخیر در روش‌های مختلف در مقیاس نیمه لگاریتمی	۵۶
شکل ۹-۳	منحنی سطح بر حسب گیت واحد نسبت به طول بیت عدد ورودی برای جمع کننده‌های مختلف	۶۱
شکل ۱۰-۳	شماتیک HDL جمع کننده تراختنبرگ	۶۳
شکل ۱۱-۳	نتیجه شبیه سازی در محیط VCS	۶۴
شکل ۱۲-۳	نمای RTL	۶۴
شکل ۱۳-۳	شماتیک یک بلوک از جمع کننده	۶۶
شکل ۱۴-۳	یک جمع کننده‌ی RCA	۶۸

..... ۶۸	شکل ۱۵-۳ مسیرهای تاخیر در یک جمع کننده
..... ۶۹	شکل ۱۶-۳ یک جمع کننده‌ی کامل با استفاده از دو نیم جمع کننده
..... ۷۲	شکل ۱۷-۳ نتایج شبیه سازی سویچینگ ناخواسته در یک بلوک جمع کننده‌ی TA
..... ۷۳	شکل ۱۸-۳ نتایج شبیه سازی سویچینگ ناخواسته در یک بلوک جمع کننده‌ی RCA
..... ۷۵	شکل ۱-۴ ماتریس ضرب 4×4 بیت در 4×4 بیت
..... ۷۷	شکل ۲-۴ یک ضرب کننده‌ی 4×4 بیتی CSAM و یک سلول MFA
..... ۷۹	شکل ۳-۴ الف) شکل اصلی ماتریس ضرب b) شکل دوباره منظم شده ماتریس ضرب 4×4
..... ۸۰	شکل ۴-۴ دیاگرام نقطه‌ای ضرب 4×4 درخت والاس
..... ۸۱	شکل ۴-۵ دیاگرام نقطه‌ای ضرب کننده‌ی دادا
..... ۸۳	شکل ۴-۶ دیاگرام نقطه‌ای ضرب کننده‌ی 4×4 بیتی به روش RA
..... ۸۶	شکل ۷-۴ پیاده‌سازی ضرب 8×8 با استفاده از چهار ROM 256×8
..... ۸۷	شکل ۸-۴ استفاده از ROM برای آرایه‌های متفاوت ضرب تا 64×64 بیت
..... ۸۸	شکل ۹-۴ شماتیک کلی ضرب کننده جمع وشیفت
..... ۱۰۲	شکل ۱-۵ ساختار کلی ضرب کننده‌ی تراختنبرگ
..... ۱۰۳	شکل ۲-۵ بلوک دیاگرام ضرب کننده تراختنبرگ با جزئیات بیشتر
..... ۱۰۶	شکل ۳-۵ پیاده‌سازی مرحله کاهش با استفاده از جمع کننده تراختنبرگ
..... ۱۱۲	شکل ۴-۵ بلوک دیاگرام کد Verilog-HDL
..... ۱۱۳	شکل ۵-۵ نتیجه شبیه سازی برای ورودی‌های ۳۲ بیتی
..... ۱۱۳	شکل ۶-۵ نمای RTL از ضرب کننده تراختنبرگ برای ورودی‌های ۸ بیتی

فهرست جدول‌ها

جدول ۱-۲ میزان تاخیر در جمع کننده‌های مختلف.....	۲۹
جدول ۲-۲ میزان سخت افزار در جمع کننده‌های مختلف.....	۲۹
جدول ۳-۱ میزان تاخیر به ازای طول بیت‌های متفاوت.....	۵۴
جدول ۳-۲ طول عدد ورودی در حالت بهینه شده برای تاخیر.....	۵۴
جدول ۳-۳ مقایسه تاخیر جمع کننده با یکدیگر.....	۵۷
جدول ۳-۴ میزان سخت افزار به ازای اعداد با طول بیت‌های متفاوت.....	۶۰
جدول ۳-۵ میزان سخت افزار در جمع کننده‌های مختلف.....	۶۰
جدول ۴-۱ کد کننده ۲ بیت با چک کردن ۳ بیت در الگوریتم بوث اصلاح شده.....	۸۴
جدول ۴-۲ نتیجه محاسبه ضرب X در مقدار Y	۸۵
جدول ۴-۳ مقایسه تاثیر β در تعداد دفعات تکرار و سخت افزار حافظه	۱۰۷

۱- مقدمه

در این فصل به بیان انگیزه و ضرورت این پژوهش پرداخته شده و خلاصه‌ای از پایان نامه حاضر و ساختار هر فصل بصورت کلی بیان شده است.

۱-۱ کار حاضر

امروزه با پیشرفت الکترونیک، دنیای دیجیتال جز جدا ناشدنی زندگی بشر امروزی شده است. پردازش سیگنال‌های دیجیتال در عصر حاضر پیشرفت سریعی داشته و با ارزان شدن ساخت قطعات نیمه‌هادی، پردازش سیگنال وارد زندگی روزمره انسان شده است. قسمت اعظم پردازش سیگنال‌های دیجیتال نظیر FFT، فیلتر کردن و.... شامل محاسبات طولانی ریاضی نظیر جمع و ضرب‌های مکرر می‌باشد. برای مثال برای محاسبه مستقیم یک DFT، N نقطه‌ای به $4N^2$ عملیات ضرب و $(4N-2)N$ عملیات جمع نیاز است [۱۵]. حجم بالای محاسبات در پردازش دیجیتال نیاز به جمع‌کننده‌های سریع را افزایش داده و گاه‌ها این محاسبات گلوگاه تبدیل سیستم‌های برون خط^۱ به سیستم‌های برخط^۲ می‌باشند. علاوه بر کاربرد پردازش دیجیتال در کاربردهای رمز حجم بالای از محاسبات جهت رمز و رمزگشایی انجام می‌شود.

¹ Offline

² online

علاوه بر این موارد، دقت محاسبات (تعداد بیت‌های محاسبات) هر چه افزایش می‌باید تاخیر مدارات محاسباتی بیشتر شده و اهمیت روش‌های سریع بیشتر روشن می‌گردد.

روش‌های سریع محاسبات ذهنی از دیرباز تاکنون مورد توجه بشر بوده و یکی از مدون‌ترین و معروف‌ترین این روش‌ها، روش محاسبات ذهنی تراختنبرگ است که توسط شخصی به همین نام ابداع گردید. هدف بررسی امکان سنجی پیاده‌سازی این روش‌ها برای بالا بردن سرعت محاسبات ریاضی در مدارات منطقی است که به همین منظور در این تحقیق روش‌های جمع و ضرب تراختنبرگ جهت بررسی و پیاده‌سازی انتخاب گردید.

۱-۲ نمای کلی پایان‌نامه

این پایان‌نامه در پنج فصل تنظیم و نگارش شده است. ساختار و فصل‌های این پایان‌نامه بصورت زیر است.

در فصل دوم، ابتدا انواع مدل‌ها جهت بررسی و مقایسه مدارات منطقی ارایه شده و مزایا و معایب مدل‌های مختلف تخمین سطح و تاخیر بیان شده است. در بین این مدل‌ها، مدل گیت واحد پرکاربردتر بوده و این مدل جهت تخمین سطح و تاخیر در سایر فصل‌ها مورد استفاده قرار گرفته است. در ادامه این فصل انواع آرایشهای جمع‌کننده بصورت خلاصه مورد بررسی قرار گرفته است.

در فصل سوم، ابتدا مبانی جمع سریع تراختنبرگ مورد بررسی قرار گرفته و سپس به بررسی این روش جهت پیاده‌سازی در مدارات منطقی پرداخته شده است. در ادامه این فصل، این روش جهت پیاده‌سازی در مدارات منطقی تغییر یافته و یک آرایش جدید جمع‌کننده ارایه شده و برای تخمین کارایی و مقایسه با سایر روش‌ها میزان تاخیر و پیچیدگی سطح، برای طول بیت‌های مختلف محاسبه و فرمول بندی شده و پس از آن نتیجه شبیه‌سازی و نمای RTL کد Verilog-HDL ارایه گردیده است. در پایان فصل عملکرد این جمع‌کننده جمع بندی و نتیجه گیری شده است.

در فصل چهارم به روش‌های مختلف ضرب پرداخته شده و مزایا و معایب هر کدام بصورت کاملاً خلاصه بیان گردیده است.

در فصل پنجم، الگوریتم‌های ضرب تراختنبرگ بررسی شده و سپس معایب این الگوریتم‌ها در پیاده‌سازی بیان گردیده است. در ادامه یک آرایش بر اساس جمع‌کننده تراختنبرگ معرفی شده است. که دو ساختار مختلف از این آرایش منتج و محاسبات مربوط به تخمین تاخیر و پیچیدگی سطح برای این آرایش جدید برحسب گیت واحد انجام شده است. هر دو ساختار توسط Verilog-HDL پیاده‌سازی و نتیجه شبیه‌سازی و نمای RTL کد سنتز شده ارایه گردیده است. در پایان فصل عملکرد این ضرب کننده جمع بندی و نتیجه گیری شده است.

فصل دوم

۲ مبانی مقایسه الگوریتم‌ها و اصول و ساختار جمع‌کننده‌ها

در این فصل ابتدا انواع مدل‌ها جهت بررسی عملکرد و مقایسه مدارات منطقی ارایه شده، و مزایا و معایب مدل‌های مختلف تخمین سطح و تاخیر بیان شده است. در بین این مدل‌ها، مدل گیت واحد کاربردی‌تر بوده و این مدل جهت تخمین سطح و تاخیر در این تحقیق مورد استفاده قرار گرفته است. در قسمت دوم این فصل، انواع جمع‌کننده و آرایش‌های مختلف به اختصار بررسی شده است.

۲-۱ انواع مدل‌ها و معیارهای تخمین سطح و تاخیر

برای بررسی عملکرد و مقایسه مدارات منطقی بر حسب میزان تاخیر و میزان پیچیدگی سخت افزار معیارهای مختلفی ارایه شده است و تخمین‌های مختلفی برای مدل‌های سطح و تاخیر وجود داشته که هر کدام از این تخمین‌ها دارای معایب و مزایای مربوط به خود است. که در ادامه این بخش این مدل‌ها و تخمین‌ها بررسی گردیده است.

۲-۱-۱ مدل‌های سطح^۱

برای مدل‌سازی سطح معیارهای مختلفی وجود دارد که تعدادی از این معیارها در ادامه آمده است. همچنین مدل‌های مختلفی برای تخمین میزان پیچیدگی سطح بررسی و مزایا و معایب هر کدام از این مدل‌ها بررسی شده است.

¹Area modeling

پیچدگی کل مدار^۱ (GE_{total})

پیچدگی مدار می‌تواند توسط گیت معادل^۲ اندازه‌گیری گردد، هر GE معادل یک گیت NAND دو ورودی و هر گیت نیز معادل چهار ترانزیستور MOSFET است.

(1 GE = 1 2-input NAND-gate = 4 MOSFETs)

مساحت مدار^۳ ($A_{circuit}$)

مساحت مدار، مساحت اشغال شده توسط سلولها و سیم بندی بین سلولها می‌باشد (معادله ۱-۲).

($A_{circuit} = A_{cells} + A_{wiring}$) (۱-۲)

کل مساحت یک سلول (A_{cells})

بطور تخمینی متناسب با تعداد سلولهای استفاده شده است.

مساحت سیم بندی^۴ (A_{wiring})

متناسب با طول کل سیمهای می‌باشد.

طول کل سیمهای (L_{total})

بطور تخمینی از تعداد Node و طول متوسط سیمهای محاسبه می‌شود.

توانایی راه اندازی خروجی سلول^۵ (FO)

تعداد ورودی‌های که خروجی یک سلول می‌تواند راه اندازی کند. و Fan-in تعداد ورودیها به یک سلول است که برای بسیاری از مدارات ترکیبی متناسب با اندازه سلول است.

1 Total circuit complexity

2 Gate equivalent

3 Wiring area

4 Cell fan-out