



بِسْمِ اللّٰهِ الرَّحْمٰنِ الرَّحِيْمِ

٢٠٢ V.0



۱۳۷۹ / ۲ / ۱۰

دانشگاه تهران



دانشکده فنی

گروه مهندسی برق و کامپیوتر

پایان نامه برای دریافت درجه کارشناسی ارشد

۶۷۸۱

رشته مهندسی برق-گرایش الکترونیک

موضوع:

طراحی توان-پایین سیستم‌های دیجیتال بر اساس اصول سوییچینگ آدیباتیک

توسط: حمید محمودی میمند

استاد راهنما: دکتر علی افضلی کوشان

شهریور ۱۳۷۹

۴۰۲۷۰

موضوع:

طراحی توان-پایین سیستمهای دیجیتال بر اساس اصول سوییچینگ آدیاباتیک

توسط: حمید محمودی میمند

پایاننامه برای دریافت درجه کارشناسی ارشد

رشته مهندسی برق-گرایش الکترونیک

از این پایاننامه در تاریخ ۱۳۷۹/۶/۲۳ در مقابل هیئت داوران دفاع به عمل آمد و
مورد تصویب قرار گرفت.

سرپرست تحصیلات تکمیلی دانشکده فنی: دکتر محمدعلی بنی‌هاشمی

مدیر گروه آموزشی: دکتر محمود کمره‌ای

سرپرست تحصیلات تکمیلی گروه: دکتر جواد فیض

استاد راهنمای: دکتر علی افضلی کوشان

عضو هیئت داوران: دکتر محمود کمره‌ای

عضو هیئت داوران: دکتر شمس الدین مهاجرزاده

عضو هیئت داوران: دکتر محمدرضا موحدی‌بن

تقدیم به پدر و مادر عزیزم

تشکر و قدردانی

اول از همه بر خود لازم می‌دانم از استاد راهنماییه آقای دکتر افضلی کوشای خاطر حمایت و راهنمایی‌هایشان در طول این پروژه تشکر و قدردانی بنمایم. همچنین از آقای دکتر نورانی به خاطر راهنمایی‌های مفید و ارائه مقاله در کنفرانس MWSCAS2000 کمال تشکر را دارم.

از تمام افرادی که در طول این پروژه از راهنمایی‌هایشان برخوردار بوده‌ام، مخصوصاً از آقای پروفسور Oklobdzija و دکتر Maksimovic به خاطر توضیحات مفیدشان بسیار سپاسگزارم.

همچنین لازم است از شرکت نیمه‌هادی عmad به خاطر حمایت در مراحل پیاده‌سازی IC و از شورای پژوهشی دانشگاه تهران از جهت حمایتهای مالی در قالب طرح پژوهشی کمال تشکر را بنمایم.

از دوستان عزیزم در آزمایشگاه IC، آقایان مهندس خاکی‌فیروز، نجاتی، آشتیانی، شریف‌خانی و امینی که همواره از راهنمایی‌هایشان برخوردار بوده‌ام و همچنین از دوست عزیزم آقای مهندس هوشمند به خاطر کمک در معادل‌یابی واژه‌های انگلیسی بسیار سپاسگزارم.

حمدید محمودی میمند

شهریور ۱۳۷۹

چکیده

گرایش روزافزون به سمت جابجاپذیر ساختن سیستمهای با کارایی بالا، توان مصرفی را به عنوان مهمترین مساله در طراحیهای دیجیتال و آنالوگ مطرح ساخته است. برای کاهش توان مصرفی روش‌های متعددی در تمام سطوح طراحی (معماری، مدار/منطق، ترانزیستور و غیره) پیشنهاد شده است. یکی از منطقه‌های پیشنهاد شده برای این منظور، منطق آدیاباتیک است که با کوچک نگاه داشتن افت ولتاژ دو سر ترانزیستورها در هنگام سوییچینگ و بازیابی انرژی استفاده شده برای تحریک گره‌های خروجی، توان مصرفی را کاهش می‌دهد. در این روش، سیگنالهای تغذیه و کلاک مدارات معمولی با یک سیگنال AC به نام تغذیه-کلاک جایگزین می‌شوند که هر دو نقش تغذیه‌دهی و زمان‌بندی مدار را انجام می‌دهد.

به منظور بررسی جامع منطق آدیاباتیک و مقایسه آن با منطق CMOS استاتیک یک جمع‌کننده پیش‌نگر به نقلی^۱ بیتی را بر مبنای دو منطق آدیاباتیک و CMOS استاتیک با یک تکنولوژی $0.6\mu\text{m}$ طراحی می‌کنیم. در منطق CMOS استاتیک طراحی را بر اساس دو روش ترکیبی و پایپ‌لاین انجام می‌دهیم و پسین هر سه طرح را در یک تراشه آزمایشی پیاده‌سازی می‌کنیم. بر اساس نتایج شبیه‌سازی بعد از جانمایی^۲، بسته به فرکانس کاری، جمع‌کننده آدیاباتیک نسبت به نمونه ترکیبی CMOS استاتیک صرفه‌جویی ۸۱ تا ۸۲ درصدی و نسبت به نمونه پایپ‌لاین صرفه‌جویی ۸۷ تا ۸۸ درصدی در انرژی (توان) مصرفی نشان می‌دهد. علاوه بر این جمع‌کننده آدیاباتیک به میزان قابل ملاحظه‌ای نویز سوییچینگ تغذیه را کاهش می‌دهد. از جهت منفی، بیشینه فرکانس کاری جمع‌کننده آدیاباتیک تقریباً نصف بیشینه فرکانس کاری جمع‌کننده‌های CMOS استاتیک است و در هر فرکانس کاری، کمینه ولتاژ کاری آن بیشتر از نمونه‌های CMOS استاتیک می‌باشد.

ملاحظات عملی در طراحی مولدهای تغذیه-کلاک را مطرح می‌کنیم. ضمن تشریح مفهوم مدل‌سازی منطق آدیاباتیک، روشی را برای طراحی این مولدها پیشنهاد کرده و چند مولد تغذیه-کلاک سنکرون و آسنکرون را برای جمع‌کننده آدیاباتیک طراحی می‌کنیم و نشان می‌دهیم که مولد تغذیه-کلاک سنکرون $2N$ دارای بیشترین راندمان تبدیل و کمترین میزان تلفات انرژی می‌باشد.

فصل اول: مقدمه

۲	
۵	فصل دوم: اصول سوییچینگ آدیاباتیک
۹	۱-۲) شارژ آدیاباتیک
۱۲	۲-۲) بافر آدیاباتیک
۱۶	۳-۲) بافر آدیاباتیک یک طبقه در سیستمهای مرسوم
۱۷	۴-۲) بافر آدیاباتیک دو طبقه در سیستمهای مرسوم
۱۹	۵-۲) سیستم کاملاً آدیاباتیک
۲۰	۶-۲) مقایسه با بافر مرسوم
۲۲	۷-۲) تاثیر ولتاژ تغذیه

فصل سوم: گیتهای منطقی آدیاباتیک

۲۷	۱-۲) مدارات ترتیبی کاملاً آدیاباتیک
۲۹	۲-۳) مدارات ترتیبی جزئی آدیاباتیک
۳۵	۳-۲) خانواده‌های منطق آدیاباتیک
۳۶	۲N-2N2D (۱-۳-۳)
۳۸	منطق 2N-2P و 2N-2P (۲-۳-۳)
۴۰	منطق PAL (۳-۳-۳)
۴۰	PAL (۱-۳-۳-۳)
۴۰	عملکرد PAL (۲-۳-۳-۳)
۴۲	TSEL (۴-۳-۳)
۴۲	گیت TSEL PMOS (۱-۴-۳-۳)
۴۵	گیت TSEL NMOS (۲-۴-۳-۳)
۴۶	زنجیره کردن گیتهای TSEL (۳-۴-۳-۳)
۴۸	منطق SCAL (۵-۳-۳)

۵۵	۴-۳) روش‌های تولید تغذیه-کلاک
۵۵	۱-۴-۳) منابع تغذیه پالسی
۶۰	۲-۴-۳) شارژ پله‌ای
۶۹	فصل چهارم: تحقیق یک جمع‌کننده برای مقایسه منطقه‌های آدیاباتیک و CMOS استاتیک
۷۵	۱-۴) پیاده‌سازی آدیاباتیک
۷۹	۲-۴) پیاده‌سازی CMOS استاتیک
۷۹	۱-۲-۴) پیاده‌سازی ترکیبی
۸۰	۲-۲-۴) پیاده‌سازی پایپ‌لاین
۸۶	۳-۴) پیاده‌سازی تراشه آزمایشی
۹۲	فصل پنجم: نتایج شبیه‌سازی
۹۴	۱-۵) نتایج مصرف انرژی
۱۰۰	۲-۵) بررسی نویز سوییچینگ
۱۰۲	۳-۵) تولید تغذیه-کلاک
۱۰۵	۱-۳-۵) مدل منطق آدیاباتیک
۱۰۷	۲-۳-۵) مولد‌های تغذیه-کلاک رزونانسی مجتمع
۱۰۹	۳-۳-۵) طراحی تغذیه-کلاک
۱۱۲	۴-۵) نتایج شبیه‌سازی با در نظر گرفتن اثر مولد تغذیه-کلاک
۱۱۸	فصل ششم: نتیجه‌گیری و پیشنهادات
۱۲۰	مراجع
۱۲۳	واژه‌نامه

فهرست شکلها

- ۶ شکل ۱-۲) گیت مرسوم با سوینگ خط به خط
- ۱۰ شکل ۲-۲) شارژ خازن توسط منع جریان از طریق سویچی با مقاومت روشنایی مشخص
- ۱۳ شکل ۳-۲) نمایش مداری و منطقی یک بافر آدیاباتیک
- ۱۸ شکل ۴-۲) دو بافر زنجیره‌ای برای تحریک بارهای خازنی
- ۲۱ شکل ۵-۲) مقایسه تلفات بر حسب تابعی از زمان برای (a) بافر مرسوم، (b) بافر آدیاباتیک
یک طبقه، (c) بافر آدیاباتیک دو طبقه و (d) بافر در سیستم کاملاً آدیاباتیک
- ۲۱ شکل ۶-۲) مشابه شکل ۵-۲، اما با ولتاژ تغذیه پاییتر $m=2/1$
- ۲۴ شکل ۱-۳) (الف) گیت منطقی CMOS مرسوم (ب) گیت آدیاباتیک متناظر
- ۲۶ شکل ۲-۳) زنجیره جمع شدنی از گیتهای منطقی آدیاباتیک
- ۲۸ شکل ۳-۳) گیت آدیاباتیک قابل پایپ‌لاین‌سازی
- ۳۱ شکل ۴-۳) گیت آدیاباتیک نوع فلیپ فلاپی
- ۳۳ شکل ۵-۳) شارژ خازن خروجی یک بافر تحقق یافته با استفاده از منطق شکل ۳-۴
- ۳۷ شکل ۶-۳) گیت پایه‌ای منطق آدیاباتیک 2N-2N2D
- ۳۷ شکل ۷-۳) زنجیره‌ای از معکوسگرهای 2N-2N2D
- ۳۷ شکل ۸-۳) نمودار زمانی زنجیره معکوسگرهای 2N-2N2D
- ۳۹ شکل ۹-۳) معکوسگر 2N-2P
- ۳۹ شکل ۱۰-۳) زنجیره معکوسگر و تغذیه-کلک چهار فازه
- ۴۱ شکل ۱۱-۳) معکوسگر PAL
- ۴۱ شکل ۱۲-۳) تحقق $PAL = A \cdot B + C$ در
- ۴۳ شکل ۱۳-۳) زنجیره چهار طبقه از معکوسگرهای PAL
- ۴۳ شکل ۱۴-۳) شکل موجه‌ای حاصل از شبیه‌سازی HSPICE یک زنجیره چهار طبقه از
معکوسگرهای PAL. (الف) تغذیه-کلک (PC و /PC)، (ب) ورودی اولین طبقه،
(ج) خروجی اولین طبقه، (د) خروجی دومین طبقه، (ه) خروجی سومین طبقه،
(و) خروجی چهارمین طبقه.
- ۴۴ شکل ۱۵-۳) (الف) معکوسگر PMOS و (ب) معکوسگر NMOS در TSEL

فهرست شکلها و جداول

- شکل ۳-۱۶) زمانبندی ارتباط گیت به گیت. D_P : فاز تخلیه PMOS، E_P : فاز ارزیابی PMOS، H_P : پایداری خروجی PMOS، C_N : فاز شارژ NMOS، E_N : فاز ارزیابی NMOS، H_N : پایداری خروجی NMOS، A : سوییچینگ آدیباتیک، و N : سوییچینگ غیر آدیباتیک
- شکل ۳-۱۷) زنجیره چهار طبقه از معکوسگرهای TSEL
- شکل ۳-۱۸) شکل موجهای حاصل از شبیه‌سازی HSPICE یک زنجیره چهار طبقه از معکوسگرهای TSEL. (۱) تغذیه-کلاک Φ . (۲) ورودی اولین طبقه، (۳) خروجی اولین طبقه، (۴) خروجی دومین طبقه. (۵) خروجی سومین طبقه، (۶) خروجی چهارمین طبقه.
- شکل ۳-۱۹) (الف) معکوسگر PMOS و (ب) معکوسگر NMOS در SCAL
- شکل ۳-۲۰) زمانبندی $D_{PMOS} \cdot SCAL$. P_{on} : PMOS، E_{PMOS} : فاز ارزیابی PMOS، C_{NMOS} : PMOS، E_{NMOS} : فاز ارزیابی NMOS، A_{NMOS} : سوییچینگ آدیباتیک، N_{on} : NMOS، N_{off} : NMOS، N_{PMOS} : NMOS، N_{NMOS} : NMOS، N_{PMOS} : سوییچینگ غیر آدیباتیک برای PMOS و PMOS، N_{NMOS} : سوییچینگ غیر آدیباتیک برای NMOS و NMOS.
- شکل ۳-۲۱) زنجیره‌ای از معکوسگرهای SCAL با مدار بایاس
- شکل ۳-۲۲) شکل موجهای حاصل از شبیه‌سازی HSPICE یک زنجیره چهار طبقه از معکوسگرهای SCAL. (۱) تغذیه-کلاک Φ ، (۲) ولتاژهای داخلی V_{xp1} و V_{xp3} ، (۳) ولتاژهای داخلی V_{xn2} و V_{xn4} ، (۴) جریان منابع جریان (افراره‌های MP17، MN47 و MP37، MN27).
- شکل ۳-۲۳) منع تغذیه سلفی که باری با جزء مقاومتی و خازنی را که نماینده یک مدار منطق آدیباتیک می‌باشد، تحریک می‌کند
- شکل ۳-۲۴) منع تغذیه سلفی مشابه مدار شکل ۳-۲۳، اما بدون سوییچ A که مسبب عمله تلفات است
- شکل ۳-۲۵) مولد کلاک-تغذیه متقارن که برای تولید دو شکل موج کلاک با فاز مخالف به کار می‌رود. در طول گذر، بار از یک خازن به خازن دیگر جاری می‌شود.
- شکل ۳-۲۶) محرک سیگنال CMOS مرسوم با بار خازنی
- شکل ۳-۲۷) محرک پله‌ای برای بار خازنی و شکل موج ولتاژ بار

فهرست شکلها و جداول

- شکل ۲۸-۳) محرک پله‌ای که همه ولتاژهای لازم جز یکی با خازن‌های، C_7 ، تانک تامین می‌شوند
- شکل ۲۹-۳) وابستگی کیفیت سویچ، μ ، به ولتاژ کانال. در ولتاژهای بالا، افزاره PMOS با گیت متصل به زمین بهتر از افزاره NMOS هماندازه با گیت متصل به V_{dd} هدایت می‌کند. مقدار کمتر به معنی سویچ بهتر می‌باشد.
- شکل ۴-۱) نمودار گیتی جمع‌کننده CLA ۸ بیتی
- شکل ۴-۲) سلول اساسی در جمع‌کننده CLA
- شکل ۴-۳) جمع‌کننده CLA ۱۶ بیتی
- شکل ۴-۴) گیتهای اساسی در جمع‌کننده CLA و تحقق PAL آنها
- شکل ۴-۵) جانمایی جمع‌کننده CLA ۸ بیتی آدیاباتیک
- شکل ۴-۶) جانمایی جمع‌کننده CLA ۸ بیتی ترکیبی
- شکل ۷-۴) پایپ‌لاین‌سازی جمع CLA ۸ بیتی
- شکل ۸-۴) سیستم کلاک‌دهی درختی جمع‌کننده پایپ‌لاین
- شکل ۹-۴) جانمایی جمع‌کننده CLA ۸ بیتی ۶ طبقه پایپ‌لاین
- شکل ۱۰-۴) دیمالتیپلکسر ورودی
- شکل ۱۱-۴) مالتیپلکسر خروجی
- شکل ۱۲-۴) مدار مبدل سیگنال آدیاباتیک به سیگنال دیجیتال معمولی
- شکل ۱۳-۴) جانمایی تراشه تست (۱) CLA آدیاباتیک (۲) CLA ترکیبی (۳) پایپ‌لاین (۴) دیمالتیپلکسر ورودی (۵) مالتیپلکسر خروجی
- شکل ۱۴-۴) نقشه و وظیفه pad های تراشه تست
- شکل ۱۵-۴) نمودار بلوکی تراشه تست
- شکل ۱-۵) الگوی ورودی اعمال شده به جمع‌کننده‌ها برای شبیه‌سازی
- شکل ۲-۵) نمودارهای انرژی مصرفی جمع‌کننده‌ها بر حسب فرکانس
- شکل ۳-۵) انرژی مصرفی بر حسب فرکانس برای جمع‌کننده‌ها در ولتاژ ثابت $3/37$
- شکل ۴-۵) توان مصرفی بر حسب زمان برای جمع‌کننده‌ها: (الف) پایپ‌لاین (ب) ترکیبی (ج) آدیاباتیک
- شکل ۵-۵) نمودار انرژی مصرفی جمع‌کننده‌ها بر حسب زمان
- شکل ۶-۵) انرژی مصرفی بر حسب ولتاژ تغذیه برای جمع‌کننده‌ها در فرکانس ثابت

۱۰ MHz

فهرست شکلها و جداول

- شکل ۷-۵) شکل موجهای جریان سوییچینگ جمع‌کننده‌ها: (الف) پایپ‌لین (ب) ترکیبی (ج) آدیباتیک ۱۰۳
- شکل ۸-۵) مولدهای تغذیه-کلاک دو فاز آسنکرون: (الف) $2N\text{P}$ (ب) $2N$ ۱۰۸
- شکل ۹-۵) مولدهای تغذیه-کلاک دو فاز سنکرون: (الف) $2N$ (ب) $2N\text{P}$ ۱۰۸
- شکل ۱۰-۵) کمینه ولتاژ کاری بر حسب فرکانس برای CLA ترکیبی و پایپ‌لین و CLA آدیباتیک در دو حالت تغذیه-کلاک ایده‌آل و مولد تغذیه-کلاک $2N$ ۱۱۳
- شکل ۱۱-۵) درصد صرفه‌جویی در انرژی مصرفی CLA آدیباتیک نسبت به CLA های CMOS استاتیک، در دو حالت تغذیه-کلاک ایده‌آل و تغذیه-کلاک $2N$ در حالت کمینه ولتاژ ۱۱۴
- شکل ۱۲-۵) درصد صرفه‌جویی در انرژی مصرفی CLA آدیباتیک نسبت به CLA های CMOS استاتیک، در حالت ولتاژ ثابت $\frac{3}{3}V$ در دو حالت تغذیه-کلاک ایده‌آل و تغذیه-کلاک $2N$ ۱۱۴
- شکل ۱۳-۵) شکل موج توان کشیده شده از منبع تغذیه ثابت در CLA های آدیباتیک و CMOS استاتیک: (الف) پایپ‌لین (ب) ترکیبی (ج) آدیباتیک ۱۱۶
- شکل ۱۴-۵) منحنیهای انرژی مصرفی بر حسب زمان ۱۱۶
- شکل ۱۵-۵) شکل موج جریانهای کشیده شده از منابع تغذیه DC برای CLA ها: (الف) پایپ‌لین (ب) ترکیبی (ج) آدیباتیک ۱۱۷

فهرست جداول

- جدول ۱-۴) مقایسه جانمایی‌ها ۸۵
- جدول ۱-۵) نتایج مدل‌سازی جمع‌کننده CLA آدیباتیک در $V_{dd} = \frac{3}{3}V$ ۱۰۶
- جدول ۲-۵) توان مصرفی جمع‌کننده CLA آدیباتیک با مولدهای کلاک-تغذیه مختلف در فرکانس کاری 10MHz و ولتاژ تغذیه $\frac{3}{3}V$ ۱۱۱

۱ مقدمه

علاقه به کاهش انرژی مصرفی سیستمهای دیجیتال عمدتاً به خاطر موقعيت و تقاضای در حال افزایش سیستمهای جابجاپذیر^۱ مانند کامپیوترهای lap-top، تلفن‌های سلولی^۲، PDA^۳ ها و هر گونه وسیله الکترونیکی جابجاپذیر می‌باشد. در این سیستمهای مصالحه^۴ ناخوشایند کارایی و سرعت عمل در مقابل اندازه و وزن باتری وجود دارد. هر گونه کاهشی در مصرف انرژی، حتی در ازای هزینه افزایش پیچیدگی مدار، حتماً باید دنبال شود تا کارایی این سیستمهای از جهت جابجاپذیر بودن بهبود یابد. علاوه بر این تعداد گیتهای تراشه‌ها دائماً در حال افزایش بوده است، در هر سه سال چهار برابر می‌شده است (قانون مور^۵)، در حالی که انرژی سوییچینگ گیتها به همان نسبت کاهش نیافته است. در نتیجه در سالهای اخیر توان مصرفی تراشه‌های با کارایی بالا افزایش قابل ملاحظه‌ای یافته است و دفع حرارت آنها را سخت‌تر و سخت‌تر ساخته است.

علت اصلی این افزایش توان مصرفی به مکانیزم سوییچینگ در مدارات CMOS مربوط است. همان طور که بسیار معروف است، یک گیت CMOS در هر گذر خروجی، انرژی^۶ ($CV^2/2$) را مصرف می‌کند. توان مصرفی را می‌توان با کاهش ولتاژ تغذیه، خازن یا فعالیت سوییچینگ مدار کاهش داد اما آن را نمی‌توان به طور نامحدود کاهش داد. از طرف دیگر نشان داده شده است که اگر فرایند انتقال انرژی از طریق واسطه تلفاتی^۷ به اندازه دلخواه آهسته شود، اتلاف انرژی نیز به اندازه دلخواه کوچک می‌شود. بر اساس این ایده و به منظور کاهش توان مصرفی، گیتهای منطقی جدیدی به نام گیتهای آدیباتیک از سال ۱۹۹۲ با استفاده از تکنولوژی CMOS ساخته شده‌اند و در طی این مدت خانواده‌های منطقی آدیباتیک

portable -۱

cellular -۲

Personal Digital Assistant -۳

trade-off -۴

Moore -۵

dissipative -۶

متعددی ارائه شده‌اند. نکته جالبی که این روش را از سایر روش‌های کاهش توان تلفاتی متمایز می‌سازد، این است که انرژیهای مدار به جای این که به صورت گرما تلف شوند بازیابی می‌شوند. این روش مخصوصاً در مواردی که علت اصلی تلف توان ناشی از شارژ و تخلیه خازنهای سنگین مدار باشد (یا تلفات دینامیکی) بسیار مؤثر واقع می‌شود. این روش، کاهش تلفات دینامیکی را مد نظر قرار می‌دهد که نوعاً توان تلفاتی غالب در مدارات سوییچینگ CMOS می‌باشد. این تلفات ناشی از شارژ و تخلیه مکرر بارهای خازنی می‌باشد. این روش به طراح اجازه می‌دهد که بدون این که نیازی به کاهش سویینگ ولتاژ یا بار خازنی باشد، مصالحه‌ای میان زمان گذرا^۱ و تلفات برقرار سازد. از ویژگیهای دیگر این روش این است که توان مدار از طریق سیگنال کلاک فراهم می‌شود. به عبارت دیگر سیگنال کلاک هم نقش تغذیه‌دهی به مدار و هم نقش زمان‌بندی مدار را به عهده دارد و به همین خاطر به آن تغذیه-کلاک می‌گویند. با گسترش زمانهای صعود و نزول کلاکها (و بدین ترتیب گسترش زمانی که در طول آن اتفاقات سوییچینگ رخ می‌دهند) می‌توانیم تلفات انرژی را مناسب با افزایش زمان سوییچینگ کاهش دهیم. روش آدیاباتیک تلفات انرژی را بر دو اساس کاهش می‌دهد: یکی انتقال آهسته و تدریجی بار بین گره‌های مدار و دیگری بازیافت انرژیهای ذخیره شده در گره‌های مدار. در این روش دو مقوله مطرح می‌شود: یکی مولدهای سیگنالهای تغذیه-کلاک کارآمد^۲ و دیگری مدارات منطقی کارآمدی که بتوانند با این تغذیه-کلاک کار کنند. برای تولید تغذیه-کلاک دو دیدگاه توسعه یافته است: یکی روش شارژ پله‌ای و دیگری روش شارژ رزونانسی. در روش شارژ پله‌ای بار خط تغذیه به طور پله‌ای با سوییچ کردن ترانزیستورهای متصل به منابع تغذیه تنظیم شده در N پله ولتاژی بین ۰ تا V_{dd} شارژ و تخلیه می‌شود و بدین ترتیب تقریباً یک ولتاژ شبیه روی این خط ایجاد می‌شود. در روش شارژ رزونانسی، ولتاژهای تغذیه-کلاک مورد نیاز با استفاده از مدارات رزونانسی RLC ساده تولید می‌شوند. این روش از نظر تئوری از پتانسیل بالایی برای کاهش توان تلفاتی برخوردار است. با این حال در عمل از مشکلات عده‌های مانند پیچیدگی مداری و مشکلات مرتبط با تولید تغذیه-کلاک رنج می‌برد. معمولاً مدارات آدیاباتیکی که در فرکانس‌های پایین خوب کار می‌کنند قادر به کنترل در فرکانس‌های بالا نیستند. همچنین این مدارات معمولاً بر مبنای تغذیه-کلاکهای چند فازه کار می‌کنند و از این‌رو به دلیل مشکلات مرتبط با کلاک‌دهی چند فازه و تولید آنها، توسعه و کاربرد آنها با مشکل موواجه شده است.

هدف این پایان‌نامه، انجام یک بررسی جامع بر روی منطق آدیاباتیک و مقایسه آن با منطق CMOS استاتیک از طریق یک طراحی عملی می‌باشد. سیستم انتخاب شده برای طراحی، جمع‌کننده پیش‌نگر به

نقلي^۱ (CLA) ۸ بیتی می‌باشد. اين جمع‌کننده را بر مبنای دو منطق آدياباتيک و CMOS استاتيک در يك تكنولوجى 0.6µm طراحى می‌کنيم. در منطق CMOS استاتيک طراحى را بر اساس دو روش تركيبى^۲ و پايپ لайн^۳ انجام می‌دهيم. علت انتخاب روش پايپ لайн، شباهت بسيار زياد عملکرد مدارات آدياباتيک به عملکرد ساختارهای پايپ لайн می‌باشد. بدین ترتيب می‌توان به وضوح نحوه يکى شدن سيگنالهای کلاک و تغذيه در يك سيگنال تغذيه-کلاک و اثرات آن را مشاهده کرد. تمام شبيه‌سازيهای که انجام شد بر اساس فهرست اتصالات^۴ اقتباس^۵ شده از جانمایها^۶ صورت گرفت و از اينرو نتایج می‌تواند کاملاً به واقعیت نزدیک باشد. علاوه بر اين هر سه طرح را در يك تراشه آزمایشي پياده کرده‌ایم. بر اساس اين طراحيهای به مقایسه جامع منطق آدياباتيک و CMOS استاتيک از نقطه نظرهای توان مصرفی، كمینه ولتاژ كاري و بيشينه فركانس كاري خواهيم پرداخت. علاوه بر اين مساله نويز سوييچينگ در طرھهای مختلف را بررسی و شبيه‌سازی خواهيم کرد و ملاحظه خواهيم کرد که منطق آدياباتيک علاوه بر کاهش توان مصرفی کاهش قابل ملاحظه‌ای در نويز سوييچينگ تغذيه نشان می‌دهد. بر اساس نتایج شبيه‌سازی بعد از جانمایي، بسته به فركانس كاري، جمع‌کننده آدياباتيک نسبت به نمونه تركيبی CMOS استاتيک صرفه‌جویی ۶۸ تا ۸۲ درصدی و نسبت به نمونه پايپ لайн صرفه‌جویی ۸۱ تا ۸۷ درصدی در انرژی (توان) مصرفی نشان می‌دهد. ملاحظات عملی در طراحی مولدهای تغذيه-کلاک را بررسی می‌کنيم و ضمن تشریح مفهوم مدل‌سازی منطق آدياباتيک، روشی را برای طراحی اين مولدها پیشنهاد کرده و چند مولد تغذيه-کلاک سنکرون و آسنکرون را برای جمع‌کننده آدياباتيک طراحی می‌کنيم و در نهايیت يك مولد تغذيه-کلاک کارآمد و مؤثر را پیشنهاد خواهيم کرد.

در فصل دوم اصول سوييچينگ آدياباتيک شرح داده می‌شوند. در اين فصل به صورت تحليلي مساله انرژی مصرفی در مدارات آدياباتيک مورد بحث قرار می‌گيرد و مقایسه تحليلي يك بافر ساده آدياباتيک با بافر منطق مرسوم^۷ ارائه می‌شود. در فصل سوم گيتهای منطقی آدياباتيک را مطرح می‌کنيم. در اين فصل بعد از ارائه يك دسته‌بندی کلی از منطقه‌های آدياباتيک، خانواده‌های مختلف آنها شرح داده می‌شوند و بررسی تحليلي روش‌های تولید تغذيه-کلاک نيز ارائه می‌شود. در فصل چهارم به تشریح پياده‌سازی جمع‌کننده CLA در منطق آدياباتيک و CMOS استاتيک می‌پردازیم و پياده‌سازی جانمایهای

Carry Look-ahead Adder -۱

combinational -۲

pipeline -۳

netlist -۴

extract -۵

layout -۶

conventional -۷