


بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ




۱۳۷۹ / ۷ / ۱۰

دانشگاه تهران

دانشکده فنی

گروه مهندسی برق و کامپیوتر



پایان نامه برای دریافت درجه کارشناسی ارشد

رشته مهندسی برق-گرایش الکترونیک

۶۶۸۱-

موضوع:

طراحی توان-پایین سیستمهای دیجیتال بر اساس اصول سویچینگ آدیاباتیک

توسط: حمید محمودی میمند

استاد راهنما: دکتر علی افضلی کوشا

شهریور ۱۳۷۹

۳۰۲۷۰

موضوع:

طراحی توان-پایین سیستمهای دیجیتال بر اساس اصول سویچینگ آدیاباتیک

توسط: حمید محمودی میمند

پایان نامه برای دریافت درجه کارشناسی ارشد

رشته مهندسی برق-گرایش الکترونیک

از این پایان نامه در تاریخ ۱۳۷۹/۶/۲۳ در مقابل هیئت داوران دفاع به عمل آمد و مورد تصویب قرار گرفت.

سرپرست تحصیلات تکمیلی دانشکده فنی: دکتر محمدعلی بنی هاشمی

مدیر گروه آموزشی: دکتر محمود کمره‌ای

سرپرست تحصیلات تکمیلی گروه: دکتر جواد فیض

استاد راهنما: دکتر علی افضلی کوشا

عضو هیئت داوران: دکتر محمود کمره‌ای

عضو هیئت داوران: دکتر شمس‌الدین مهاجرزاده

عضو هیئت داوران: دکتر محمدرضا موحدین

تقدیم به پیر و مادر عزیزم

تشکر و قدردانی

اول از همه بر خود لازم می‌دانم از استاد راهنمایم آقای دکتر افضل‌کوشا به خاطر حمایت و راهنمایی‌هایشان در طول این پروژه تشکر و قدردانی بنمایم. همچنین از آقای دکتر نورانی به خاطر راهنمایی‌های مفید و ارائه مقاله در کنفرانس MWSCAS2000 کمال تشکر را دارم.

از تمام افرادی که در طول این پروژه از راهنمایی‌هایشان برخوردار بوده‌ام، مخصوصاً از آقای پروفسور Oklobdzija و دکتر Maksimovic به خاطر توضیحات مفیدشان بسیار سپاسگزارم.

همچنین لازم است از شرکت نیمه‌هادی عماد به خاطر حمایت در مراحل پیاده‌سازی IC و از شورای پژوهشی دانشگاه تهران از جهت حمایت‌های مالی در قالب طرح پژوهشی کمال تشکر را بنمایم.

از دوستان عزیزم در آزمایشگاه IC، آقایان مهندس خاکی‌فیروز، نجاتی، آشتیانی، شریف‌خانی و امینی که همواره از راهنمایی‌هایشان برخوردار بوده‌ام و همچنین از دوست عزیزم آقای مهندس هوشمند به خاطر کمک در معادله‌یابی واژه‌های انگلیسی بسیار سپاسگزارم.

حمید محمودی‌میمند

شهریور ۱۳۷۹

چکیده

گرایش روزافزون به سمت جابجاپذیر ساختن سیستمهای با کارایی بالا، توان مصرفی را به عنوان مهمترین مساله در طراحیهای دیجیتال و آنالوگ مطرح ساخته است. برای کاهش توان مصرفی روشهای متعددی در تمام سطوح طراحی (معماری، مدار/منطق، ترانزیستور و غیره) پیشنهاد شده است. یکی از منطقهای پیشنهاد شده برای این منظور، منطق آدیباتیک است که با کوچک نگاه داشتن افت ولتاژ دو سر ترانزیستورها در هنگام سویچینگ و بازیابی انرژی استفاده شده برای تحریک گردهای خروجی، توان مصرفی را کاهش می دهد. در این روش، سیگنالهای تغذیه و کلاک مدارات معمولی با یک سیگنال AC به نام تغذیه-کلاک جایگزین می شوند که هر دو نقش تغذیه دهی و زمان بندی مدار را انجام می دهد.

به منظور بررسی جامع منطق آدیباتیک و مقایسه آن با منطق CMOS استاتیک یک جمع کننده پیش نگر به نقلی^۱ ۸ بیتی را بر مبنای دو منطق آدیباتیک و CMOS استاتیک با یک تکنولوژی 0.6μm طراحی می کنیم. در منطق CMOS استاتیک طراحی را بر اساس دو روش ترکیبی و پایپ لاین انجام می دهیم و سپس هر سه طرح را در یک تراشه آزمایشی پیاده سازی می کنیم. بر اساس نتایج شبیه سازی بعد از جانمایی^۲، بسته به فرکانس کاری، جمع کننده آدیباتیک نسبت به نمونه ترکیبی CMOS استاتیک صرفه جویی 6۸ تا ۸۲ درصدی و نسبت به نمونه پایپ لاین صرفه جویی ۸۱ تا ۸۷ درصدی در انرژی (توان) مصرفی نشان می دهد. علاوه بر این جمع کننده آدیباتیک به میزان قابل ملاحظه ای نویز سویچینگ تغذیه را کاهش می دهد. از جهت منفی، بیشینه فرکانس کاری جمع کننده آدیباتیک تقریباً نصف بیشینه فرکانس کاری جمع کننده های CMOS استاتیک است و در هر فرکانس کاری، کمینه ولتاژ کاری آن بیشتر از نمونه های CMOS استاتیک می باشد.

ملاحظات عملی در طراحی مولدهای تغذیه-کلاک را مطرح می کنیم. ضمن تشریح مفهوم مدل سازی منطق آدیباتیک، روشی را برای طراحی این مولدها پیشنهاد کرده و چند مولد تغذیه-کلاک سنکرون و آسنکرون را برای جمع کننده آدیباتیک طراحی می کنیم و نشان می دهیم که مولد تغذیه-کلاک سنکرون 2N دارای بیشترین راندمان تبدیل و کمترین میزان تلفات انرژی می باشد.

۱- carry look-ahead adder

۲- layout

۲	فصل اول: مقدمه
۵	فصل دوم: اصول سویچینگ آدیاباتیک
۹	۱-۲ شارژ آدیاباتیک
۱۲	۲-۲ بافر آدیاباتیک
۱۶	۳-۲ بافر آدیاباتیک یک طبقه در سیستمهای مرسوم
۱۷	۴-۲ بافر آدیاباتیک دو طبقه در سیستمهای مرسوم
۱۹	۵-۲ سیستم کاملاً آدیاباتیک
۲۰	۶-۲ مقایسه با بافر مرسوم
۲۲	۷-۲ تاثیر ولتاژ تغذیه
۲۳	فصل سوم: گیتهای منطقی آدیاباتیک
۲۷	۱-۳ مدارات ترتیبی کاملاً آدیاباتیک
۲۹	۲-۳ مدارات ترتیبی جزئاً آدیاباتیک
۳۵	۳-۳ خانوادههای منطق آدیاباتیک
۳۶	۱-۳-۳ منطق 2N-2N2D
۳۸	۲-۳-۳ منطق 2N-2N2P و 2N-2P
۴۰	۳-۳-۳ منطق PAL
۴۰	۱-۳-۳-۳ عملکرد PAL
۴۰	۲-۳-۳-۳ زنجیره PAL
۴۲	۴-۳-۳ منطق TSEL
۴۲	۱-۴-۳-۳ گیت TSEL PMOS
۴۵	۲-۴-۳-۳ گیت TSEL NMOS
۴۶	۳-۴-۳-۳ زنجیره کردن گیتهای TSEL
۴۸	۵-۳-۳ منطق SCAL

۵۵	۴-۳) روشهای تولید تغذیه-کلاک
۵۵	۳-۴-۱) منابع تغذیه پالسی
۶۰	۳-۴-۲) شارژ پله‌ای
۶۹	فصل چهارم: تحقق یک جمع‌کننده برای مقایسه منطقهای آدیاباتیک و CMOS استاتیک
۷۵	۴-۱) پیاده‌سازی آدیاباتیک
۷۹	۴-۲) پیاده‌سازی CMOS استاتیک
۷۹	۴-۲-۱) پیاده‌سازی ترکیبی
۸۰	۴-۲-۲) پیاده‌سازی پایپ‌لاین
۸۶	۴-۳) پیاده‌سازی تراشه آزمایشی
۹۲	فصل پنجم: نتایج شبیه‌سازی
۹۴	۵-۱) نتایج مصرف انرژی
۱۰۰	۵-۲) بررسی نویز سویچینگ
۱۰۲	۵-۳) تولید تغذیه-کلاک
۱۰۵	۵-۳-۱) مدل منطق آدیاباتیک
۱۰۷	۵-۳-۲) مولدهای تغذیه-کلاک رزونانسی مجتمع
۱۰۹	۵-۳-۳) طراحی تغذیه-کلاک
۱۱۲	۵-۴) نتایج شبیه‌سازی با در نظر گرفتن اثر مولد تغذیه-کلاک
۱۱۸	فصل ششم: نتیجه‌گیری و پیشنهادات
۱۲۰	مراجع
۱۲۳	واژه‌نامه

فهرست شکلها

۶	گیت مرسوم با سوینگ خط به خط	شکل ۱-۲
۱۰	شارژ خازن توسط منبع جریان از طریق سوئیچی با مقاومت روشنایی مشخص	شکل ۲-۲
۱۳	نمایش مداری و منطقی یک بافر آدیباتیک	شکل ۳-۲
۱۸	دو بافر زنجیره‌ای برای تحریک بارهای خازنی	شکل ۴-۲
۲۱	مقایسه تلفات بر حسب تابعی از زمان برای (a) بافر مرسوم، (b) بافر آدیباتیک یک طبقه، (c) بافر آدیباتیک دو طبقه و (d) بافر در سیستم کاملاً آدیباتیک	شکل ۵-۲
۲۱	مشابه شکل ۵-۲، اما با ولتاژ تغذیه پایتتر $m=2/1$	شکل ۶-۲
۲۴	(الف) گیت منطقی CMOS مرسوم (ب) گیت آدیباتیک متناظر	شکل ۱-۳
۲۶	زنجیره جمع‌شدنی از گیت‌های منطقی آدیباتیک	شکل ۲-۳
۲۸	گیت آدیباتیک قابل پایپ‌لاین‌سازی	شکل ۳-۳
۳۱	گیت آدیباتیک نوع فلیپ فلاپی	شکل ۴-۳
۳۳	شارژ خازن خروجی یک بافر تحقق یافته با استفاده از منطق شکل ۳-۴	شکل ۵-۳
۳۷	گیت پایه‌ای منطق آدیباتیک 2N-2N2D	شکل ۶-۳
۳۷	زنجیره‌ای از معکوسگرهای 2N-2N2D	شکل ۷-۳
۳۷	نمودار زمانی زنجیره معکوسگرهای 2N-2N2D	شکل ۸-۳
۳۹	معکوسگر 2N-2P	شکل ۹-۳
۳۹	زنجیره معکوسگر و تغذیه-کلاک چهار فازه	شکل ۱۰-۳
۴۱	معکوسگر PAL	شکل ۱۱-۳
۴۱	تحقق $Q=A.B+C$ در PAL	شکل ۱۲-۳
۴۳	زنجیره چهار طبقه از معکوسگرهای PAL	شکل ۱۳-۳
۴۳	شکل موجه‌های حاصل از شبیه‌سازی HSPICE یک زنجیره چهار طبقه از معکوسگرهای PAL. (الف) تغذیه-کلاک (PC و /PC)، (ب) ورودی اولین طبقه، (ج) خروجی اولین طبقه، (د) خروجی دومین طبقه، (ه) خروجی سومین طبقه، (و) خروجی چهارمین طبقه.	شکل ۱۴-۳
۴۴	(الف) معکوسگر PMOS و (ب) معکوسگر NMOS در TSEL	شکل ۱۵-۳

فهرست شکلها و جداول

- شکل ۳-۱۶) زمان بندی ارتباط گیت به گیت. D_p : فاز تخلیه PMOS، E_p : فاز ارزیابی PMOS، ۴۴
 H_p : پایداری خروجی PMOS، C_N : فاز شارژ NMOS، E_N : فاز ارزیابی NMOS،
 H_N : پایداری خروجی NMOS، A : سویچینگ آدیباتیک، و N : سویچینگ غیر
 آدیباتیک
- شکل ۳-۱۷) زنجیره چهار طبقه از معکوسگرهای TSEL ۴۷
- شکل ۳-۱۸) شکل موجهای حاصل از شبیه سازی HSPICE یک زنجیره چهار طبقه از
 معکوسگرهای TSEL. (۱) تغذیه-کلاک Φ . (۲) ورودی اولین طبقه، (۳)
 خروجی اولین طبقه، (۴) خروجی دومین طبقه. (۵) خروجی سومین طبقه، (۶)
 خروجی چهارمین طبقه.
- شکل ۳-۱۹) (الف) معکوسگر PMOS و (ب) معکوسگر NMOS در SCAL ۴۹
- شکل ۳-۲۰) زمان بندی SCAL. D_{PMOS} : فاز تخلیه PMOS؛ E_{PMOS} : فاز ارزیابی PMOS؛ P_{on} :
 روشنی منبع جریان PMOS؛ C_{NMOS} : فاز شارژ NMOS؛ E_{NMOS} : فاز ارزیابی
 N_{on} : روشنی منبع جریان NMOS؛ A_{PMOS} ، A_{NMOS} : سویچینگ آدیباتیک
 برای PMOS و NMOS؛ N_{PMOS} ، N_{NMOS} : سویچینگ غیر آدیباتیک برای PMOS و
 NMOS.
- شکل ۳-۲۱) زنجیره ای از معکوسگرهای SCAL با مدار بایاس ۵۴
- شکل ۳-۲۲) شکل موجهای حاصل از شبیه سازی HSPICE یک زنجیره چهار طبقه از
 معکوسگرهای SCAL. (۱) تغذیه-کلاک Φ ، (۲) ولتاژهای داخلی V_{xp1} و V_{xp3} ،
 (۳) ولتاژهای داخلی V_{xn2} و V_{xn4} ، (۴) جریان منابع جریان (افزاره های MP17،
 MN27، MP37 و MN47).
- شکل ۳-۲۳) منبع تغذیه سلفی که باری با جزء مقاومتی و خازنی را که نماینده یک مدار
 منطق آدیباتیک می باشد، تحریک می کند ۵۶
- شکل ۳-۲۴) منبع تغذیه سلفی مشابه مدار شکل ۳-۲۳، اما بدون سویچ A که مسبب عمده
 تلفات است ۵۹
- شکل ۳-۲۵) مولد کلاک-تغذیه متقارن که برای تولید دو شکل موج کلاک با فاز مخالف به
 کار می رود. در طول گذر، بار از یک خازن به خازن دیگر جاری می شود. ۵۹
- شکل ۳-۲۶) محرک سیگنال CMOS مرسوم با بار خازنی ۶۲
- شکل ۳-۲۷) محرک پله ای برای بار خازنی و شکل موج ولتاژ بار ۶۲

فهرست شکلها و جداول

- شکل ۳-۲۸) محرک پله‌ای که همه ولتاژهای لازم جز یکی با خازنهای، C_T ، تانک تامین می‌شوند
- شکل ۳-۲۹) وابستگی کیفیت سویچ، p ، به ولتاژ کانال. در ولتاژهای بالا، افزاره PMOS با گیت متصل به زمین بهتر از افزاره NMOS هم‌اندازه با گیت متصل به V_{dd} هدایت می‌کند. مقدار کمتر به معنی سویچ بهتر می‌باشد.
- شکل ۴-۱) نمودار گیتی جمع‌کننده ۸ بیتی
- شکل ۴-۲) سلول اساسی در جمع‌کننده CLA
- شکل ۴-۳) جمع‌کننده ۱۶ بیتی
- شکل ۴-۴) گیت‌های اساسی در جمع‌کننده CLA و تحقق PAL آنها
- شکل ۴-۵) جانمایی جمع‌کننده ۸ بیتی آدیباتیک
- شکل ۴-۶) جانمایی جمع‌کننده ۸ بیتی ترکیبی
- شکل ۴-۷) پایپ‌لاین‌سازی جمع ۸ بیتی
- شکل ۴-۸) سیستم کلاک‌دهی درختی جمع‌کننده پایپ‌لاین
- شکل ۴-۹) جانمایی جمع‌کننده ۸ بیتی ۶ طبقه پایپ‌لاین
- شکل ۴-۱۰) دیمالتیپلکسر ورودی
- شکل ۴-۱۱) مالتیپلکسر خروجی
- شکل ۴-۱۲) مدار مبدل سیگنال آدیباتیک به سیگنال دیجیتال معمولی
- شکل ۴-۱۳) جانمایی تراشه تست (۱) CLA آدیباتیک (۲) CLA ترکیبی (۳) CLA پایپ‌لاین (۴) دیمالتیپلکسر ورودی (۵) مالتیپلکسر خروجی
- شکل ۴-۱۴) نقشه و وظیفه pad های تراشه تست
- شکل ۴-۱۵) نمودار بلوکی تراشه تست
- شکل ۵-۱) الگوی ورودی اعمال شده به جمع‌کننده‌ها برای شبیه‌سازی
- شکل ۵-۲) نمودارهای انرژی مصرفی جمع‌کننده‌ها بر حسب فرکانس
- شکل ۵-۳) انرژی مصرفی بر حسب فرکانس برای جمع‌کننده‌ها در ولتاژ ثابت ۳/۳۷
- شکل ۵-۴) توان مصرفی بر حسب زمان برای جمع‌کننده‌ها: (الف) پایپ‌لاین (ب) ترکیبی (ج) آدیباتیک
- شکل ۵-۵) نمودار انرژی مصرفی جمع‌کننده‌ها بر حسب زمان
- شکل ۵-۶) انرژی مصرفی بر حسب ولتاژ تغذیه برای جمع‌کننده‌ها در فرکانس ثابت ۱۰MHz

فهرست شکلها و جداول

- شکل ۵-۷) شکل موجهای جریان سویچینگ جمع‌کننده‌ها: (الف) پایپ‌لاین (ب) ترکیبی ۱۰۳ (ج) آدیباتیک
- شکل ۵-۸) مولدهای تغذیه-کلاک دو فاز آسنکرون: (الف) 2N (ب) 2N2P ۱۰۸
- شکل ۵-۹) مولدهای تغذیه-کلاک دو فاز سنکرون: (الف) 2N (ب) 2N2P ۱۰۸
- شکل ۵-۱۰) کمینه ولتاژ کاری بر حسب فرکانس برای CLA ترکیبی و پایپ‌لاین و CLA آدیباتیک در دو حالت تغذیه-کلاک ایده‌آل و مولد تغذیه-کلاک 2N ۱۱۳
- شکل ۵-۱۱) درصد صرفه‌جویی در انرژی مصرفی CLA آدیباتیک نسبت به CLA های CMOS استاتیک، در دو حالت تغذیه-کلاک ایده‌آل و تغذیه-کلاک 2N در حالت کمینه ولتاژ ۱۱۴
- شکل ۵-۱۲) درصد صرفه‌جویی در انرژی مصرفی CLA آدیباتیک نسبت به CLA های CMOS استاتیک، در حالت ولتاژ ثابت ۳/۳V در دو حالت تغذیه-کلاک ایده‌آل و تغذیه-کلاک 2N ۱۱۴
- شکل ۵-۱۳) شکل موج توان کشیده شده از منبع تغذیه ثابت در CLA های آدیباتیک و CMOS استاتیک: (الف) پایپ‌لاین (ب) ترکیبی (ج) آدیباتیک ۱۱۶
- شکل ۵-۱۴) منحنیهای انرژی مصرفی بر حسب زمان ۱۱۶
- شکل ۵-۱۵) شکل موج جریانهای کشیده شده از منابع تغذیه DC برای CLA ها: (الف) پایپ‌لاین (ب) ترکیبی (ج) آدیباتیک ۱۱۷

فهرست جداول

- جدول ۴-۱) مقایسه جانمایی‌ها ۸۵
- جدول ۵-۱) نتایج مدل‌سازی جمع‌کننده CLA آدیباتیک در $V_{dd}=3/3V$ ۱۰۶
- جدول ۵-۲) توان مصرفی جمع‌کننده CLA آدیباتیک با موندهای کلاک-تغذیه مختلف در فرکانس کاری ۱۰MHz و ولتاژ تغذیه ۳/۳V ۱۱۱

۱ مقدمه

علاقه به کاهش انرژی مصرفی سیستمهای دیجیتال عمدتاً به خاطر موفقیت و تقاضای در حال افزایش سیستمهای جابجاپذیر^۱ مانند کامپیوترهای lap-top، تلفنهای سلولی^۲، PDA^۳ها و هر گونه وسیله الکترونیکی جابجاپذیر می باشد. در این سیستمها مصالحه^۴ ناخوشایند کارایی و سرعت عمل در مقابل اندازه و وزن باتری وجود دارد. هر گونه کاهش در مصرف انرژی، حتی در ازای هزینه افزایش پیچیدگی مدار، حتماً باید دنبال شود تا کارایی این سیستمها از جهت جابجاپذیر بودن بهبود یابد. علاوه بر این تعداد گیتهای تراشهها دائماً در حال افزایش بوده است، در هر سه سال چهار برابر می شده است (قانون مور^۵)، در حالی که انرژی سوئیچینگ گیتها به همان نسبت کاهش نیافته است. در نتیجه در سالهای اخیر توان مصرفی تراشههای با کارایی بالا افزایش قابل ملاحظه ای یافته است و دفع حرارت آنها را سخت تر و سخت تر ساخته است.

علت اصلی این افزایش توان مصرفی به مکانیزم سوئیچینگ در مدارات CMOS مربوط است. همان طور که بسیار معروف است، یک گیت CMOS در هر گذر خروجی، انرژی CV^2 (٪) را مصرف می کند. توان مصرفی را می توان با کاهش ولتاژ تغذیه، خازن یا فعالیت سوئیچینگ مدار کاهش داد اما آن را نمی توان به طور نامحدود کاهش داد. از طرف دیگر نشان داده شده است که اگر فرایند انتقال انرژی از طریق واسطه تلفاتی^۶ به اندازه دلخواه آهسته شود، اتلاف انرژی نیز به اندازه دلخواه کوچک می شود. بر اساس این ایده و به منظور کاهش توان مصرفی، گیتهای منطقی جدیدی به نام گیتهای آدیاباتیک از سال ۱۹۹۲ با استفاده از تکنولوژی CMOS ساخته شده اند و در طی این مدت خانواده های منطقی آدیاباتیک

portable - ۱

cellular - ۲

Personal Digital Assistant - ۳

trade-off - ۴

Moore - ۵

dissipative - ۶

متعددی ارائه شده‌اند. نکته جالبی که این روش را از سایر روشهای کاهش توان تلفاتی متمایز می‌سازد، این است که انرژیهای مدار به جای این که به صورت گرما تلف شوند بازیابی می‌شوند. این روش مخصوصاً در مواردی که علت اصلی تلف توان ناشی از شارژ و تخلیه خازنهای سنگین مدار باشد (یا تلفات دینامیکی) بسیار مؤثر واقع می‌شود. این روش، کاهش تلفات دینامیکی را مد نظر قرار می‌دهد که نوعاً توان تلفاتی غالب در مدارات سویچینگ CMOS می‌باشد. این تلفات ناشی از شارژ و تخلیه مکرر بارهای خازنی می‌باشد. این روش به طراح اجازه می‌دهد که بدون این که نیازی به کاهش سویچینگ ولتاژ یا بار خازنی باشد، مصالحه‌ای میان زمان گذر^۱ و تلفات برقرار سازد. از ویژگیهای دیگر این روش این است که توان مدار از طریق سیگنال کلاک فراهم می‌شود. به عبارت دیگر سیگنال کلاک هم نقش تغذیه‌دهی به مدار و هم نقش زمان‌بندی مدار را به عهده دارد و به همین خاطر به آن تغذیه-کلاک می‌گویند. با گسترش زمانهای صعود و نزول کلاکها (و بدین ترتیب گسترش زمانی که در طول آن اتفاقات سویچینگ رخ می‌دهند) می‌توانیم تلفات انرژی را متناسب با افزایش زمان سویچینگ کاهش دهیم. روش آدیباتیک تلفات انرژی را بر دو اساس کاهش می‌دهد: یکی انتقال آهسته و تدریجی بار بین گره‌های مدار و دیگری بازیافت انرژیهای ذخیره شده در گره‌های مدار. در این روش دو مقوله مطرح می‌شود: یکی مولدهای سیگنالهای تغذیه-کلاک کارآمد^۲ و دیگری مدارات منطقی کارآمدی که بتوانند با این تغذیه-کلاک کار کنند. برای تولید تغذیه-کلاک دو دیدگاه توسعه یافته است: یکی روش شارژ پله‌ای و دیگری روش شارژ رزونانسی. در روش شارژ پله‌ای بار خط تغذیه به طور پله‌ای با سویچ کردن ترانزیستورهای متصل به منابع تغذیه تنظیم شده در N پله ولتاژی بین 0 تا V_{dd} شارژ و تخلیه می‌شود و بدین ترتیب تقریباً یک ولتاژ شیب روی این خط ایجاد می‌شود. در روش شارژ رزونانسی، ولتاژهای تغذیه-کلاک مورد نیاز با استفاده از مدارات رزونانسی RLC ساده تولید می‌شوند. این روش از نظر تئوری از پتانسیل بالایی برای کاهش توان تلفاتی برخوردار است. با این حال در عمل از مشکلات عمده‌ای مانند پیچیدگی مداری و مشکلات مرتبط با تولید تغذیه-کلاک رنج می‌برد. معمولاً مدارات آدیباتیکی که در فرکانسهای پایین خوب کار می‌کنند قادر به کارکرد در فرکانسهای بالا نیستند. همچنین این مدارات معمولاً بر مبنای تغذیه-کلاکهای چند فازه کار می‌کنند و از اینرو به دلیل مشکلات مرتبط با کلاک‌دهی چند فازه و تولید آنها، توسعه و کاربرد آنها با مشکل مواجه شده است.

هدف این پایان‌نامه، انجام یک بررسی جامع بر روی منطق آدیباتیک و مقایسه آن با منطق CMOS استاتیک از طریق یک طراحی عملی می‌باشد. سیستم انتخاب شده برای طراحی، جمع‌کننده پیش‌نگر به

transition -۱

efficient -۲

نقلی^۱ (CLA) ۸ بیتی می‌باشد. این جمع‌کننده را بر مبنای دو منطق آدیباتیک و CMOS استاتیک در یک تکنولوژی 0.6 μ m طراحی می‌کنیم. در منطق CMOS استاتیک طراحی را بر اساس دو روش ترکیبی^۲ و پایپ‌لاین^۳ انجام می‌دهیم. علت انتخاب روش پایپ‌لاین، شباهت بسیار زیاد عملکرد مدارات آدیباتیک به عملکرد ساختارهای پایپ‌لاین می‌باشد. بدین ترتیب می‌توان به وضوح نحوه یکی شدن سیگنالهای کلاک و تغذیه در یک سیگنال تغذیه-کلاک و اثرات آن را مشاهده کرد. تمام شبیه‌سازیهایی که انجام شد بر اساس فهرست اتصالات^۴ اقتباس^۵ شده از جانماییها^۶ صورت گرفت و از اینرو نتایج می‌تواند کاملاً به واقعیت نزدیک باشد. علاوه بر این هر سه طرح را در یک تراشه آزمایشی پیاده کرده‌ایم. بر اساس این طراحیها به مقایسه جامع منطق آدیباتیک و CMOS استاتیک از نقطه‌نظرهای توان مصرفی، کمینه ولتاژ کاری و بیشینه فرکانس کاری خواهیم پرداخت. علاوه بر این مساله نویز سویچینگ در طرحهای مختلف را بررسی و شبیه‌سازی خواهیم کرد و ملاحظه خواهیم کرد که منطق آدیباتیک علاوه بر کاهش توان مصرفی کاهش قابل ملاحظه‌ای در نویز سویچینگ تغذیه نشان می‌دهد. بر اساس نتایج شبیه‌سازی بعد از جانمایی، بسته به فرکانس کاری، جمع‌کننده آدیباتیک نسبت به نمونه ترکیبی CMOS استاتیک صرفه‌جویی ۶۸ تا ۸۲ درصدی و نسبت به نمونه پایپ‌لاین صرفه‌جویی ۸۱ تا ۸۷ درصدی در انرژی (توان) مصرفی نشان می‌دهد. ملاحظات عملی در طراحی مولدهای تغذیه-کلاک را بررسی می‌کنیم و ضمن تشریح مفهوم مدل‌سازی منطق آدیباتیک، روشی را برای طراحی این مولدها پیشنهاد کرده و چند مولد تغذیه-کلاک سنکرون و آسنکرون را برای جمع‌کننده آدیباتیک طراحی می‌کنیم و در نهایت یک مولد تغذیه-کلاک کارآمد و مؤثر را پیشنهاد خواهیم کرد.

در فصل دوم اصول سویچینگ آدیباتیک شرح داده می‌شوند. در این فصل به صورت تحلیلی مساله انرژی مصرفی در مدارات آدیباتیک مورد بحث قرار می‌گیرد و مقایسه تحلیلی یک بافر ساده آدیباتیک با بافر منطق مرسوم^۷ ارائه می‌شود. در فصل سوم گیت‌های منطقی آدیباتیک را مطرح می‌کنیم. در این فصل بعد از ارائه یک دسته‌بندی کلی از منطقهای آدیباتیک، خانواده‌های مختلف آنها شرح داده می‌شوند و بررسی تحلیلی روشهای تولید تغذیه-کلاک نیز ارائه می‌شود. در فصل چهارم به تشریح پیاده‌سازی جمع‌کننده CLA در منطق آدیباتیک و CMOS استاتیک می‌پردازیم و پیاده‌سازی جانماییهای

۱- Carry Look-ahead Adder

۲- combinational

۳- pipeline

۴- netlist

۵- extract

۶- layout

۷- conventional