


بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشگاه صنعتی امیرکبیر  
دانشکده مهندسی کامپیوتر و فناوری اطلاعات

پایان نامه کارشناسی ارشد  
مهندسی کامپیوتر - گرایش معماری کامپیوتر

**بهینه سازی مدارات آسنکرون سنتز شده توسط  
ابزار سنتز Persia با استفاده از تکنیکهای کامپایلری و سنتز سطح  
بالا**

نگارش:

شراره زمان زاده

استاد راهنما:

دکتر حسین پدرام

زمستان ۸۶


بدین وسیله، اینجانب شراره زمان زاده تعهد می‌نمایم که مطالب ارائه شده در این پایان‌نامه حاصل کار پژوهشی و تحقیق اینجانب می‌باشد و قبلاً برای احراز هیچ مدرک دیگری ارائه نشده‌است. رجوع به دست‌آوردهای پژوهشی دیگران که در این پایان‌نامه از آنها استفاده شده، مطابق مقررات ارجاع داده شده است. چنانچه در هر شرایطی این موارد به درستی رعایت نگردد، دانشگاه مجاز به ابطال پایان‌نامه خواهد بود. کلیه حقوق مادی و معنوی این اثر متعلق به دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر می‌باشد.

نام و نام خانوادگی دانشجو: شراره زمان زاده

امضا:

تاریخ:

*Zaman Zadeh*



## تشکر و قدردانی

در طول انجام این پروژه همواره از راهنمایی، پیگیری و دلسوزیهای استاد ارجمندم جناب آقای دکتر پدرام بهره‌مند شدم، بدین وسیله از زحمات ایشان تشکر می‌نمایم. همچنین از مادر مهربانم بخاطر تمام زحمات بیوقفه‌ای که برای من متحمل شده‌اند کمال تشکر و قدردانی را دارم.

در ادامه بر خود لازم می‌دانم از اساتید ارجمند، آقایان دکتر سربازی آزاد و دکتر دهقان که به بنده افتخار داده و داوری این پایان‌نامه را پذیرفتند سپاسگزاری کنم.

همچنین از جناب آقای مهندس مهرداد نجیبی که در طول انجام این پایان‌نامه همواره مرا راهنمایی کرده و با مساعدت‌های خود موجب پیش‌برد هر چه بهتر کار من می‌شدند کمال تشکر را دارم.

در پایان از همفکری دوستان خوبم در آزمایشگاه آسنکرون خانم سمیه رئوفی‌فرد و آقایان بهنام قوامی و مسعود زمانی صمیمانه تشکر می‌کنم.

## بهینه سازی سنتز مدارات آسنکرون با استفاده از تکنیکهای

### کامپایلری و سنتز سنکرون سطح بالا

#### چکیده

طراحی به روش آسنکرون به لحاظ پیچیدگی روند طراحی و کمبود ابزارهای پشتیبانی طراحی خودکار، علیرغم مزیت‌های عمده‌ای که دارد تنها به طور محدودی مورد استفاده قرار گرفته است. در طراحی مدارات سنکرون پروسه طراحی و ابزارهای تجاری CAD مانند: سنتز کننده‌ها، آنالیزگرها، ابزار تایید صحت عملکرد مدار؛ پیشرفت بسزایی در سطوح مختلف پیدا کرده‌اند. از بررسی مدار در سطح بالا گرفته تا طراحی فیزیکی. ولی ابزارهای CAD در حوزه مدارات آسنکرون بسیار محدودند و بسیاری از آنها در فاز مطالعاتی و آزمایشگاهی قرار دارند. بنابر این با حل مسایل مربوط به بهینه‌سازی این ابزارها می‌توان جایگاه مدارات آسنکرون را به آنچه شایسته آنها است رساند و امکان استفاده گسترده از مدارات آسنکرون در کاربردهای متنوع را برای طراحان فراهم آورد. در این پایان‌نامه ما با بکارگیری الگوریتمهای سنتی کامپایلری که سابق بر این در سنتز سطح بالای مدارات سنکرون کاربرد داشته‌اند و بررسی ویژگیهای آنها در بهبود مدارات آسنکرون و تطبیق آنها با شرایط این مدارات، الگوی استاندارد برای کدهای توصیفی مدارات آسنکرون معرفی کرده‌ایم که مستقل از نحوه طراحی کاربر باشند و نتایج سنتز را از حیث توان و مساحت بهبود بخشند این امر با استفاده از مکانیزمهایی نظیر تغییر کد و جابجایی آنها به داخل و خارج از بدنه‌های شرطی و حلقه‌های تکرار و حذف قید شرطها از متغیرها و پورتهای یا حذف کامل بدنه‌های شرطی، ساده‌سازی دستورات عملها و روشهای مشابه دیگر امکان‌پذیر گردیده است. این دست آورد برای بهینه‌سازی ابزار سنتز پرشیا به عنوان فاز قبل از سنتز به آن اضافه شده است.

#### کلمات کلیدی :

تکنیکهای کامپایلری، بهینه‌سازی سنتز سطح بالای مدارات آسنکرون، ابزار سنتز پرشیا، الگوی واسط HTGs

(Hierarchical Task Graphs)

## فهرست مطالب

۱۱	۱- مقدمه
۱۳	۱-۱- مزایای بالقوه مدارات ناهمگام نسبت به مدارات همگام
۱۳	۱-۱-۱ توان مصرفی پایین
۱۴	۱-۱-۲ کارایی در حالت متوسط
۱۵	۱-۱-۳ طراحی به صورت مازول بندی و ساخت یافته
۱۵	۱-۱-۴ مدیریت بهتر اتصالات طویل
۱۵	۱-۱-۵ اجتناب از مشکلات مربوط به پالس ساعت
۱۶	۱-۱-۶ پایداری در مقابل تغییرات عملکرد مدار و منبع تغذیه
۱۶	۱-۱-۷ کاهش تداخل الکترومغناطیسی
۱۶	۲-۱- معایب مدارهای ناهمگام
۱۶	۲-۱-۱ پیچیدگی طراحی
۱۶	۲-۱-۲ حفظ ترتیب عملیات
۱۷	۲-۱-۳ کمبود ابزارهای CAD
۱۷	۲-۱-۴ سربار زیاد مساحت
۱۷	۳-۱- خلاصه
۱۸	۲- مدارات ناهمگام
۱۸	۲-۱-۱-۱ مدل‌های تأخیر
۱۸	۲-۱-۱-۲ مدارهای غیر حساس به تأخیر
۱۹	۲-۱-۱-۳ مدارهای شبه غیر حساس به تأخیر
۲۰	۲-۲- کنترل جریان داده در مدارهای ناهمگام
۲۰	۲-۲-۱ انواع دست دهی پایه
۲۱	۲-۳- کدهای غیر حساس به تأخیر
۲۲	۲-۳-۱ کدهای متداول
۲۲	۲-۳-۲ کد دو ریلی
۲۳	۲-۴- نحوه توصیف ارتباطات ناهمگام با استفاده از زبان VERILOG
۲۷	۲-۵- شناخت بهتر الگوهای PCHB و PCFB
۲۷	۲-۵-۱ ساختار الگوهای PCHB و PCFB
۲۹	۲-۵-۲ مقایسه PCHB و PCFB
۳۱	۲-۶- سنتز آسنکرون در ابزار سنتز برشیا

۳۲	AFE ۱-۶-۲
۳۲	DSA CONVERSION ۲-۶-۲
۳۵	DECOMPOSITION ۳-۶-۲
۳۵	TEMPLATE SYNTHESIZER (TSYN) ۴-۶-۲
۳۶	۷-۲ خلاصه

### ۳- الگوریتمهای کامپایلری

۳۷	۳-۱- کارهای مرتبط در حوزه مدارات همگام
۳۷	۳-۱-۱- معرفی ابزار SPARK
۳۸	۳-۱-۲- معرفی ابزار PACT HDL
۳۹	۳-۲- ساختار کلی کامپایلر
۴۱	۳-۳- الگوی واسط HTG
۴۳	۳-۴- معرفی اجمالی تکنیکهای کامپایلری
۴۳	۳-۴-۱- جابه‌جایی SPECULATION
۴۴	۳-۴-۲- حذف عناصر ثابت در حلقه‌ها
۴۵	۳-۴-۳- باز کردن حلقه
۴۶	۳-۴-۴- توسعه شرط
۴۶	۳-۴-۵- انتشار متغیر و عدد ثابت
۴۷	۳-۴-۶- حذف کد غیر ضروری
۴۷	۳-۴-۷- GVN
۴۸	۳-۴-۸- حذف زیر عبارتهای متداول (CSE)
۴۹	۳-۵- خلاصه

### ۴- تکنیکهای کامپایلری در مدارات آسنکرون

۵۱	۴-۱- بررسی سهم مدارات تشخیص خاتمه در اندازه و توان مصرفی مدارات ناهمگام
۵۸	۴-۲- الگوی واسط استفاده شده در کامپایلر ناهمگام
۵۸	۴-۲-۱- تغییر در نودهای گراف HTG
۵۹	۴-۲-۲- استفاده از DDG به جای DFG
۶۱	۴-۳- قوانین جابه‌جایی دستورالعملها
۶۴	۴-۴- دست آوردهای تکنیکهای کامپایلری در مدارات ناهمگام
۶۴	۴-۴-۱- تحلیل حلقه در کد توصیف ورودی مدارات آسنکرون
۶۶	۴-۴-۲- حذف عناصر ثابت از حلقه‌ها
۶۶	۴-۴-۳- شرایط آنکه عبارتی عنصر ثابت باشد
۶۷	۴-۴-۴- الگوریتم تشخیص عناصر ثابت در حلقه
۶۸	۴-۴-۵- تاثیر حذف عناصر ثابت در ابزار پرشیا
۶۹	۴-۴-۳- SPECULATION
۶۹	۴-۴-۱- چند نکته در مورد جابه‌جایی دستورات Read، Write و دستورات انتساب رجیسترهای آنها از بدنه‌های شرطی (Factorization)

۷۱	۴-۴-۴ توسعه شرط
۷۲	۴-۴-۴ بررسی شرایط مختلف خارج نمودن دستورات از بدنه شرطی
۷۴	۴-۴-۴ الگوریتم CEXP
۷۵	۴-۴-۵ تاثیر توسعه شرط در ابزار پرشیا
۷۵	۴-۵-۵ ساختار عمومی اعمال تکنیکهای کامپایلری
۷۹	۴-۶-۱ ارایه نتایج
۷۹	۴-۶-۱ REED-SOLOMON
۸۰	۴-۶-۲ ASYNCHRONOUS CPU
۸۰	۴-۶-۳ تخمین انرژی
۸۱	۴-۶-۳-۱ توان دینامیک
۸۲	۴-۶-۳-۲ توان اتصال کوتاه
۸۲	۴-۶-۳-۳ توان استاتیک
۸۲	۴-۶-۳-۴ تخمین انرژی با شمارش transition ها

---

## ۵- نتیجه گیری

۸۵ ۵-۱- محوره‌های مطالعه و گسترش بیشتر در آینده

## ۸۳ واژه نامه

---

## ۸۶ فهرست منابع




## فهرست شکلهای، جدولها و نمودارها

شکل ۱-۱	مقایسه سیستم سنکرون و آسنکرون	۱۱
شکل ۱-۲	ساختار کلی انتقال اطلاعات در مدارهای ناهمگام	۲۰
شکل ۲-۲	پروتکل‌های دست دهی پایه ناهمگام (a) دست‌دهی دو مرحله‌ای (b) دست‌دهی چهار مرحله‌ای	۲۱
شکل ۱-۲	توصیف مازول write	۲۶
شکل ۲-۲	توصیف مازول Read	۲۶
شکل ۳-۲	توصیف مازول PersiaSimLib	۲۶
شکل ۶-۲	بافر ساده	۲۷
شکل ۷-۲	بافر PCHB/PCFB	۲۷
شکل ۸-۲	توصیف SLP مربوط به PCHB	۲۸
شکل ۹-۲	توصیف SLP مربوط به PCFB	۲۸
شکل ۱۰-۲	اتصال دو بافر PCFB	۳۰
شکل ۱۱-۲	زنجیره‌ای از بافرهای PCFB	۳۰
شکل ۱۲-۲	اتصال دو بافر PCHB	۳۰
شکل ۱۳-۲	زنجیره‌ای از بافرهای PCHB	۳۰
شکل ۱۴-۲	حلقه‌ای از بافرها	۳۱
شکل ۱۵-۲	نمای کلی ابزار سنتز	۳۲
شکل ۱۶-۲	نمونه‌ای از کد ورودی برنامه DSA Conversion	۳۳
شکل ۱۷-۲	نمونه‌ای از خروجی برنامه DSA Conversion	۳۴
شکل ۱۸-۲	مجموعه‌های مستقل	۳۴
شکل ۱۹-۲	نمونه‌ای از کد خروجی برای مازول X3	۳۵
شکل ۲۰-۲	توصیف CSP یک مدار NOR چهار ورودی	۳۶
شکل ۲۱-۲	فرم کلی برای توصیف رفتاری مدارات PCFB/PCHB	۳۶
شکل ۱-۳	جایگاه ابزار SPARK در روند سنتز مدارات سنکرون	۳۸
شکل ۲-۳	جایگاه ابزار PACT HDL در روند سنتز مدارات سنکرون	۳۹
شکل ۳-۳	ساختار کامپایلر سخت افزاری	۴۰
شکل ۴-۳	الف) نود مرکب معرف عبارت شرطی - ب) نود حلقه در گراف HTG	۴۲
شکل ۵-۳	مثالی از پیاده‌سازی طرح ورودی با استفاده از گراف‌های انتزاعی	۴۳
شکل ۶-۳	جابه‌جایی احتکاری کد	۴۴
شکل ۷-۳	حذف عناصر ثابت از حلقه‌ها	۴۵
شکل ۸-۳	مثالی از باز کردن حلقه	۴۶
شکل ۹-۳	توسعه شرط	۴۶
شکل ۱۰-۳	مثال برای انتشار متغیر یا عدد ثابت	۴۷
شکل ۱۱-۳	نمونه‌ای از حذف کد غیر ضروری	۴۷
شکل ۱۲-۳	GNV عبارتهای هم‌ارز را بر اساس محتوا شناسایی میکند	۴۸

- شکل ۱۳-۳ (a) کد ورودی (b) تشخیص میدهد  $Data = A$  (c) VCP اعمال میشود (d) کد غیر ضروری  $A=Data$  حذف میگردد ..... ۴۸
- شکل ۱۴-۳ حذف زیرعبارتهای متداول ..... ۴۸
- شکل ۱-۴ ساختار داخلی یک بافر PCFB ساده ..... ۵۱
- شکل ۲-۴ ساختار کلی مدار ناهمگام ..... ۵۳
- جدول ۱-۴ حجم افزوده شده به مدار به ازای افزایش یک پورت خروجی تک بیتی ..... ۵۳
- نمودار ۱-۴ (الف) افزایش حجم (ب) نسبت حجم قسمت دستدھی به حجم کل مدار - مربوط به جدول ۱-۴ ..... ۵۴
- جدول ۲-۴ حجم افزوده شده به بافر تک بیتی به ازای افزایش یک پورت ورودی ..... ۵۴
- نمودار ۲-۴ (الف) افزایش حجم (ب) نسبت حجم قسمت دستدھی به حجم کل مدار - مربوط به جدول ۲-۴ ..... ۵۵
- جدول ۳-۴ حجم افزوده شده به بافر تک بیتی به ازای افزایش یک بیت ..... ۵۵
- نمودار ۳-۴ (الف) افزایش حجم (ب) نسبت حجم قسمت دستدھی به حجم کل مدار - مربوط به جدول ۳-۴ ..... ۵۶
- جدول ۴-۴ مقایسه میان حجم بافر با ورودی شرطی و غیر شرطی ..... ۵۶
- نمودار ۴-۴ (الف) افزایش حجم (ب) نسبت حجم قسمت دستدھی به حجم کل مدار - مربوط به جدول ۴-۴ ..... ۵۷
- شکل ۳-۴ ساختار fork join و وابستگی داده در آن ..... ۵۹
- شکل ۴-۴ رابطه دسترس پذیری جزئی ..... ۶۳
- شکل ۶-۴ تحلیل بخش DSA تکنیک حذف عناصر ثابت حلقه ..... ۶۸
- شکل ۷-۴ بازه مجاز برای حرکت دستور انتساب ..... ۷۰
- شکل ۸-۴ نمونه‌ای از جابه‌جایی دستور write به خارج از بدنه شرطی (فاکتورگیری دستور Write) ..... ۷۰
- شکل ۹-۴ مسیرهای اجرایی یک عبارت شرطی ..... ۷۱
- شکل ۱۰-۴ نحوه اعمال الگوریتم CSC ..... ۷۱
- شکل ۱۱-۴ ناسازگاری میان وابستگیهای داده‌ای در بدنه های شرطی متناظر - فرمت خروجی دستورات از بدنه شرطی ..... ۷۳
- شکل ۱۲-۴ تحلیل بخش تقسیم بندی تکنیک حذف بدنه شرطی ..... ۷۵
- شکل ۱۳-۴ ساختار عمومی ..... ۷۸
- شکل ۱۴-۴ مدار تصحیح و تشخیص خطای Reed-Solomon ..... ۸۰
- شکل ۱۵-۴ Asynchronous CPU ..... ۸۰
- شکل ۱۶-۴ بار خازنی موجود در خروجی گیت ..... ۸۱
- شکل ۱۷-۴ ساختار مدارات CMOS ..... ۸۱
- شکل ۱۸-۴ جریان اتصال کوتاه ..... ۸۲
- شکل ۱۹-۴ مساله fan-out و بار خازنی ناشی از آن ..... ۸۳
- شکل ۲۰-۴ شمارش transition ها در ورودی ..... ۸۴
- نتایج تکنیکهای کامپایلری بر Chienforny ..... ۸۴
- نتایج تکنیکهای کامپایلری بر Fsyndrom ..... ۸۴
- نتایج تکنیکهای کامپایلری بر RiBm ..... ۸۴
- نتایج نهایی تکنیکهای کامپایلری بر RS ..... ۸۵

## ۱- مقدمه

با پیشرفت تکنولوژی ساخت و کاهش اندازه مدارات، گنجایش و چگالی، سرعت و توان مصرفی محصولات افزایش یافته است. در مقابل؛ هر نسل از تکنولوژی، قیود و محدودیتهای خاص خود را به ارمغان می‌آورد و در طراحی‌های مختلف دارای توابع هزینه متفاوتی می‌باشد. برای مثال در تکنولوژی ساب میکرون عمیق تاخیر اتصالات طولانی و سنکرون‌سازی اتصالات بلوکهای موجود در سطح یک تراشه بسیار مورد توجه قرار گرفته است. به علاوه تغییرات محیطی رو به افزایش است و طراحان را مجبور می‌سازد تا بازه زمانی بزرگتری را برای مواجهه با محدودیتهای زمانی در نظر گیرند که این امر موجب کاهش کارایی سیستم می‌گردد تولید و توزیع نامناسب سیگنال ساعت نیز می‌تواند موجب بروز مشکل "انحراف از پالس ساعت"<sup>1</sup> و زیر سوال رفتن کارایی سیستم گردد. این تاثیرات موجب می‌شود که طراحان مدارات سنکرون تلاشهای زیادی را برای انجام شبیه‌سازی و ارزیابی طراحی فیزیکی در راستای کاهش زمان طراحی و کاهش میزان خطا در آن به کار برند. بنابراین نیاز به روشهای طراحی‌ای که بتواند این مشکلات را کم رنگ کرده و راه حلی برای آنها ارایه دهد، هر چه بیشتر احساس می‌شود. یکی از این روشها، طراحی مدارات آسنکرون می‌باشد. زیرا که راه‌حلهای بسیار مناسبی را برای برخورد با مشکلات مختلف نظیر مدیریت اتصالات طویل، قدرت و پایداری مدار در مقابل تغییرات عملکردی و جلوگیری از بروز مشکلات ناشی از سیگنال ساعت؛ ارایه می‌دهد. بر خلاف مدارات سنکرون در مدارات آسنکرون بلوکهای مختلف از طریق دست‌دهی مبتنی بر رویداد با هم ارتباط می‌گیرند و در این راه از کانالهای نشان داده شده در شکل ۱-۱ استفاده می‌نمایند. بنابراین همزمان‌سازی و برقراری ارتباط در طراحی‌های آسنکرون فقط در زمان لازم اتفاق می‌افتد، نه به صورت پررودیک و در هر سیکل ساعت.



شکل ۱-۱ مقایسه سیستم سنکرون و آسنکرون

مشکل پیش روی طراحی به روش ناهمگام، پیچیدگی روند طراحی و کمبود ابزارهای پشتیبانی طراحی خودکار است که باعث شده علیرغم مزیت‌های عمده‌ای که مدارات ناهمگام دارند به طور محدودی مورد استفاده قرار گیرند. در طراحی مدارات همگام

<sup>1</sup> Clock Skew

پروسه طراحی و ابزارهای تجاری CAD مانند: سنتز کننده‌ها، آنالیزگرها، ابزار تایید صحت عملکرد مدار، پیشرفت بسزایی در سطوح مخلف پیدا کرده‌اند. از بررسی مدار در سطح بالا گرفته تا طراحی فیزیکی. ولی ابزارهای CAD در حوزه مدارات ناهمگام بسیار محدودند و بسیاری از آنها در فاز مطالعاتی و آزمایشگاهی قرار دارند. بنابر این با حل مسایل مربوط به بهینه‌سازی این ابزارها می‌توان جایگاه مدارات آسنکرون را به آنچه شایسته آنها است رساند و امکان استفاده گسترده از مدارات آسنکرون در کاربردهای متنوع را برای طراحان فراهم آورد.

در ابزار پرشیا مدارات آسنکرون بر اساس مدل تاخیر QDI و پروتکل دست دهی ۴ فاز تولید و به پروسه‌های بسیار ریزی که قابل انطباق به الگوهای PCHB,PCFB باشد، شکسته می‌شوند. در ابزار پرشیا از زبان verilog CSP برای توصیف سطح بالای مدارات آسنکرون استفاده می‌شود؛ و عملیات خواندن و نوشتن روی کانالهای ارتباطی با افزودن ماکروهایی که بصورت PLI پیاده سازی شده‌اند امکان پذیر گردیده است. بخش آسنکرون ابزار سنتز Persia طی مراحل نشان داده شده در شکل ۲-۱۵، این توصیف سطح بالا را به یک Netlist از سلولهای استاندارد تبدیل می‌کند. توصیف ماژولها در هر یک از این مراحل با زبان verilog CSP می‌باشد بنابراین در کنار تمام این مراحل می‌توان با انجام شبیه‌سازی از صحت عملکرد مدار سنتز شده اطمینان حاصل کرد. مدارهای همگام دارای دو مشخصه اصلی می‌باشند: ۱. همه سیگنالها باید باینری باشند. ۲. همه اجزاء موجود در طرح باید از یک سیگنال پالس ساعت سراسری<sup>۱</sup> برای همگام شدن با یکدیگر استفاده کنند. بطور کلی می‌توان به مدارهایی که دارای دو مشخصه فوق نباشند ناهمگام اطلاق نمود. مدارهای ناهمگام برخلاف همتایان همگامشان که از یک سیگنال سراسری برای زمانبندی وقایع استفاده می‌کنند، از قراردادهای دستهدی<sup>۲</sup> بین اجزاء برای همگام‌سازی، انتقال اطلاعات و برقراری ترتیب اجرای عملگرها استفاده می‌نمایند. به عبارت دیگر در مدارهای ناهمگام از سیگنالهای محلی برای زمانبندی استفاده می‌شود.

از لحاظ پیشینه تاریخی ایده طراحی مدارهای ناهمگام در دهه ۱۹۵۰ بوسیله هافمن و مولر برای اولین بار مطرح شد. در ابتدای پیدایش اولین مدارهای دیجیتال، مرزبندی مدارهای همگام و ناهمگام چندان پررنگ نبود ولی با پیدایش مدارهای مجتمع، طراحی‌های سنکرون بدلیل سهولت در طراحی و بررسی زمانبندی، گوی سبقت را ربودند و تا دو دهه پیش از این طراحی ناهمگام تحت تاثیر سلطه طراحی همگام و استفاده از الگوهای مبتنی بر سیگنال ساعت و همزمانی سراسری در کاربردهای صنعتی به فراموشی سپرده شد.

تا زمانی که طولانی‌ترین زمان محاسبات مدارات منطقی ترتیبی میان فیلیپ فلاپها کوچکتر از دوره پالس ساعت سیستم باشد، سیستم به خوبی کار می‌کند. اما به علت متفاوت بودن تاخیر انتشار در مسیرهای مختلف، میان لبه‌های ساعت محلی و پالس

<sup>1</sup> Global Clock

<sup>2</sup> Handshaking

ساعت مرکزی انحراف بوجود می‌آید که این پدیده را "انحراف از پالس ساعت" می‌نامند. راه‌حلهای آرایه شده در این زمینه تاکنون توانسته است این مشکل را به ۴-۵٪ زمان پالس ساعت محدود نماید ولی با روند رو به رشد تکنولوژی ساب‌میکرون مشکل انحراف از پالس ساعت حادتر و پرهزینه‌تر گردیده است. بنابراین در سالهای اخیر مدارهای آسنکرون با توجه به مزایای فراوانی که بر مدارهای سنکرون دارند، دوباره به صحنه بازگشته‌اند.

## ۱-۱- مزایای بالقوه مدارات ناهمگام نسبت به مدارات همگام

### ۱-۱-۱ توان مصرفی پایین

کاهش توان مصرفی در سیستم‌های قابل حمل از این جهت که باعث افزایش طول عمر باتری می‌شود، اهمیت فراوانی دارد. در مدارهای بزرگ و با سرعت بالا نیز افزایش توان مصرفی، باعث افزایش هزینه‌های بسته‌بندی<sup>۱</sup> خواهد شد؛ زیرا که هر چه مدار توان بیشتری مصرف کند، باید از مکانیزم‌هایی جهت رساندن توان بیشتر به مدار استفاده کرد. این امر خود مستلزم آن است که راه کارهایی برای کاهش گرمای ناشی از این توان مصرف بالا در مدار مجتمع بکار گرفته شود.

در مدارات ناهمگام به دو روش می‌توان مصرف توان را کاهش داد: یک روش کم کردن سطح ولتاژ منبع تغذیه است و دیگری بهره برداری از مزایای مکانیزم مبتنی بر رویداد در مقابل شبکه توزیع پالس ساعت می‌باشد.

چون مدارهای ناهمگام معمولاً تا حد زیادی در برابر تغییرات ولتاژ منابع تغذیه مقاوم هستند، و با کاهش سطح ولتاژ در آنها تنها سرعت مدار تا حدی کاهش می‌یابد، می‌توان با کاهش دادن ولتاژ به موازنه بهینه‌ای میان سرعت و توان مصرفی دست یافت.

برای مدارات CMOS اسراف توان در هر دو مود فعال و انتظار<sup>۲</sup> اتفاق می‌افتد. در حالت فعال بیشترین بخش مصرفی توان مربوط به فعالیتهای سویچینگ است. از آنجایی که سیستمهای آسنکرون مبتنی بر رویداد هستند میزان فعالیتهای آنها به رویدادهایی که به مدار وارد می‌شود بستگی پیدا میکند. در این حالت تنها بخشی از مدار که برای پاسخ‌گویی به رویداد اتفاق افتاده مورد نیاز است فعال می‌گردد و سایر قسمتها کاملاً غیر فعال خواهند بود و هیچگونه تغییری در سیگنالهای Pre-Charge و Discharge آنها رخ نخواهد داد. بنابراین مدارات آسنکرون را از نظر توان مصرفی می‌توان با سیستمهای سنکرونی که در آنها تکنیکهای گیت-بندی پالس ساعت جهت بهینه‌سازی استفاده شده مقایسه کرد. وانگهی شبکه توزیع پالس ساعت در مدارهای همگام از ترانزیستورهای تشکیلی شده که به دلیل نیاز به fan out بالا دارای مساحت زیادی هستند در نتیجه اتلاف توان بالایی را منجر می‌شوند.

<sup>1</sup> Packaging

<sup>2</sup> Standby

ولی در مود انتظار اتلاف توان به وسیله جریان نشتی تمام ترانزیستورها در سیستم تخمین زده می‌شود. این مشکل در اندازه کوچکتر هر دو نوع مدار همگام و ناهمگام حادث می‌شود.

### ۱-۱-۲ کارایی در حالت متوسط

پایان عملیات در هر قسمت از مدار به عوامل مختلفی بستگی دارد از جمله این عوامل می‌توان به تغییرات دمای محیط، تغییرات ولتاژ تغذیه، تغییر سرعت ترانزیستورها در اثر پروسه ساخت و یا وابستگی عملیات به محتوای داده ورودی اشاره نمود. مدارهای همگام مجبورند قبل از نگهداری نتایج منتظر بمانند تا تمام محاسبات احتمالی به اتمام برسد به این معنی که باید بیشترین تاخیر در بدترین حالات عوامل یاد شده را در نظر گرفت و بر اساس آن پایین‌ترین فرکانس کاری مدار را که عملکرد صحیح آن را تضمین می‌کند، استفاده نمود که این موضوع به کارایی بدترین حالت منجر می‌شود. در عمل هر بلوک در سیستم آسنکرون با محیط اطراف خود می‌تواند بلافاصله بعد از اتمام کار قبلی ارتباط برقرار نماید. یا به عبارت دیگر زمان عملیات محاسباتی، تابع تاخیر حقیقی بلوک‌هایی است که داده را برای انجام عملیات بر روی آنها تحویل گرفته‌اند، بنابراین کارایی حالت میانگین را ارائه می‌دهند. این امر می‌تواند برای مدارهایی که در آنها کارایی بدترین حالت و کارایی حالت میانگین اختلاف قابل ملاحظه‌ای دارد، مزیت قابل توجهی محسوب شود.

### ۱-۱-۳ طراحی به صورت ماژول بندی و ساخت یافته

در مدارات آسنکرون یک بلوک از طریق پروتکل‌های دست‌دهی معروف با بلوک‌های همسایه ارتباط برقرار می‌کند که محاسبات داخلی بلوک را از خارج آن مجزا و ایزوله می‌سازد و به هر بلوک این قابلیت را می‌بخشد که به صورت مستقل طراحی و به سادگی به هم متصل شوند و یک سیستم بزرگتری را تشکیل دهند. علاوه بر آن قابلیت استفاده از واحدهای از قبل طراحی شده، در طراحی مدارات پیچیده‌تر باعث افزایش سرعت طراحی، ساخت و آزمون‌پذیری می‌شود. بکارگیری مکانیزم دست‌دهی برای مدارهای ناهمگام این امکان را فراهم می‌آورد تا از بلوک‌های از قبل طراحی شده، حتی اگر این بلوک‌ها دارای سرعت‌های متفاوت باشند و یا با روش‌های مختلفی سنتز شده باشند، استفاده نمایند.

### ۱-۱-۴ مدیریت بهتر اتصالات طویل

یک خاصیت کلیدی مدارات آسنکرون قابلیت ارتباط مبتنی بر کانال با استفاده از تسهیلات پروتکل‌های دست‌دهی می‌باشد. که بدون توجه به فاصله میان بلوک‌ها، طرح را به یک طرح مبتنی بر SOC گسترش می‌دهد. در عمل برای کاهش کارایی گلوگاه‌های ایجاد شده در کانال‌های طویل، بافرهای ناهمگام درج می‌شود. اتصالات طولانی در مدارات همگام به وسیله روشی به نام latency insensitive انجام می‌شود که در آن قصد بر ایزوله کردن بخش‌های از مدار و مستقل نمودن آنها از تاخیر دارد. ولی این به استفاده بیشتر از فضا و مدارات کنترلی پیچیده‌تر منتهی می‌گردد.

### ۱-۱-۵ اجتناب از مشکلات مربوط به پالس ساعت

استفاده از یک سیگنال پالس ساعت سراسری برای زمان‌بندی در مدارهای سنکرون به این معنی است که این سیگنال باید در تمام قسمت‌های مدار مجتمع توزیع شود. گسترش ابعاد مدارهای مجتمع باعث افزایش تاخیر فیزیکی سیم‌های حامل پالس ساعت خواهد شد و این مساله موجب می‌شود قسمت‌های مختلف مدار، تغییر وضعیت روی سیگنال پالس ساعت را با تاخیر متفاوت مشاهده نمایند و در واقع از حالت سنکرون خارج شوند. همانطور که می‌دانیم این مساله یکی از مشکلات عمده طراحی سنکرون به شمار می‌رود.

از یک سو با کاهش ابعاد ترانزیستور و در پی آن افزایش فرکانس کاری مدار و از سوی دیگر با افزایش ابعاد مدار مجتمع و افزایش تاخیر ناشی از آن، مشکلات ناشی از انحراف پالس ساعت نمود بیشتری پیدا می‌کند. از آنجا که سیستم آسنکرون به جای سیگنال ساعت از مکانیزم دست‌دهی برای همزمانی ارتباط استفاده می‌کند، تمام مشکلات مربوط به سیگنال ساعت نظیر "انحراف از پالس ساعت" و توزیع سیگنال ساعت کاملاً حذف می‌شود و زمان طراحی پایین می‌آید.

## ۱-۱-۶ پایداری در مقابل تغییرات عملکرد مدار و منبع تغذیه

این پایداری به این علت است که مدارات آسنکرون از مکانیزم کشف خاتمه انتقال اطلاعاتی استفاده می‌کند، که یا بر مبنای تاخیر تطبیق یافته بنا شده یا مستقل از تاخیر سیمها و گیتها می‌باشد. بنابراین تغییر منبع تغذیه، فرآیند ساخت و حتی تغییر در تکنولوژی در عملکرد مدار تاثیر نمی‌گذارد. زیرا که مدارهای کشف خاتمه انتقال اطلاعات، خود به خود با ایجاد این تغییرات در مدار منطبق می‌شوند.

## ۱-۱-۷ کاهش تداخل الکترومغناطیسی

تمام عملیات در سیستمهای همگام در یک لبه با بازه زمانی کوتاه و در اثر تراکم انرژی در فرکانس ساعت و هارمونیهای آن متمرکز شده‌اند. بنابراین نویز قابل ملاحظه‌ای در این فرکانسها وجود دارد. بهتر است فعالیتها در سیستمهای آسنکرون به صورت تصادفی گسترش یابد تا به طیف نویز توزیع شده و مقدار ماکزیمم نویز کمتری منجر شود.

## ۱-۲-۱-۲ معایب مدارهای ناهمگام

### ۱-۲-۱-۱ پیچیدگی طراحی

طراحی مدارهای ناهمگام به روش دستی مشکل‌تر از مدارهای همگام است. در یک مدار همگام، طراح منطق ترکیبی<sup>۱</sup> لازم برای محاسبه تابع مورد نظر را تعریف و آن را با Latchها احاطه می‌کند. با تنظیم طولانی تر پالس ساعت تمام نگرانیها از جانب Hazardها (تغییرات ناخواسته سیگنالها) و حالت گذرای سیستم از بین می‌رود. درمقابل، طراحان مدارهای ناهمگام باید توجه زیادی به حالت‌های گذرای سیستم داشته باشند و Hazardها هم باید از مدار حذف شده، یا جلوی تولید آنها از ابتدا گرفته شود.

### ۱-۲-۱-۲ حفظ ترتیب عملیات

ترتیب عملیات که در مدارهای همگام با قرار دادن Latch در مدار تثبیت می‌شود، باید به دقت در کنترل مدارهای ناهمگام بررسی شود. در مدارهای ناهمگام ترتیب درست عملیات توسط دستورات دست‌دهی کنترل می‌شود و هر گونه عدم هماهنگی در رسیدن به موقع سیگنالها در مسیرهای مختلف خط لوله می‌تواند ترتیب اجرای مراحل مختلف آن را برهم زده و با مشکل مواجه کند.

<sup>1</sup> Combinational Logic

<sup>2</sup> Ordering



### ۱-۲-۳ کمبود ابزارهای CAD

متأسفانه مدارهای ناهمگام نمی‌توانند از ابزارهای CAD موجود یا پیاده‌سازی جایگزین سیستم‌های همگام استفاده نمایند. ابزارهای جایابی<sup>۱</sup>، مسیریابی<sup>۲</sup>، تکه‌سازی<sup>۳</sup> سنتز و ابزارهای دیگر CAD نیاز به تغییراتی برای مدارهای ناهمگام دارند، یا اصولاً برای این مدارها قابل استفاده نمی‌باشند.

### ۱-۲-۴ سربار زیاد مساحت

از طرفی دیگر مدارات آسنکرون دارای نقاط ضعف سربار بالای مساحت می‌باشند. که این امر ناشی از اضافه شدن مدارات کنترلی است که وظیفه همزمان سازی وقایع و تشخیص معتبر بودن سیگنالهای ورودی و خروجی را بر عهده دارند. گرچه امروزه به علت کاهش اندازه المانهای مدار، مساحت مشکل حادی به حساب نمی‌آید ولی با توجه به اینکه افزایش مساحت باعث افزایش توان نشی می‌شود و تفاوت فاحش حجم یک مدار ناهمگام با نمونه مشابه همگام آن، مساله سربار مساحت در این نوع مدارات به عنوان یک نقطه ضعف محسوب می‌شود.

## ۱-۳- خلاصه

در این بخش به معرفی اجمالی مدارات آسنکرون، مزایا و معایب آن پرداختیم. در این پایان‌نامه این الگوریتمها در حوزه آسنکرون بررسی می‌شوند و بیان می‌شود که چه الگوریتمهایی تاثیر بیشتری بر این نوع مدارات دارند و از چه جهت موجب بهبود این مدارات می‌شوند.

در فصل ۲ به توضیح خصوصیات مدارهای آسنکرون QDI که مدارات مورد استفاده در این پایان‌نامه می‌باشند می‌پردازیم و ویژگی‌های کلی آنها نظیر نحوه دست‌دهی، کدینگ مورد استفاده برای انتقال داده، زبان توصیف RTL در این مدارات، ساختارهای PCFB/PCHB و ابزار سنتز پرشیا مورد بررسی قرار می‌گیرند.

در فصل ۳ به تکنیکهای کامپایلری پرداخته می‌شود. ابتدا کارهایی که پیش از این در زمینه بهبود نتیجه سنتز در حوزه سنکرون انجام شده را معرفی می‌کنیم. بعد کامپایلر را تعریف و الگوی واسط مورد استفاده در آن را مرور می‌کنیم. در انتها تکنیکهای سنتی کامپایلری را تعریف و بعضی قاعده‌هایی که برای جابه‌جایی کد استفاده کرده‌ایم را تعریف می‌نماییم.

<sup>1</sup> Placement

<sup>2</sup> Routing

<sup>3</sup> Partitioning

## ۲- مدارات ناهمگام

### ۲-۱- مدلهای تأخیر

برای طراحی مدارات ناهمگام روشهای گوناگونی وجود دارد. مهمترین عاملی که شیوه‌های مختلف طراحی را از هم متمایز می‌سازد نحوه بر خورد آنها با مساله تأخیر در این مدارهاست. به طور کلی برای طراحی مدارات دیجیتال صرفنظر از همگام یا ناهمگام بودن آنها لازم است تا فرضهایی در مورد زمانبندی عناصر تشکیل دهنده طرح مانند سیمها و المانها صوت پذیرد تا بتوان با تشخیص مسیرهای بحرانی، زمانبندی سیگنالهای کنترلی را انجام داد. مدلهای تأخیر به سه دسته کلی تقسیم می‌شوند:

مدل تأخیر ثابت<sup>۱</sup>: در این روش، تأخیر هر عنصر مقدار ثابتی در نظر گرفته می‌شود.

مدل تأخیر محدود: در این مدل، تأخیر عنصر هر مقدار نامشخصی را در یک بازه زمانی معین محدود می‌تواند داشته باشد.

مدل تأخیر نامحدود: در این مدل، تأخیر عنصر هر مقدار غیر بی‌نهایتی می‌تواند باشد.

با در نظر گرفتن مدلهای فوق مدارات ناهمگام به پنج دسته زیر تقسیم‌بندی می‌شوند: ۱. مدارهای تأخیر کراندار<sup>۲</sup>. ۲. مدارهای

غیر حساس به تأخیر<sup>۳</sup>. ۳. مدارهای شبه غیرحساس به تأخیر<sup>۴</sup>. ۴. مدارهای غیرحساس به سرعت<sup>۵</sup>. ۵. مدارهای self-tim [Tug05]

### ۲-۱-۱ مدارهای غیر حساس به تأخیر

در مدارهای غیر حساس به تأخیر، تأخیر عناصر و سیمها دلخواه و نامحدود است. در این گونه مدارها هیچگونه پیش‌فرضی و یا شرطی در مورد تأخیر المانهای موجود در طرح در نظر گرفته نمی‌شود از این رو تغییر شرایط محیطی هیچگونه تأثیری بر عملکرد مدار ندارد بنابراین باعث اختلال در عملکرد صحیح مدار نمی‌شود. پس اینگونه مدارها پایداری زیادی در برابر شرایط

<sup>1</sup> Fixed Delay

<sup>2</sup> Bounded Delay

<sup>3</sup> Delay Insensitive

<sup>4</sup> Quasi-Delay Insensitive

<sup>5</sup> Speed Independent

محیطی دارند. در مدارهای حساس به تأخیر فرض می‌شود که زمان کافی به عنصر داده شده‌است تا محاسبات خود را انجام دهد اما در مدارهای غیرحساس به تأخیر چنین فرضی وجود ندارد و به جای آن از مدار تشخیص/تمام<sup>۱</sup> در گیرنده داده استفاده می‌شود. گیت‌های تک خروجی متداول مانند XOR, OR, AND و ... هیچکدام برای کار در محیط‌های غیرحساس به تأخیر مناسب نیستند، زیرا می‌توانند فقط با یک گذر روی ورودی، خروجی را تولید کنند. بنابراین نمی‌توان از آنها به عنوان عناصر همگام‌ساز استفاده کرد. برای این منظور می‌توان از یک عنصر خاص به نام C-Element که توسط مولر<sup>۲</sup> ابداع شده‌است استفاده کرد. این عنصر هرگاه دو ورودی آن گذر داشته و صفر شوند، خروجی صفر و اگر هر دو گذر داشته و یک شوند خروجی یک تولید کرده و در غیر این صورت مقدار قبلی را حفظ می‌کند. برای ساخت مدارهای عملی ناهمگام غیرحساس به تأخیر، ابتدا باید بتوانیم پیمانه‌هایی<sup>۳</sup> طراحی کنیم که هم از شرایط مدارهای ناهمگام پیروی کنند و هم توانایی کافی برای ارائه کارکردهای دامنه وسیعی از مدارها را داشته باشند. همانطور که دیدیم قطعات معمولی قابلیت تولید کارکردهای کافی را ندارند، بنابراین می‌توانیم خود قطعات را به روشی دیگر (مثلاً تأخیرکراندار) طراحی کنیم و از آنجا که ارتباطات غیرحساس به تأخیر است، مدار نهایی غیر حساس به تأخیر خواهد بود. [Mol85]

## ۲-۱-۲ مدارهای شبه‌غیرحساس به تأخیر

در مدارهای شبه غیرحساس به تأخیر (QDI) برخی از شاخه‌ها همزمان<sup>۴</sup> فرض می‌شود. منظور از شاخه‌های همزمان، شاخه‌های مختلف یک سیم است که اختلاف تأخیر دو شاخه در آن قابل نظر باشد. این فرض علی‌رغم سادگی، در عمل بسیار مؤثر است. در این مدارها کافی است رسیدن سیگنال در یکی از شاخه‌ها را تشخیص داده، فرض کنیم که در شاخه‌های دیگر نیز سیگنال در همان زمان دریافت شده است. مدارهای شبه غیرحساس به تأخیر هیچگونه پیش‌فرضی یا شرط محدود کننده‌ای برای شاخه‌های همزمان در نظر نمی‌گیرند. یا به عبارت دقیق‌تر تفاضل تأخیر دو به دوی شاخه‌های خروجی از تأخیر پردازش در واحدهای تشکیل دهنده طرح کمتر است. البته این شرط به این علت است که چون در این حالات تنها از یکی از قسمت‌ها سیگنال تصدیق گرفته می‌شود بنابراین با دریافت آن باید از اتمام کار مابقی قسمت‌ها اطمینان حاصل کرده باشیم. QDI پایدارترین خط لوله است و از مسیر داده‌ای دو ریلی<sup>۵</sup> یا ۱-۴ ریلی تشکیل شده است. هیچ فرض زمانی برای ارتباط بلوکهای آن و یا به صورت محلی در داخل بلاکها وجود ندارد و باعث کوتاه شدن زمان طراحی می‌شود. رفتار پیچیده غیرخطی دارد و می‌تواند ورودیهای چندگانه شرطی یا غیر شرطی داشته باشد، لذا پیاده‌سازی‌های بیشتری را مجاز می‌سازد.

<sup>1</sup> Completion Detection

<sup>2</sup> Muller

<sup>3</sup> Module


<sup>4</sup> Isochronic Fork

<sup>5</sup> Dual Rail

QDI نسبت به سایر سبکها، فضا و توان بیشتری را مصرف می‌کند. مسائل مسیریابی و اختلاف طول سیمها و همچنین ولتاژ آستانه<sup>۱</sup> متفاوت در گیتها می‌تواند مشکل ساز باشد. در روش مارتین "شاخه‌های همزمان" محلی هستند و به همین علت از مشکلات آنها کاسته می‌شود [Mar89]. مدارهای غیرحساس به تأخیر نیاز به آزمون تأخیر دارند.

## ۲-۲- کنترل جریان داده در مدارهای ناهمگام

همانطور که اشاره شد برای کنترل جریان داده در مدارهای ناهمگام از پروتکل‌هایی موسوم به دست‌دهی استفاده می‌شود که شکل ۱-۲ نمونه ساده‌ای از این پروتکل را نشان می‌دهد:



شکل ۱-۲ ساختار کلی انتقال اطلاعات در مدارهای ناهمگام

سیگنالی را که با فعال کردن آن توسط آغاز کننده عملیات دست‌دهی شروع می‌شود را سیگنال درخواست<sup>۲</sup> می‌گویند و سیگنالی که طرف مقابل با فعال کردن آن خاتمه عملیات را تعیین می‌کند را سیگنال پاسخ<sup>۳</sup> می‌نامند.

### ۱-۲-۲ انواع دست‌دهی پایه:

دست‌دهی به دو نوع تقسیم می‌شود: دست‌دهی دو مرحله‌ای<sup>۴</sup> و دست‌دهی چهار مرحله‌ای<sup>۵</sup> که در شکل ۲-۲ نشان داده شده‌اند. در دست‌دهی دو مرحله‌ای یا "عدم بازگشت به صفر"<sup>۶</sup> هر تراکنشی شامل یک فاز برای ارسال درخواست و یک فاز برای صادر کردن سیگنال تصدیق می‌باشد. در دست‌دهی چهار مرحله‌ای یا "بازگشت به حالت صفر"<sup>۷</sup> در فاز اول فرستنده داده را روی خط می‌گذارد سیگنال درخواست را که مشخص‌کننده معتبر بودن داده است فعال می‌کند. گیرنده در فاز دوم، داده را دریافت

<sup>1</sup> Threshold

<sup>2</sup> Request

<sup>3</sup> Acknowledge

<sup>4</sup> Two phase handshaking

<sup>5</sup> Four phase handshaking

<sup>6</sup> Non return to zero

<sup>7</sup> Return to zero