

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشگاه شاهرود

دانشکده فنی و مهندسی

پایان نامه‌ی کارشناسی ارشد رشته‌ی مهندسی برق گرایش الکترونیک

طراحی یک مدار حلقه‌ی قفل شونده در فاز

استاد راهنما:

سرکار خانم دکتر نوشین قادری

استاد مشاور:

جناب آقای دکتر مجید ابن علی

پژوهشگر:

حمید رضا عرفانی جزئی

بهمن ماه ۱۳۹۲



دانشکده فنی و مهندسی

گروه مهندسی برق

پایان نامه آقای حمیدرضا عرفانی جزی جهت اخذ درجه کارشناسی ارشد رشته مهندسی برق گرایش الکترونیک با عنوان: "طراحی یک مدار حلقه‌ی قفل شونده در فاز" در تاریخ ۱۳۹۲/۱۱/۲۹ با حضور هیأت داوران زیر بررسی و با نمره ۱۹/۹ مورد تصویب نهایی قرار گرفت.

۱. استاد راهنمای پایان نامه دکتر نوشین قادری با مرتبه علمی استادیار امضاء

۲. استاد مشاور پایان نامه دکتر مجید ابن علی حیدری با مرتبه علمی استادیار امضاء

۳. استاد داور پایان نامه دکتر امیر هاشمی با مرتبه علمی استادیار امضاء

۴. استاد داور پایان نامه دکتر آرش دقیقی با مرتبه علمی استادیار امضاء

دکتر بهزاد قاسمی

معاون پژوهشی و تحصیلات تکمیلی

دانشکده فنی و مهندسی

کلیه حقوق مادی مترتب بر نتایج مطالعات، ابتکارات
و نوآوری‌های ناشی از تحقیق موضوع این پایان نامه
متعلق به دانشگاه شهرکرد است.

بدون شک جایگاه و منزلت معلم، جلیل تر از آن است که در مقام قدردانی از زحمات بی‌شائبه‌ی او، با زبان قاصر و دست ناتوان، چیزی بنگاریم.

اما از آنجایی که تجلیل از معلم، پاس از انسانی است که هدف و غایت آفرینش را مین می‌کند و سلامت امانت‌هایی را که به دستش سپرده‌اند، تضمین؛ بر حسب وظیفه و از باب "من لم یسکر المنعم من المخلوقین لم یسکر الله عزوجل"؛

از استاد با کمالات و شایسته؛ سرکار خانم دکتر نوشین قادری که در کمال سعادت، با حسن خلق و فروتنی، از پیچ‌مکی در این عرصه بر من دریغ ننمودند و زحمت راه‌نمایی این رساله را بر عهده گرفتند؛

از استاد دلوز، جناب آقای دکتر مجید ابن علی، که زحمت مشاوره این رساله را بر عهده داشتند و همچنین با مساعدت ایشان در این مسیر بسیاری از مشکلات مرتفع گردید؛

از استاد صبور و فرزانه، جناب آقای دکتر امیر هاشمی، مدیریت محترم گروه، به دلیل یاری‌ها و راه‌نمایی‌های بی‌شمداشت ایشان که بسیاری از سختی‌ها را بر ایمن آسان نمودند؛

کمال تشکر و قدردانی را دارم.

باشد که این خردترین، بخشی از زحمات آنان را پاس گوید.

سکرشایان نثار ایندمنان که توفیق رارفتق راهم ساخت تا این پایان نامه رابه پایان برسانم.

این پایان نامه راضمن سشگر و پاس بیکران و در کمال افتخار و اتنان به محضرار زشمندپر و مادر عزیزم به خاطر همه ی تلاش های

محبت آمیزی که در دوران مختلف زندگی ام انجام داده اند و بامهربانی چگونه زیستن رابه من آموخته اند، تقدیم می نمایم.

چکیده

در این پایان نامه طراحی یک حلقه‌ی قفل شونده در فاز برای کاربردهای فرکانس بالا در توان مصرفی پایین در نظر گرفته شده است. حلقه‌های قفل شونده در فاز تقریباً در تمام سیستم‌های مخابراتی استفاده می‌شوند. کاربردهای آن‌ها شامل بازیابی ساعت از سیگنال‌های دیجیتالی، مدولاسیون و دمدولاسیون، بازیابی سیگنال حامل از سیگنال‌های ماهواره‌ای و غیره می‌باشد. در مدار پیشنهادی با نوآوری در طراحی دو مدار آشکارساز فاز و پمپ بار که دو بلوک اساسی در حلقه‌های قفل شونده در فاز هستند، مداری با عملکرد بالا ایجاد شده است. در آشکارساز فاز پیشنهادی جهت افزایش سرعت از یک ساختار حلقه باز استفاده می‌شود. محدوده‌ی فرکانسی این آشکارساز از یک مگاهرتز تا سه گیگاهرتز و دارای مشخصه‌ی انتقالی خطی می‌باشد. در پمپ بار پیشنهادی با استفاده از روش بالک در یون و به کمک یک ساختار کسکود سعی در افزایش تطبیق جریان خروجی و همچنین افزایش سوئینگ ولتاژ خروجی شده است. برای کاهش اثرات نویز منبع تغذیه و زیرلایه در این مدار، از یک ساختار دیفرانسیلی جهت پیاده‌سازی نوسان ساز کنترل شده با ولتاژ استفاده می‌شود.

در نهایت حلقه‌ی قفل شونده در فاز پیشنهادی با استفاده از تکنولوژی CMOS، $0.18 \mu\text{m}$ در محیط HSPICE شبیه‌سازی شده است. گستره‌ی تنظیم فرکانس در این مدار از $1/22 \text{ GHz}$ تا $2/22 \text{ GHz}$ ، در فرکانس مرکزی 2 GHz با توان مصرفی $1/7$ میلی‌وات و به ضریب شایستگی $\frac{dB}{Hz} 188/89$ - می‌باشد.

کلمات کلیدی:

حلقه‌ی قفل شونده در فاز، آشکارساز فاز، پمپ بار، نوسان ساز کنترل شده با ولتاژ

فهرست مطالب

شماره صفحه

عنوان

فصل اول - مقدمه

- ۱۱ ۱-۱ مقدمه
- ۱۴ ۲-۱ اصول حلقه‌ی قفل شونده در فاز
- ۱۴ ۳-۱ تعریف PLL
- ۱۵ ۴-۱ اجزا تشکیل دهنده‌ی PLL
- ۱۵ ۱-۴-۱ نوسان ساز کنترل شده با ولتاژ (VCO)
- ۱۶ ۲-۴-۱ آشکارساز فاز
- ۱۶ ۳-۴-۱ پمپ بار و فیلتر حلقه
- ۱۷ ۵-۱ چهارچوب پایان نامه

فصل دوم - تحلیل PLL

- ۱۸ ۱-۲ ساختار پایه PLL
- ۲۵ ۱-۱-۲ دینامیک PLL ساده
- ۳۱ ۲-۲ PLLهای پمپ بار
- ۳۱ ۱-۲-۲ PLL پمپ بار ساده
- ۳۹ ۳-۲ اثرات غیر ایده آل در PLLها
- ۳۹ ۱-۳-۲ اثرات غیر ایده آل در PD/CP
- ۴۶ ۱-۳-۲ جیتزر در PLLها

فصل سوم - نویز و جیتزر در PLL

- ۴۹ ۱-۳ مقدمه
- ۴۹ ۱-۱-۳ نویز ادوات الکترونیکی

۵۰	۲-۱-۳ نويز تغذيه يا زير لايه
۵۰	۲-۳ نويز فاز مدل بهزاد رضوى
۵۰	۱-۲-۳ نويز فاز VCO
۵۳	۲-۲-۳ نويز فاز مرجع
۵۵	۳-۳ نويز فاز مدل حاجى ميرى
۵۵	۱-۳-۳ نويز فاز و جيتير در PLLها
۵۵	۱-۱-۳-۳ نويز VCO
۵۶	۲-۱-۳-۳ نويز فاز و جيتير در حلقه هاى مرتبه اول
۶۱	۳-۱-۳-۳ نويز فاز و جيتير در حلقه هاى مرتبه بالاتر
۶۲	۴-۱-۳-۳ اثر تقسيم كننده هاى فرکانس
۶۳	۲-۳-۳ نويز فاز و جيتير در نوسان سازهاى حلقوى
۶۳	۱-۲-۳-۳ نويز فاز
۶۶	۲-۲-۳-۳ جيتير

فصل چهارم- طراحی اجزا PLL، نتیجه گیری و پیشنهادات

۶۹	۱-۴ آشکارساز پیشنهادى
۷۰	۱-۱-۴ طراحی آشکارساز فاز
۷۴	۲-۱-۴ نتایج شبیه سازی آشکارساز فاز
۷۵	۲-۴ پمپ بار پیشنهادى
۷۶	۱-۲-۴ طراحی مدار
۷۹	۲-۲-۴ مدار پمپ بار پیشنهادى
۸۱	۳-۲-۴ نتایج شبیه سازی پمپ بار
۸۴	VCO ۳-۴
۸۵	۱-۳-۴ سلول تأخیر و VCO

۸۶	۲-۳-۴ تحلیل مدار سلول تأخیری
۸۹	۳-۳-۴ نویز فاز
۹۰	۴-۴ نتایج PLL طراحی شده
۹۰	۱-۴-۴ مقدمه
۹۱	۲-۴-۴ PLL طراحی شده در فرکانس ۲GHz
۹۵	۳-۴-۴ شبیه سازی مدار در گوشه های پروسه
۹۷	۴-۴-۴ شبیه سازی در حضور نویز منبع تغذیه
۹۸	۵-۴ نتیجه گیری
۹۹	۶-۴ پیشنهادات
۱۰۰	مراجع

فهرست اشکال

شماره صفحه

عنوان

-
- | | |
|----|--|
| ۱۲ | شکل ۱-۱: فرکانس پالس ساعت بر حسب تکنولوژی |
| ۱۳ | شکل ۲-۱: ساختار کلی PLL |
| ۱۴ | شکل ۳-۱: بلوک دیاگرام پایه‌ی PLL |
| ۱۵ | شکل ۴-۱: بلوک‌های PLL |
| ۱۵ | شکل ۵-۱: یک نوسان ساز حلقوی پنج طبقه |
| ۱۹ | شکل ۱-۲: (الف) دو شکل موج با جابه‌جایی، (ب) تغییر فرکانس VCO برای حذف جا به جایی |
| ۲۰ | شکل ۲-۲: (الف) حلقه‌ی فیدبک برای مقایسه‌ی فازهای ورودی و خروجی (ب) PLL ساده |
| ۲۰ | شکل ۳-۲: (الف) شکل موج‌های یک PLL در شرایط قفل، (ب) محاسبه‌ی خطای فاز |
| ۲۱ | شکل ۴-۲: جا به جایی داده نسبت به ساعت به دلیل وجود خطای کوچک فرکانسی |
| ۲۲ | شکل ۵-۲: (الف) حلقه‌ی قفل فرکانس، (ب) تقویت کننده‌ی فیدبک با بهره‌ی واحد |
| ۲۳ | شکل ۶-۲: پاسخ یک PLL به پله‌ی فاز |
| ۲۴ | شکل ۷-۲: پاسخ یک PLL به یک پله‌ی کوچک در فرکانس |
| ۲۴ | شکل ۸-۲: مثالی از پاسخ پله‌ی فاز |
| ۲۵ | شکل ۹-۲: تغییر سریع و آهسته‌ی فاز اضافی |
| ۲۶ | شکل ۱۰-۲: مدل خطی یک PLL نوع یک |
| ۲۹ | شکل ۱۱-۲: پاسخ زیر میرای سیستم مرتبه دوم برای مقادیر مختلف ζ |
| ۲۹ | شکل ۱۲-۲: نمودارهای بود PLL نوع یک |
| ۳۰ | شکل ۱۳-۲: مکان هندسی ریشه‌های PLL نوع یک |
| ۳۲ | شکل ۱۴-۲: PLL پمپ بار ساده |
| ۳۳ | شکل ۱۵-۲: (الف) آزمایش خطی بودن ترکیب PD/CP/LPF، (ب) تقریب پاسخ با تابع شیب |

- شکل ۲-۱۶: پاسخ پله‌ی ترکیب PD/CP/LPF ۳۴
- شکل ۲-۱۷: مدل خطی یک PLL پمپ بار ساده ۳۵
- شکل ۲-۱۸: (الف) مشخصه‌های بهره‌ی حلقه یک PLL پمپ بار ساده، (ب) افزودن صفر ۳۵
- شکل ۲-۱۹: افزودن صفر به PLL پمپ بار ۳۶
- شکل ۲-۲۰: کاهش پایداری PLL پمپ بار وقتی که I_pK_{VCO} کاهش می‌یابد ۳۷
- شکل ۲-۲۱: مکان هندسی ریشه‌ها برای PLL نوع دو ۳۸
- شکل ۲-۲۲: افزودن C_2 برای کاهش جهش روی خط کنترل ۳۹
- شکل ۲-۲۳: پیاده‌سازی PD ۴۰
- شکل ۲-۲۴: پالس‌های همزمان که به وسیله‌ی PD با اختلاف فاز صفر ایجاد شده است ۴۰
- شکل ۲-۲۵: شکل موج‌های خروجی یک PD فرضی با (الف) اختلاف فاز ورودی صفر و (ب) اختلاف فاز ورودی کوچک ۴۱
- شکل ۲-۲۶: ناحیه‌ی مرده در یک جریان پمپ بار ۴۱
- شکل ۲-۲۷: جیتتر ناشی از ناحیه‌ی مرده ۴۲
- شکل ۲-۲۸: پاسخ یک PD واقعی به اختلاف فاز کوچکی در ورودی ۴۲
- شکل ۲-۲۹: (الف) پیاده‌سازی پمپ بار، (ب) اثر چرخش (جا به جایی) بین QA و QB ، (ج) حذف جا به جایی با یک دریچه‌ی مکمل عبوری ۴۳
- شکل ۲-۳۰: اثر ناهمسانی جریان UP و DOWN ۴۴
- شکل ۲-۳۱: اشتراک بار بین CP و خازن‌های X و Y ۴۴
- شکل ۲-۳۲: گره زدن X و Y برای کاهش اشتراک بار ۴۵
- شکل ۲-۳۳: شکل موج‌های ایده آل و با تشویش ۴۶
- شکل ۲-۳۴: نمایش تشویش سریع و آهسته ۴۷
- شکل ۲-۳۵: اثر جیتتر VCO ۴۷
- شکل ۲-۳۶: توابع انتقال جیتتر از ورودی و VCO تا خروجی ۴۸
- شکل ۳-۱: (الف) مدل حوزه‌ی فاز برای مطالعه‌ی اثر نویز فاز VCO (ب) نتیجه‌ی پاسخ بالا گذر ۵۱

- ۵۲ شکل ۳-۲: سیستم جایگزین مدل حوزه‌ی فاز اثر نویز فاز VCO
- ۵۳ شکل ۳-۳: اثر PLL بر نویز فاز VCO ناشی از (الف) فلیکر نویز (ب) نویز سفید
- ۵۳ شکل ۳-۴: خلاصه‌ی نویز فاز VCO
- ۵۴ شکل ۳-۵: اثر نویز فاز مرجع در PLL
- ۵۴ شکل ۳-۶: مثالی از نویز فاز مرجع و VCO در PLL
- ۵۵ شکل ۳-۷: مدل معادل VCO
- ۵۶ شکل ۳-۸: مدل PLL مرتبه اول با نویز VCO
- ۵۷ شکل ۳-۹: طیف نویز فاز خروجی با یک ورودی بدون نویز
- ۵۷ شکل ۳-۱۰: جیتر زمانی خروجی با یک ورودی بدون نویز
- ۵۸ شکل ۳-۱۱: طیف نویز فاز خروجی با VCO بدون نویز
- ۵۹ شکل ۳-۱۲: جیتر زمانی خروجی با VCO بدون نویز
- ۵۹ شکل ۳-۱۳: طیف نویز فاز خروجی با ورودی با نویز کم
- ۶۰ شکل ۳-۱۴: جیتر زمانی خروجی با ورودی با نویز کم
- ۶۰ شکل ۳-۱۵: طیف نویز فاز خروجی با VCO با نویز کم
- ۶۱ شکل ۳-۱۶: جیتر زمانی خروجی با PLL با نویز کم
- ۶۲ شکل ۳-۱۷: طیف نویز فاز خروجی PLL با ورودی بدون نویز
- ۶۲ شکل ۳-۱۸: نویز فاز خروجی یک PLL با ورودی با نویز کم
- ۶۳ شکل ۳-۱۹: نویز فاز خروجی یک PLL با تقسیم کننده‌ی فرکانسی
- ۶۴ شکل ۳-۲۰: نوسان ساز حلقوی پنج طبقه
- ۶۵ شکل ۳-۲۱: اثر ضربه‌ی وارد شده بر حالت گذرا و پیک‌ها
- ۶۷ شکل ۳-۲۲: افزایش جیتر پالس ساعت با زمان
- ۶۸ شکل ۳-۲۳: جیتر موثر بر حسب زمان
- ۷۰ شکل ۴-۱: آشکارساز مرسوم
- ۷۰ شکل ۴-۲: طراحی ابتدایی آشکارساز (الف) پیش فاز (ب) پس فاز

- شکل ۳-۴: آشکارساز فاز پیشنهادی، مدار تولید کننده سیگنال (الف) up و (ب) down ۷۲
- شکل ۴-۴: شکل موج‌های مربوط به آشکارساز فاز پیشنهادی (الف) پیش فاز (ب) پس فاز ۷۲
- شکل ۵-۴: آشکارساز فاز اصلاح شده ۷۳
- شکل ۶-۴: مشخصه‌ی انتقالی آشکارساز فاز در فرکانس‌های مختلف ۷۴
- شکل ۷-۴: پمپ بار ساده در PLL ۷۵
- شکل ۸-۴: (الف) آینه جریان کسکود با درایو بدنه NMOS (ب) مدل سیگنال کوچک ۷۷
- شکل ۹-۴: پمپ بار پیشنهادی ۸۰
- شکل ۱۰-۴: مشخصه‌ی جریان خروجی بر حسب جریان ورودی پمپ بار ۸۱
- شکل ۱۱-۴: ماسفت بایاس شده در ناحیه‌ی اشباع ۸۱
- شکل ۱۲-۴: جریان خروجی مدار BDCCM پیشنهادی و مدار GDCCM ۸۲
- شکل ۱۳-۴: مشخصه‌ی تطبیق پمپ بار پیشنهادی ۸۲
- شکل ۱۴-۴: (الف) شارژ و دشارژ ولتاژ خروجی در حضور (الف) سیگنال UP و سیگنال Down ۸۳
- شکل ۱۵-۴: تغییرات جریان خروجی با شبیه سازی مونت کارلو به وسیله‌ی تغییرات (الف) ولتاژ آستانه (ب) پهنای گیت (ج) طول کانال ۸۳
- شکل ۱۶-۴: نوسان ساز حلقوی سه طبقه با دو مسیر تأخیری ۸۵
- شکل ۱۷-۴: سلول تأخیری پیشنهادی ۸۶
- شکل ۱۸-۴: مدار معادل سلول تأخیری ۸۷
- شکل ۱۹-۴: شکل موج خروجی VCO ۸۹
- شکل ۲۰-۴: نویز حرارتی در نقطه‌ی گذر از صفر ۸۹
- شکل ۲۱-۴: بلوک دیاگرام PLL طراحی شده. ۹۱
- شکل ۲۲-۴: دیاگرام بود حلقه‌ی PLL ۹۲
- شکل ۲۳-۴: شکل موج‌های خروجی و مرجع قبل و بعد از قفل شدن در فرکانس ۲ GHz ۹۲
- شکل ۲۴-۴: ولتاژ کنترل VCO در فرکانس ۲ GHz ۹۳
- شکل ۲۵-۴: مثالی از عملکرد PLL ۹۴

- شکل ۴-۲۶: نویز فاز PLL در فرکانس ۲GHz
- شکل ۴-۲۷: شبیه سازی FF
- شکل ۴-۲۸: شبیه سازی SF
- شکل ۴-۲۹: شبیه سازی FS
- شکل ۴-۳۰: شبیه سازی PLL در حضور نویز منبع تغذیه
- ۹۴
- ۹۵
- ۹۶
- ۹۶
- ۹۷

فهرست جداول

شماره صفحه

عنوان

۷۱	جدول ۱-۴: حالت‌های مختلف مدار شکل ۲ در (الف) پیش فاز و (ب) پس فاز
۷۵	جدول ۲-۴: مقایسه عملکرد آشکارساز فاز پیشنهادی
۷۸	جدول ۳-۴: مشخصات ولتاژ و امپدانس خروجی آینه جریان‌های متفاوت
۸۴	جدول ۴-۴: مقایسه عملکرد پمپ بار پیشنهادی
۹۱	جدول ۵-۴: پارامترهای حلقه با توجه به رابطه‌ی ۲-۳۱
۹۹	جدول ۶-۴: مقایسه‌ی عملکرد PLL پیشنهادی

فصل اول


مقدمه

۱-۱ مقدمه

سیستم‌های دیجیتال با عملکرد بالا، برای انتقال سریال داده‌ها و منطبق کردن آن‌ها بین واحدهای عملیاتی و آی‌سی‌ها از پالس ساعت استفاده می‌کنند. نرخ بیت و فرکانس ساعت با هر نسل از تکنولوژی و معماری پردازنده‌ها افزایش یافته است. شکل ۱-۱ فرکانس ساعت را بر حسب تکنولوژی نشان می‌دهد. در این سیستم‌های دیجیتال پالس ساعت‌های مناسبی با حلقه‌های قفل شونده در فاز^۱ (PLLs) تولید شده و به وسیله‌ی بافرهای پالس ساعت در داخل تراشه توزیع شده‌اند. افزایش سریع فرکانس پالس ساعت سیستم‌ها، چالش‌هایی را در تولید و توزیع پالس ساعت با عدم قطعیت زمانی^۲ و توان پایین ایجاد کرده است. این پایان نامه تکنیک‌های جدیدی را در طراحی مدارات این سیستم‌ها برای به حداقل رساندن عدم قطعیت پالس ساعت و کاهش توان مصرفی، با طراحی یک PLL ارائه می‌دهد.

¹ Phase Locked Loop

² Timing uncertainty



شکل ۱-۱: فرکانس پالس ساعت بر حسب تکنولوژی

مفهوم قفل فاز در دهه ۱۹۳۰ ابداع شد و بلافاصله کاربرد گسترده ای در الکترونیک و مخابرات پیدا کرد. اگرچه حلقه قفل شونده در فاز اصلی به همان صورت باقی مانده است ولی پیاده سازی آن در فناوری‌های متفاوت برای کاربرد های مختلف هنوز هم جزء مشکلات اصلی کاربران است. یک PLL که برای تولید پالس ساعت در ریزپردازنده ها به کار می‌رود کاملاً شبیه به سنتز کننده فرکانسی است که در موبایل استفاده می‌شود ولی مدارهای واقعی آن‌ها به صورت کاملاً متفاوت از هم طراحی می‌شوند.

PLL در اصل یک حلقه‌ی فیدبک است که وظیفه‌ی قفل کردن فاز پالس ساعت داخل تراشه را با پالس ساعت یا سیگنال ورودی بر عهده دارد. PLL‌های با عملکرد بالا به صورت گسترده در سیستم‌های دیجیتال به منظور رسیدن به دو هدف استفاده می‌شوند: تولید پالس ساعت^۱، بازیابی زمانی^۲.


به منظور تولید پالس ساعت، در ابتدا از کریستال‌ها به عنوان مرجع فرکانس استفاده می‌شد، ولی استفاده از کریستال‌ها محدودیت فرکانسی (حداکثر چند مگاهرتز) را به دنبال داشت، ضمن این که می‌بایستی کریستال در خارج از تراشه قرار می‌گرفت. پس از به‌کارگیری PLL‌ها محدودیت فرکانسی نیز بر طرف شد و فرکانس کاری آن‌ها تا چندین گیگاهرتز افزایش یافت و همچنین قابلیت مجتمع کردن آن‌ها در داخل تراشه نیز مهیا شد. افزایش نرخ داده‌ها، افزایش نرخ پردازش در داخل تراشه را نیز به دنبال دارد اما رابطه‌ی بین فاز ورودی داده‌ها و پالس ساعت داخل تراشه با هم یکسان نیست. برای دریافت قابل اطمینان داده‌ها، PLL با نمونه برداری از داده‌های ورودی، فاز آن‌ها را با پالس ساعت خود قفل می‌کند.

¹ clock generation

² timing recovery

عدم قطعیت زمانی بر عملکرد هر دو کاربرد PLL (تولید پالس ساعت، بازیابی زمانی) اثر می‌گذارد. عدم قطعیت زمانی زیاد باعث کم شدن فرکانس کاری می‌گردد. جیتر^۱ به علت نویزهای تصادفی ذاتی (نویز حرارتی^۲ و نویز فلیکر^۳) و نویز سیستماتیک تغذیه/ زیرلایه^۴ به وجود می‌آید.

شکل ۱-۲ ساختار کلی یک PLL را نشان می‌دهد. در این ساختار برای تولید پالس ساعت از یک نوسان ساز کنترل شده با ولتاژ^۵ در حلقه استفاده می‌گردد. به همین دلیل امکان دنبال کردن تغییرات فرکانس ورودی با تغییر فرکانس نوسان ساز با ولتاژ کنترلی وجود دارد.



شکل ۱-۲: ساختار کلی PLL

در این شکل، آشکارساز فاز^۶ مداری است که ولتاژ متوسط خروجی آن به طور خطی با اختلاف فاز بین دو ورودی متناسب باشد. خروجی این مدار پس از عبور از مدار پمپ بار^۷ و رد شدن از یک فیلتر پایین گذر به ولتاژ کنترلی متناسب تبدیل می‌شود و به نوسان ساز اعمال می‌گردد.

موارد استفاده از PLLها :

- سینتی سایزر فرکانس برای تنظیم دیجیتالی فرستنده و گیرنده‌های رادیویی.
- دمدولاسیون سیگنال‌های AM و FM.
- بهبود سیگنال‌های کوچکی که بدون PLL در نویز، گم می‌شوند.
- بازیابی اطلاعات منبع پالس ساعت از رشته اطلاعاتی مثل اطلاعات حاصله از دیسک درایو.
- در میکروپروسورها.
- دکودرهای، مودم‌ها، برای کنترل و ارتباطات از راه دور.

¹ Jitter

² Thermal noise

³ Flicker noise

⁴ Systematic supply/substrate noise

⁵ Voltage controlled oscillator

⁶ Phase detector


⁷ Charge pump

۲-۱ اصول حلقه‌ی قفل شونده در فاز

حلقه‌های قفل شونده در فاز که از آن‌ها به منظور تولید پالس ساعت دقیق استفاده می‌شود، برای کاربردهای متنوعی نظیر بازیابی اطلاعات^۱، تولید پالس ساعت میکروپروسسورها^۲ و سنتز کننده‌های فرکانسی^۳ استفاده می‌شوند. قفل فاز از زمان اختراع PLL تا کنون یک مفهوم داشته است. با این حال طراحی و پیاده‌سازی PLL، تا کنون با چالش‌هایی نظیر توان مصرفی، عدم قطعیت زمانی و ابعاد آن، رو به رو بوده است. این پایان‌نامه بر روی طراحی یک PLL برای سیستم‌های دیجیتالی با عملکرد بالا^۴ تمرکز دارد. در این جا به منظور درک چالش‌ها و مصالحه‌های^۵ طراحی، به بیان مفاهیم کلی حلقه‌ی قفل شونده در فاز پرداخته می‌شود.

۳-۱ تعریف PLL

بلوک دیاگرام پایه‌ی یک PLL در شکل ۳-۱ نشان داده شده است. این PLL یک سیستم حلقه بسته‌ی فیدبک دار است که اختلاف فاز بین پالس ساعت ورودی و خروجی را برطرف و ثابت می‌کند و می‌تواند تغییرات فازی را که در محدوده‌ی پهنای باندش قرار می‌گیرد را دنبال کند.



شکل ۳-۱: بلوک دیاگرام پایه‌ی PLL.

عملکرد اصلی PLL بدین صورت می‌باشد. آشکارساز فاز یک سیگنال خروجی خطا بر اساس اختلاف فاز بین پالس ساعت مرجع و پالس ساعت خروجی تولید می‌کند. با گذشت زمان تفاوت‌های کم فرکانسی باعث خطای فاز بزرگی می‌شود. سیگنال خطا پس از عبور از فیلتر پایین‌گذر، نوسان ساز را راه‌اندازی می‌کند و سیگنال خطای فیلتر شده به عنوان یک سیگنال کنترلی (جریان یا ولتاژ) برای نوسان ساز عمل کرده و فرکانس نوسانات را به گونه‌ای تنظیم می‌کند تا ϕ_{ref} و $\phi_{feedback}$ بر هم منطبق شوند. حلقه، زمانی قفل می‌شود که پالس ساعت فیدبک با پالس ساعت مرجع، خطای فاز ثابت و فرکانس یکسانی داشته باشند.

¹ Data recovery

² microprocessor clock generation

³ frequency synthesizer

⁴ High performance

⁵ Trade off