

اللَّهُمَّ لَا تَحْمِلْنَا مَا لَا نَعْتَصِمُ بِهِ



دانشگاه شهر

دانشکده فنی و مهندسی

پایان نامه‌ی کارشناسی ارشد رشته‌ی مهندسی برق گرایش الکترونیک

طراحی یک مدار حلقه‌ی قفل شونده در فاز

استاد راهنما:

سرکار خانم دکتر نوشین قادری

استاد مشاور:

جناب آفای دکتر مجید ابن علی

پژوهشگر:

حمید رضا عرفانی جزی

۱۳۹۲ ماه بهمن



دانشکده فنی و مهندسی

گروه مهندسی برق

پایان نامه آقای حمیدرضا عرفانی جزی جهت اخذ درجه کارشناسی ارشد رشته مهندسی برق گرایش الکترونیک با عنوان : " طراحی یک مدار حلقه‌ی قفل شونده در فاز " در تاریخ ۱۳۹۲/۱۱/۲۹ با حضور هیأت داوران زیر بررسی و با نمره ۱۹/۹ مورد تصویب نهایی قرار گرفت.

امضاء ۱. استاد راهنمای پایان نامه دکتر نوشین قادری با مرتبه علمی استادیار

امضاء ۲. استاد مشاور پایان نامه دکتر مجید ابن علی حیدری با مرتبه علمی استادیار

امضاء ۳. استاد داور پایان نامه دکتر امیر هاشمی با مرتبه علمی استادیار

امضاء ۴. استاد داور پایان نامه دکتر آرش دقیقی با مرتبه علمی استادیار

دکتر بهزاد قاسمی

معاون پژوهشی و تحصیلات تكمیلی

دانشکده فنی و مهندسی

کلیه حقوق مادی مترتب بر نتایج مطالعات، ابتکارات

و نوآوری‌های ناشی از تحقیق موضوع این پایان نامه

متعلق به دانشگاه شهرکرد است.

بدون شک جایگاه و مژلت معلم، جلیل تر از آن است که در مقام قدردانی از زحمات بی شایبی او، بازبان فاقد و دست ناتوان،
چیزی بگاریم.

اما از آنجایی که تجلیل از معلم، پاس از انسانی است که هدف و غایت آفرینش را تائین می کند و سلامت امن است؛ هی را که به دستش
سپرده اند، تضمین؛ بر حسب وظیفه و ازباب "من لم یکسر المنعم من المخلوقین لم یکسر الله عزوجلّ"؛

از استاد بالکالات وثایه؛ سرکار خانم دکتر نوشن قادی که در کمال سعی صدر، با حسن خلق و فروتنی، از پیچگی در این عرصه بر من دین
نمودند و زحمت را همانی این رساله را بر عهد کر فتد؛

از استاد لوز، جانب آقای دکتر مجید ابن علی، که زحمت مشاوره این رساله را بر عهد داشتند و پنهانی با مساعدت ایشان در این مسیر بسیاری
از مشکلات مرتفع کردند؛

از استاد صبور و فرزانه، جانب آقای دکتر امیر پاشه‌یی، مدیریت محترم گروه، بد لیل ماری ها و راهنمایی هایی بی چشمداشت ایشان که بسیاری از
سختی ها را برایم آسان نمودند؛

کمال مشکر و قدردانی را دارم.

باشد که این خردترین، بخشی از زحمات آنان را سپاس گوید.

شکر شیان نثار ایند منان که توفیق رارفیت راهم ساخت تا این پایان نامه را به پایان برسانم.

این پایان نامه راضمنم شکر و پاس بیکران و درگال افتخار و اتنان به محضر ارزشمند پرورداد عزیزم به خاطر بدی تلاش های

محبت آمیری که در دوران مختلف زندگی ام انجام داده اند و با هم بانی چکونه زیستن را به من آموخته اند، تقدیم می نمایم.

چکیده

در این پایان نامه طراحی یک حلقه‌ی قفل شونده در فاز برای کاربردهای فرکانس بالا در توان مصرفی پایین در نظر گرفته شده است. حلقه‌های قفل شونده در فاز تقریباً در تمام سیستم‌های مخابراتی استفاده می‌شوند. کاربردهای آن‌ها شامل بازیابی ساعت از سیگنال‌های دیجیتالی، مدولاسیون و دمودولاسیون، بازیابی سیگنال حامل از سیگنال‌های ماهواره‌ای و غیره می‌باشد. در مدار پیشنهادی با نوآوری در طراحی دو مدار آشکارساز فاز و پمپ بار که دو بلوك اساسی در حلقه‌های قفل شونده در فاز هستند، مداری با عملکرد بالا ایجاد شده است. در آشکارساز فاز پیشنهادی جهت افزایش سرعت از یک ساختار حلقه باز استفاده می‌شود. محدوده‌ی فرکانسی این آشکارساز از یک مگاهرتز تا سه گیگاهرتز و دارای مشخصه‌ی انتقالی خطی می‌باشد. در پمپ بار پیشنهادی با استفاده از روش بالک دریون و به کمک یک ساختار کسکود سعی در افزایش تطبیق جریان خروجی و همچنین افزایش سوئینگ ولتاژ خروجی شده است. برای کاهش اثرات نویز منبع تغذیه و زیرلایه در این مدار، از یک ساختار دیفرانسیلی جهت پیاده سازی نوسان ساز کنترل شده با ولتاژ استفاده می‌شود.

در نهایت حلقه‌ی قفل شونده در فاز پیشنهادی با استفاده از تکنولوژی CMOS، $0.18 \mu\text{m}$ در محیط HSPICE شبیه سازی شده است. گستره‌ی تنظیم فرکانس در این مدار از $2/22 \text{ GHz}$ تا $1/22 \text{ GHz}$ در فرکانس مرکزی 2 GHz با توان مصرفی $1/7 \text{ میلی وات}$ و به ضریب شایستگی $\frac{dB}{Hz} -188/89$ می‌باشد.

كلمات کلیدی:

حلقه‌ی قفل شونده در فاز، آشکارساز فاز، پمپ بار، نوسان ساز کنترل شده با ولتاژ

فهرست مطالب

عنوان	شماره صفحه
فصل اول- مقدمه	
۱-۱ مقدمه	۱۱
۱-۲ اصول حلقه‌ی قفل شونده در فاز	۱۴
۳-۱ تعریف PLL	۱۴
۴-۱ اجزا تشکیل دهندهی PLL	۱۵
۴-۲-۱ نوسان ساز کنترل شده با ولتاژ (VCO)	۱۵
۴-۲-۲ آشکارساز فاز	۱۶
۴-۳-۱ پمپ بار و فیلتر حلقه	۱۶
۴-۵ چهارچوب پایان نامه	۱۷
فصل دوم- تحلیل PLL	
۱-۲ ساختار پایه PLL	۱۸
۱-۱-۲ دینامیک PLL ساده	۲۵
۲-۲ PLL‌های پمپ بار	۳۱
۱-۲-۲ PLL پمپ بار ساده	۳۱
۳-۲ اثرات غیر ایده آل در PLL‌ها	۳۹
۱-۳-۲ اثرات غیر ایده آل در PD/CP	۳۹
۱-۳-۲ جیتر در PLL‌ها	۴۶
فصل سوم- نویز و جیتر در PLL	
۱-۳ مقدمه	۴۹
۱-۳-۱ نویز ادوات الکترونیکی	۴۹

۵۰	۲-۱-۳ نویز تغذیه یا زیر لایه
۵۰	۲-۲-۳ نویز فاز مدل بهزاد رضوی
۵۰	۱-۲-۳ نویز فاز VCO
۵۳	۲-۲-۳ نویز فاز مرجع
۵۵	۳-۳ نویز فاز مدل حاجی میری
۵۵	۱-۳-۳ نویز فاز و جیتر در PLL ها
۵۵	۱-۱-۳-۳ نویز فاز VCO
۵۶	۲-۱-۳-۳ نویز فاز و جیتر در حلقه های مرتبه اول
۶۱	۳-۱-۳-۳ نویز فاز و جیتر در حلقه های مرتبه بالاتر
۶۲	۴-۱-۳-۳ اثر تقسیم کننده های فرکانس
۶۳	۲-۳-۳ نویز فاز و جیتر در نوسان سازهای حلقوی
۶۳	۱-۲-۳-۳ نویز فاز
۶۶	۲-۲-۳-۳ جیتر

فصل چهارم- طراحی اجزا PLL، نتیجه گیری و پیشنهادات

۶۹	۱-۴ آشکارساز پیشنهادی
۷۰	۱-۱-۴ طراحی آشکارساز فاز
۷۴	۲-۱-۴ نتایج شبیه سازی آشکارساز فاز
۷۵	۲-۴ پمپ بار پیشنهادی
۷۶	۱-۲-۴ طراحی مدار
۷۹	۲-۲-۴ مدار پمپ بار پیشنهادی
۸۱	۳-۲-۴ نتایج شبیه سازی پمپ بار
۸۴	VCO ۳-۴
۸۵	۱-۳-۴ سلول تأخیر و VCO

۸۶	۲-۳-۴ تحلیل مدار سلول تأخیری
۸۹	۳-۳-۴ نویز فاز
۹۰	۴-۴ نتایج PLL طراحی شده
۹۰	۱-۴-۴ مقدمه
۹۱	۲-۴-۴ طراحی شده در فرکانس ۲GHz PLL
۹۵	۳-۴-۴ شبیه سازی مدار در گوشه های پروسه
۹۷	۴-۴-۴ شبیه سازی در حضور نویز منبع تغذیه
۹۸	۵-۴ نتیجه گیری
۹۹	۴-۴ پیشنهادات
۱۰۰	مراجع

فهرست اشکال

شماره صفحه

عنوان

-
- ۱۲ شکل ۱-۱: فرکانس پالس ساعت بر حسب تکنولوژی
- ۱۳ شکل ۱-۲: ساختار کلی PLL
- ۱۴ شکل ۱-۳: بلوک دیاگرام پایه‌ی PLL
- ۱۵ شکل ۱-۴: بلوک‌های PLL
- ۱۵ شکل ۱-۵: یک نوسان‌ساز حلقوی پنج طبقه
- ۱۹ شکل ۱-۶: (الف) دو شکل موج با جابه‌جایی، (ب) تغییر فرکانس VCO برای حذف جا به جایی
- ۲۰ شکل ۲-۱: (الف) حلقه‌ی فیدبک برای مقایسه‌ی فازهای ورودی و خروجی (ب) PLL ساده
- ۲۰ شکل ۲-۲: (الف) شکل موج‌های یک PLL در شرایط قفل، (ب) محاسبه‌ی خطای فاز
- ۲۱ شکل ۲-۳: جا به جایی داده نسبت به ساعت به دلیل وجود خطای کوچک فرکانسی
- ۲۲ شکل ۲-۴: (الف) حلقه‌ی قفل فرکانس، (ب) تقویت کننده‌ی فیدبک با بهره‌ی واحد
- ۲۳ شکل ۲-۵: پاسخ یک PLL به پله‌ی فاز
- ۲۴ شکل ۲-۶: پاسخ یک PLL به یک پله‌ی کوچک در فرکانس
- ۲۴ شکل ۲-۷: مثالی از پاسخ پله‌ی فاز
- ۲۵ شکل ۲-۸: تغییر سریع و آهسته‌ی فاز اضافی
- ۲۶ شکل ۲-۹: مدل خطی یک PLL نوع یک
- ۲۹ شکل ۲-۱۰: پاسخ زیر میرای سیستم مرتبه دوم برای مقادیر مختلف ζ
- ۲۹ شکل ۲-۱۱: نمودارهای بود PLL نوع یک
- ۳۰ شکل ۲-۱۲: مکان هندسی ریشه‌های PLL نوع یک
- ۳۲ شکل ۲-۱۳: پمپ بار ساده PLL
- ۳۳ شکل ۲-۱۴: (الف) آزمایش خطی بودن ترکیب PD/CP/LPF، (ب) تقریب پاسخ باتابع شیب

- شکل ۲-۱۶: پاسخ پله‌ی ترکیب PD/CP/LPF ۳۴
- شکل ۲-۱۷: مدل خطی یک PLL پمپ بار ساده ۳۵
- شکل ۲-۱۸: (الف) مشخصه‌های بهره‌ی حلقه یک PLL پمپ بار ساده، (ب) افزودن صفر ۳۵
- شکل ۲-۱۹: افزودن صفر به PLL پمپ بار ۳۶
- شکل ۲-۲۰: کاهش پایداری $I_p K_{VCO}$ می‌یابد ۳۷
- شکل ۲-۲۱: مکان هندسی ریشه‌ها برای PLL نوع دو ۳۸
- شکل ۲-۲۲: افزودن C_2 برای کاهش جهش روی خط کنترل ۳۹
- شکل ۲-۲۳: پیاده سازی PD ۴۰
- شکل ۲-۲۴: پالس‌های همزمان که به وسیله‌ی PD با اختلاف فاز صفر ایجاد شده است ۴۰
- شکل ۲-۲۵: شکل موج‌های خروجی یک PD فرضی با (الف) اختلاف فاز ورودی صفر و (ب) اختلاف فاز ورودی کوچک ۴۱
- شکل ۲-۲۶: ناحیه‌ی مرده در یک جریان پمپ بار ۴۱
- شکل ۲-۲۷: جیتر ناشی از ناحیه‌ی مرده ۴۲
- شکل ۲-۲۸: پاسخ یک PD واقعی به اختلاف فاز کوچکی در ورودی ۴۲
- شکل ۲-۲۹: (الف) پیاده سازی پمپ بار، (ب) اثر چرخش (جا به جایی) بین QA و QB ، (ج) حذف جا به جایی با یک دریچه‌ی مکمل عبوری ۴۳
- شکل ۲-۳۰: اثر ناهمسانی جریان UP و DOWN ۴۴
- شکل ۲-۳۱: اشتراک بار بین CP و خازن‌های X و Y ۴۴
- شکل ۲-۳۲: گره زدن X و Y برای کاهش اشتراک بار ۴۵
- شکل ۲-۳۳: شکل موج‌های ایده‌آل و با تشویش ۴۶
- شکل ۲-۳۴: نمایش تشویش سریع و آهسته ۴۷
- شکل ۲-۳۵: اثر جیتر VCO ۴۷
- شکل ۲-۳۶: توابع انتقال جیتر از ورودی و VCO تا خروجی ۴۸
- شکل ۳-۱: (الف) مدل حوزه‌ی فاز برای مطالعه‌ی اثر نویز فاز VCO (ب) نتیجه‌ی پاسخ بالا گذر ۵۱

شکل ۲-۳: سیستم جایگزین مدل حوزه‌ی فاز اثر نویز فاز VCO	۵۲
شکل ۳-۳: اثر PLL بر نویز فاز VCO ناشی از (الف) فلیکر نویز (ب) نویز سفید	۵۳
شکل ۳-۴: خلاصه‌ی نویز فاز VCO	۵۳
شکل ۳-۵: اثر نویز فاز مرجع در PLL	۵۴
شکل ۳-۶: مثالی از نویز فاز مرجع و VCO در PLL	۵۴
شکل ۷-۳: مدل معادل VCO	۵۵
شکل ۸-۳: مدل PLL مرتبه اول با نویز VCO	۵۶
شکل ۹-۳: طیف نویز فاز خروجی با یک ورودی بدون نویز	۵۷
شکل ۱۰-۳: جیتر زمانی خروجی با یک ورودی بدون نویز	۵۷
شکل ۱۱-۳: طیف نویز فاز خروجی با VCO بدون نویز	۵۸
شکل ۱۲-۳: جیتر زمانی خروجی با VCO بدون نویز	۵۹
شکل ۱۳-۳: طیف نویز فاز خروجی با ورودی با نویز کم	۵۹
شکل ۱۴-۳: جیتر زمانی خروجی با ورودی با نویز کم	۶۰
شکل ۱۵-۳: طیف نویز فاز خروجی با VCO با نویز کم	۶۰
شکل ۱۶-۳: جیتر زمانی خروجی با PLL با نویز کم	۶۱
شکل ۱۷-۳: طیف نویز فاز خروجی PLL با ورودی بدون نویز	۶۲
شکل ۱۸-۳: نویز فاز خروجی یک PLL با ورودی با نویز کم	۶۲
شکل ۱۹-۳: نویز فاز خروجی یک PLL با تقسیم کننده‌ی فرکانسی	۶۳
شکل ۲۰-۳: نوسان ساز حلقوی پنج طبقه	۶۴
شکل ۲۱-۳: اثر ضربه‌ی وارد شده بر حالت گذرا و پیک‌ها	۶۵
شکل ۲۲-۳: افزایش جیتر پالس ساعت با زمان	۶۷
شکل ۲۳-۳: جیتر موثر بر حسب زمان	۶۸
شکل ۱-۴: آشکارساز مرسوم	۷۰
شکل ۲-۴: طراحی ابتدایی آشکارساز (الف) پیش فاز (ب) پس فاز	۷۰

- شکل ۴-۳: آشکارساز فاز پیشنهادی، مدار تولید کننده سیگنال (الف) up و (ب) down
۷۲
- شکل ۴-۴: شکل موج‌های مربوط به آشکارساز فاز پیشنهادی (الف) پیش فاز (ب) پس فاز
۷۲
- شکل ۴-۵: آشکارساز فاز اصلاح شده
۷۳
- شکل ۴-۶: مشخصه‌ی انتقالی آشکارساز فاز در فرکانس‌های مختلف
۷۴
- شکل ۴-۷: پمپ بار ساده در PLL
۷۵
- شکل ۴-۸: (الف) آینه جریان کسکود با درایو بدنه NMOS (ب) مدل سیگنال کوچک
۷۷
- شکل ۴-۹: پمپ بار پیشنهادی
۸۰
- شکل ۴-۱۰: مشخصه‌ی جریان خروجی بر حسب جریان ورودی پمپ بار
۸۱
- شکل ۴-۱۱: ماسفت بایاس شده در ناحیه‌ی اشباع
۸۱
- شکل ۴-۱۲: جریان خروجی مدار BDCCM پیشنهادی و مدار GDCCM
۸۲
- شکل ۴-۱۳: مشخصه‌ی تطبیق پمپ بار پیشنهادی
۸۲
- شکل ۴-۱۴: (الف) شارژ و دشارژ ولتاژ خروجی در حضور (الف) سیگنال UP و سیگنال Down
۸۳
- شکل ۴-۱۵: تغییرات جریان خروجی با شبیه سازی مونت‌کارلو به وسیله‌ی تغییرات (الف) ولتاژ آستانه (ب) پهنه‌ی گیت (ج) طول کانال
۸۳
- شکل ۴-۱۶: نوسان ساز حلقوی سه طبقه با دو مسیر تأخیری
۸۵
- شکل ۴-۱۷: سلول تأخیری پیشنهادی
۸۶
- شکل ۴-۱۸: مدار معادل سلول تأخیری
۸۷
- شکل ۴-۱۹: شکل موج خروجی VCO
۸۹
- شکل ۴-۲۰: نویز حرارتی در نقطه‌ی گذر از صفر
۸۹
- شکل ۴-۲۱: بلوک دیاگرام PLL طراحی شده.
۹۱
- شکل ۴-۲۲: دیاگرام بود حلقه‌ی PLL
۹۲
- شکل ۴-۲۳: شکل موج‌های خروجی و مرجع قبل و بعد از قفل شدن در فرکانس ۲ GHz
۹۲
- شکل ۴-۲۴: ولتاژ کنترل VCO در فرکانس ۲ GHz
۹۳
- شکل ۴-۲۵: مثالی از عملکرد PLL
۹۴

- ۹۴ شکل ۲۶-۴: نویز فاز PLL در فرکانس ۲GHz
- ۹۵ شکل ۲۷-۴: شبیه سازی FF
- ۹۶ شکل ۲۸-۴: شبیه سازی SF
- ۹۶ شکل ۲۹-۴: شبیه سازی FS
- ۹۷ شکل ۳۰-۴: شبیه سازی PLL در حضور نویز منبع تغذیه

فهرست جداول

شماره صفحه

عنوان

۷۱	جدول ۴-۱: حالت‌های مختلف مدار شکل ۲ در (الف) پیش فاز و (ب) پس فاز
۷۵	جدول ۴-۲: مقایسه عملکرد آشکارساز فاز پیشنهادی
۷۸	جدول ۴-۳: مشخصات ولتاژ و امپدانس خروجی آینه جریان‌های متفاوت
۸۴	جدول ۴-۴: مقایسه عملکرد پمپ بار پیشنهادی
۹۱	جدول ۴-۵: پارامترهای حلقه با توجه به رابطه‌ی ۲-۳۱
۹۹	جدول ۴-۶: مقایسه‌ی عملکرد PLL پیشنهادی

فصل اول


مقدمه

۱-۱ مقدمه

سیستم‌های دیجیتال با عملکرد بالا، برای انتقال سریال داده‌ها و منطبق کردن آن‌ها بین واحدهای عملیاتی و آی سی‌ها از پالس ساعت استفاده می‌کنند. نرخ بیت و فرکانس ساعت با هر نسل از تکنولوژی و معماری پردازنده‌ها افزایش یافته است. شکل ۱-۱ فرکانس ساعت را بر حسب تکنولوژی نشان می‌دهد. در این سیستم‌های دیجیتال پالس ساعت‌های مناسبی با حلقه‌های قفل شونده در فاز^۱ (PLLs) تولید شده و به وسیله‌ی بافرهای پالس ساعت در داخل تراشه توزیع شده‌اند. افزایش سریع فرکانس پالس ساعت سیستم‌ها، چالش‌هایی را در تولید و توزیع پالس ساعت با عدم قطعیت زمانی^۲ و توان پایین ایجاد کرده است. این پایان نامه تکنیک‌های جدیدی را در طراحی مدارات این سیستم‌ها برای به حداقل رساندن عدم قطعیت پالس ساعت و کاهش توان مصرفی، با طراحی یک PLL ارائه می‌دهد.

¹ Phase Locked Loop

² Timing uncertainty



شکل ۱-۱: فرکانس پالس ساعت بر حسب تکنولوژی

مفهوم قفل فاز در دهه ۱۹۳۰ ابداع شد و بلافاصله کاربرد گسترده‌ای در الکترونیک و مخابرات پیدا کرد. اگرچه حلقه قفل شونده در فاز اصلی به همان صورت باقی مانده است ولی پیاده سازی آن در فناوری‌های مختلف برای کاربرد های مختلف هنوز هم جزء مشکلات اصلی کاربران است. یک PLL که برای تولید پالس ساعت در ریزپردازنده‌ها به کار می‌رود کاملاً شبیه به سنتز کننده فرکانسی است که در موبایل استفاده می‌شود ولی مدارهای واقعی آن‌ها به صورت کاملاً متفاوت از هم طراحی می‌شوند.

PLL در اصل یک حلقه‌ی فیدبک است که وظیفه‌ی قفل کردن فاز پالس ساعت داخل تراشه را با پالس ساعت یا سیگنال ورودی بر عهده دارد. PLL‌های با عملکرد بالا به صورت گسترده در سیستم‌های دیجیتالی به منظور رسیدن به دو هدف استفاده می‌شوند: تولید پالس ساعت^۱، بازیابی زمانی^۲.


به منظور تولید پالس ساعت، در ابتدا از کریستال‌ها به عنوان مرجع فرکانس استفاده می‌شد، ولی استفاده از کریستال‌ها محدودیت فرکانسی (حداکثر چند مگاهرتز) را به دنبال داشت، ضمن این که می‌بایستی کریستال در خارج از تراشه قرار می‌گرفت. پس از به کارگیری PLL‌ها محدودیت فرکانسی نیز بر طرف شد و فرکانس کاری آن‌ها تا چندین گیگاهرتز افزایش یافت و همچنین قابلیت مجتمع کردن آن‌ها در داخل تراشه نیز مهیا شد. افزایش نرخ داده‌ها، افزایش نرخ پردازش در داخل تراشه را نیز به دنبال دارد اما رابطه‌ی بین فاز ورودی داده‌ها و پالس ساعت داخل تراشه با هم یکسان نیست. برای دریافت قابل اطمینان داده‌ها، PLL با نمونه برداری از داده‌های ورودی، فاز آن‌ها را با پالس ساعت خود قفل می‌کند.

¹ clock generation

² timing recovery

عدم قطعیت زمانی بر عملکرد هر دو کاربرد PLL (تولید پالس ساعت، بازیابی زمانی) اثر می‌گذارد. عدم قطعیت زمانی زیاد باعث کم شدن فرکانس کاری می‌گردد. جیتر^۱ به علت نویزهای تصادفی ذاتی (نویز حرارتی^۲ و نویز فلیکر^۳) و نویز سیستماتیک تغذیه/زیرلایه^۴ به وجود می‌آید.

شکل ۱-۲ ساختار کلی یک PLL را نشان می‌دهد. در این ساختار برای تولید پالس ساعت از یک نوسان ساز کنترل شده با ولتاژ^۵ در حلقه استفاده می‌گردد. به همین دلیل امکان دنبال کردن تغییرات فرکانس ورودی با تغییر فرکانس نوسان ساز با ولتاژ کنترلی وجود دارد.



شکل ۱-۲: ساختار کلی PLL

در این شکل، آشکارساز فاز^۶ مداری است که ولتاژ متوسط خروجی آن به طور خطی با اختلاف فاز بین دو ورودی متناسب باشد. خروجی این مدار پس از عبور از مدار پمپ بار^۷ و رد شدن از یک فیلتر پایین گذر به ولتاژ کنترلی متناسب تبدیل می‌شود و به نوسان ساز اعمال می‌گردد.

موارد استفاده از PLL‌ها :

- سینتی سایزر فرکانس برای تنظیم دیجیتالی فرستنده و گیرنده‌های رادیویی.
- دمودولاسیون سیگنال‌های AM و FM.
- بهبود سیگنال‌های کوچکی که بدون PLL در نویز، گم می‌شوند.
- بازیابی اطلاعات منبع پالس ساعت از رشته اطلاعاتی مثل اطلاعات حاصله از دیسک درایو.
- در میکروپروسسورها.
- دکودرهای، مودم‌ها، برای کنترل و ارتباطات از راه دور.

¹ Jitter

² Thermal noise

³ Flicker noise

⁴ Systematic supply/substrate noise

⁵ Voltage controlled oscillator

⁶ Phase detector


⁷ Charge pump

۱-۲ اصول حلقه‌ی قفل شونده در فاز

حلقه‌های قفل شونده در فاز که از آن‌ها به منظور تولید پالس ساعت دقیق استفاده می‌شود، برای کاربردهای متنوعی نظیر بازیابی اطلاعات^۱، تولید پالس ساعت میکرورپرسورها^۲ و سنتز کننده‌های فرکانسی^۳ استفاده می‌شوند. قفل فاز فاز از زمان اختراع PLL تا کنون یک مفهوم داشته است. با این حال طراحی و پیاده سازی PLL، تا کنون با چالش‌هایی نظیر توان مصرفی، عدم قطعیت زمانی و ابعاد آن، رو به رو بوده است. این پایان نامه بر روی طراحی یک PLL برای سیستم‌های دیجیتالی با عملکرد بالا^۴ تمرکز دارد. در اینجا به منظور درک چالش‌ها و مصالحه‌های^۵ طراحی، به بیان مفاهیم کلی حلقه‌ی قفل شونده در فاز پرداخته می‌شود.

۳-۱ تعریف PLL

بلوک دیاگرام پایه‌ی یک PLL در شکل ۳-۱ نشان داده شده است. این PLL یک سیستم حلقه بسته‌ی فیدبک دار است که اختلاف فاز بین پالس ساعت ورودی و خروجی را برطرف و ثابت می‌کند و می‌تواند تغییرات فازی را که در محدوده‌ی پهنای باندش قرار می‌گیرد را دنبال کند.



شکل ۳-۱: بلوک دیاگرام پایه‌ی PLL.

عملکرد اصلی PLL بدین صورت می‌باشد. آشکارساز فاز یک سیگنال خروجی خطأ بر اساس اختلاف فاز بین پالس ساعت مرجع و پالس ساعت خروجی تولید می‌کند. با گذشت زمان تفاوت‌های کم فرکانسی باعث خطای فاز بزرگی می‌شود. سیگنال خطأ پس از عبور از فیلتر پایین گذر، نوسان ساز را راه اندازی می‌کند و سیگنال خطای فیلتر شده به عنوان یک سیگنال کنترلی (جريان یا ولتاژ) برای نوسان ساز عمل کرده و فرکانس نوسانات را به گونه‌ای تنظیم می‌کند تا φ_{ref} و $\varphi_{feedback}$ بر هم منطبق شوند. حلقه، زمانی قفل می‌شود که پالس ساعت فیدبک با پالس ساعت مرجع، خطای فاز ثابت و فرکانس یکسانی داشته باشند.

¹ Data recovery

² microprocessor clock generation

³ frequency synthesizer

⁴ High performance

⁵ Trade off