

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشگاه آزاد اسلامی

واحد تهران مرکزی

دانشکده فنی و مهندسی، گروه برق

پایان نامه برای دریافت درجه کارشناسی ارشد (M.Sc)

گرایش: الکترونیک

عنوان:

طراحی، شبیهسازی و بهبود زمان قفل شدن در مدار DLL

استاد راهنما:

دکتر رضا صباغی ندوشن

استاد مشاور:

دکتر فرداد فرخی

پژوهشگر:

سمن محمدی محقق

تابستان 1391



ISLAMIC AZAD UNIVERSITY

Central Tehran Branch

Faculty of Engineering-Department of Electrical Engineering

“M.Sc” Thesis

On Electronics

Subject:

Design, Simulation and Locking Time Improvements of DLL Circuit

Advisor:

Dr. Reza Sabbaghi-Nadooshan

Reader:

Dr. Fardad Farokhi

By:

Saman Mohammadi Mohaghegh

Summer 2012

سپاسگزاری:

زندگی، یعنی پژوهش و فهمیدن چیزی جدید. راه پیشرفت، ارزش نهادن به علم و تحقیق است و این امر میسر نمیگردد مگر با راهنماییهای اساتید محترمی که با نکتههای دلاویز و گفتههای بلند، صحیفههای سخن را، علم پرور مینمایند.

از استاد گرامیام جناب آقای دکتر صباغی ندوشن بسیار سپاسگزارم چرا که بدون راهنماییهای ایشان تامین این پایان نامه بسیار مشکل مینمود.

از استاد گرامی جناب آقای دکتر فرخی به دلیل یاریها و حمایتهای ایشان، که بسیاری از سختیها را برایم آسانتر نمودند، کمال تشکر را دارم.

و از سایر اساتید محترمی که راه گشای در اتمام و اكمال پایان نامه اینجانب بودهاند، متشکرم.

تقدیم به:

پدر بزرگوارم، مادر مهربانم و خواهر عزیزم، که با صبر و شکیبایی همیشگی خود در تمام دوران زندگیم، همواره امید موفقیت را در من زنده نگاه داشتهاند.

فهرست مطالب

صفحه	عنوان
	فصل اول: مقدمه
2	1-1- مقدمه.....
	فصل دوم: مروری بر حلقه قفل فاز و حلقه قفل تاخیر
4	1-2- مقدمه.....
4	2-2- کارآیی حلقه قفل فاز و حلقه قفل تاخیر در مدارهای مجتمع.....
4	2-2-2-1- کاهش جیتیر.....
4	2-2-2-2- جلوگیری از کجی در سیگنال.....
6	2-2-2-3- سنتز فرکانسی.....
6	2-2-2-4- بازسازی پالس ساعت.....
6	2-3- مقایسه حلقه قفل فاز و حلقه قفل تاخیر.....
9	2-4- انواع حلقه‌های قفل تاخیر.....
10	2-5- کاربردهای حلقه قفل تاخیر.....
11	2-5-2-1- مولد پالس ساعت.....
11	2-5-2-2- بازیابی کلاک و داده.....
13	2-5-2-3- توزیع کلاک.....
13	2-5-2-4- انتقال داده.....
13	2-5-2-5- حافظه‌ها و ورودی و خروجیها.....
14	2-6- نتیجه‌گیری.....
	فصل سوم: ساختار و عملکرد حلقه قفل تاخیر آنالوگ
15	3-1- مقدمه.....
15	3-2- بلوک دیاگرام حلقه قفل تاخیر آنالوگ پایه.....
17	3-2-1- بلوکهای داخلی.....
17	3-2-1-1- آشکارساز فاز.....
18	3-2-1-2- پمپ بار و فیلتر حلقه.....
18	3-2-1-3- خط تاخیر قابل کنترل با ولتاژ.....
20	3-3- نکات طراحی یک حلقه قفل تاخیر آنالوگ پایه.....
23	3-4- نتیجه‌گیری.....
	فصل چهارم: پیشینه کار و طرحهای بهبود
24	4-1- مقدمه.....
24	4-2- پیشینه کارهای صورت گرفته از حلقه های قفل تاخیر.....
26	4-3- همترازکننده کلاک.....
28	4-4- بررسی حلقه قفل تاخیر آنالوگ با دو لبه سنکرون شونده در تکنولوژی $1/2\mu\text{m}$

28	1-4-4- ساختار پیشنهادی
28	2-4-4- مدل معادل ساختار پیشنهادی
29	3-4-4- بلوکهای داخلی
29	1-3-4-4- آشکارساز فاز
30	2-3-4-4- پمپ بار و فیلتر حلقه
31	3-3-4-4- خط تاخیر قابل کنترل با ولتاژ
32	5-4- طرح بهبود حلقه قفل تاخیر آنالوگ با دو لبه سنکرون شونده
32	1-5-4- تکنولوژی مورد استفاده
33	2-5-4- ولتاژ منبع تغذیه
33	3-5-4- بازه فرکانسی (محدوده قفل)
33	1-3-5-4- حلقه قفل تاخیر با استفاده از آشکارساز فاز با مدار بازنشانی
34	2-3-5-4- ساختار تصحیح خودبخودی
35	3-3-5-4- حلقه قفل تاخیر با خط تاخیر رپلیکا
36	4-3-5-4- حلقه قفل تاخیر با مدار بازنشانی اولیه
37	5-3-5-4- ساختار ترکیبی حلقه قفل فاز و حلقه قفل تاخیر
38	6-3-5-4- مقایسه ساختارهای مختلف حلقه های قفل تاخیر آنالوگ
39	4-5-4- زمان قفل
39	6-4- نتیجه گیری
	فصل پنجم: طرحهای پیشنهادی
40	1-5- مقدمه
40	2-5- بررسی حلقه قفل تاخیر با دو لبه سنکرون شونده در تکنولوژی $0/18\mu\text{m}$
40	1-2-5- ساختار پیشنهادی
41	2-2-5- بلوکهای داخلی
41	1-2-2-5- آشکارساز فاز-فرکانس
45	2-2-2-5- پمپ بار و فیلتر حلقه
48	3-2-2-5- خط تاخیر قابل کنترل با ولتاژ
49	4-2-2-5- کلاک بافر چند طبقه
50	3-5- بررسی حلقه قفل تاخیر با دو لبه سنکرون شونده در تکنولوژی $0/13\mu\text{m}$
50	1-3-5- ساختار پیشنهادی
50	2-3-5- بلوکهای داخلی
50	1-2-3-5- خط تاخیر قابل کنترل با ولتاژ
51	2-2-3-5- آشکارساز فاز-فرکانس
53	3-2-3-5- پمپ بار و فیلتر حلقه
53	4-5- نتیجه گیری

فصل ششم: نتایج شبیهسازی

- 55 1-6- مقدمه
- 55 2-6- نتایج شبیهسازی حلقه قفل تاخیر با دو لبه سنکرون شونده در تکنولوژی $1/2\mu\text{m}$
- 56 3-6- نتایج شبیهسازی حلقه قفل تاخیر با دو لبه سنکرون شونده در تکنولوژی $0/18\mu\text{m}$
- 60 4-6- نتایج شبیهسازی حلقه قفل تاخیر با دو لبه سنکرون شونده در تکنولوژی $0/13\mu\text{m}$
- 66 5-6- نتیجهگیری

فصل هفتم: نتیجهگیری و پیشنهادات

- 67 1-7- نتایج
- 70 2-7- پیشنهادات
- 72 فهرست منابع و ماخذ
- 77 چکیده انگلیسی

فهرست جداول

صفحه	عنوان
8.....	جدول (1-2): مقایسه خصوصیات بین حلقه قفل تاخیر و حلقه قفل فاز.....
38.....	جدول (1-4): مقایسه ساختارهای مختلف حلقه‌های قفل تاخیر آنالوگ.....
	جدول (1-6): مقایسه عملکرد کنترل پهنای پالس حلقه‌های قفل تاخیر در منابع
65.....	مختلف.....

فهرست اشکال

عنوان	صفحه
شکل (1-2): وجود جیتر در شکل موج کلاک	4
شکل (2-2): بهوجود آمدن کجی در مدارهای دیجیتال	5
شکل (3-2): بازسازی پالس ساعت با استفاده از CRC	6
شکل (4-2): پاسخ پله حلقه قفل تاخیر و حلقه قفل فاز	8
شکل (5-2): انواع حلقه های قفل تاخیر	10
شکل (6-2): ساختار گیرنده دیر-زود و نمودار زمانبندی آن	12
شکل (1-3): بلوک دیاگرام اولیه یک حلقه قفل تاخیر آنالوگ	16
شکل (2-3): مشخصه‌های انتقال حلقه باز و حلقه بسته	16
شکل (3-3): آشکارساز از نوع گیت XOR	18
شکل (4-3): توپولوژیهای خط تاخیر قابل کنترل با ولتاژ	19
شکل (5-3): قفل صحیح و غلط سیگنال خروجی خط تاخیر قابل کنترل با ولتاژ	20
شکل (6-3): مشخصه تاخیر- فاز خط تاخیر	21
شکل (7-3): بلوک دیاگرام و زمانبندی حلقه قفل تاخیر	22
شکل (1-4): همترازکننده‌های کلاک برای (الف) حلقه قفل فاز و (ب) حلقه قفل تاخیر	27
شکل (2-4): معماری حلقه قفل تاخیر با دو لبه سنکرون شونده جهت شبیهسازی در تکنولوژی	28
$1/2\mu\text{m}$	28
شکل (3-4): مدل معادل مدار حلقه قفل تاخیر با دو لبه سنکرون شونده	29
شکل (4-4): پیادهسازی آشکارساز فاز برای (الف) لبه بالارونده و (ب) لبه پایینرونده	30
شکل (5-4): شکل موج سیگنالهای ورودی و خروجی برای (الف) آشکارساز 1 و (ب) آشکارساز 2	30
شکل (6-4): معماری پمپ بار و حلقه فیلتر	31
شکل (7-4): معماری خط تاخیر قابل کنترل با ولتاژ	32
شکل (8-4): (الف) آشکارساز فاز با مدار بازنشانی (ب) منحنی آشکارساز فاز بهره	34
شکل (9-4): بلوک دیاگرام حلقه قفل تاخیر با ساختار تصحیح خودبخودی	35
شکل (10-4): حلقه قفل تاخیر با خط تاخیر رپلیکا	36
شکل (11-4): پیکربندی و نحوه عملکرد خط تاخیر رپلیکا	36
شکل (12-4): حلقه قفل تاخیر با مدار بازنشانی اولیه	37
شکل (13-4): ساختار ترکیبی حلقه قفل فاز و حلقه قفل تاخیر	37
شکل (1-5): معماری حلقه قفل تاخیر پیشنهادی با دو لبه سنکرون شونده	37
جهت شبیهسازی در تکنولوژی های $0/13\mu\text{m}$ و $0/18\mu\text{m}$	41
شکل (2-5): آشکارساز فاز-فرکانس مربوط به (الف) لبه بالارونده و (ب) لبه پایینرونده	41
طراحی شده	43

- شکل (3-5): مدار معادل آشکارساز فاز-فرکانس برای (الف) لبه بالارونده و (ب) لبه پایین-رونده..... 43
- شکل (4-5): عملکرد (الف) آشکارساز فاز-فرکانس 1 و (ب) آشکارساز فاز-فرکانس 2 با فرکانس یکسان (زمانی که سیگنال ورودی جلوتر باشد)..... 43
- شکل (5-5): عملکرد (الف) آشکارساز فاز-فرکانس 1 و (ب) آشکارساز فاز-فرکانس 2 با فرکانس یکسان (زمانی که سیگنال ورودی عقبتر باشد)..... 44
- شکل (6-5): عملکرد (الف) آشکارساز فاز-فرکانس 1 و (ب) آشکارساز فاز-فرکانس 2 با فرکانس متفاوت (زمانی که سیگنال ورودی جلوتر باشد)..... 44
- شکل (7-5): عملکرد (الف) آشکارساز فاز-فرکانس 1 و (ب) آشکارساز فاز-فرکانس 2 با فرکانس متفاوت (زمانی که سیگنال ورودی عقبتر باشد)..... 44
- شکل (8-5): عملکرد آشکارساز فاز-فرکانس 1 و 2 با فرکانس و فاز یکسان..... 45
- شکل (9-5): آشکارساز فاز-فرکانس با فیلترهای پایین گذر..... 45
- شکل (10-5): (الف) آشکارساز فاز-فرکانس با پمپ بار و (ب) شکل موج های آن..... 46
- شکل (11-5): اثر پالسهای باریک DN روی شکل موج آشکارساز فاز-فرکانس با پمپ بار..... 46
- شکل (12-5): پمپ بار ساده با بایاس خودبخودی و بدون آفست..... 47
- شکل (13-5): پمپ بار مربوط به (الف) لبه بالارونده و (ب) لبه پایینرونده طراحی شده..... 48
- شکل (14-5): مراحل ایجاد و تکمیل یک خط تاخیر قابل کنترل با ولتاژ کاسکود (الف) یک معکوس کننده مکنده (ب) خط تاخیر تک طبقه همراه با مدار بایاس (ج) خط تاخیر چندین طبقه..... 49
- شکل (15-5): خط تاخیر قابل کنترل با ولتاژ..... 49
- شکل (16-5): (الف) المان تاخیر مکنده جریان رایج (ب) ورژن متغیر المان تاخیر مکنده جریان..... 51
- شکل (17-5): عملکرد (الف) آشکارساز فاز-فرکانس 1 و (ب) آشکارساز فاز-فرکانس 2 با فرکانس یکسان (زمانی که سیگنال ورودی جلوتر باشد)..... 52
- شکل (18-5): عملکرد (الف) آشکارساز فاز-فرکانس 1 و (ب) آشکارساز فاز-فرکانس 2 با فرکانس یکسان (زمانی که سیگنال ورودی عقبتر باشد)..... 52
- شکل (19-5): عملکرد (الف) آشکارساز فاز-فرکانس 1 و (ب) آشکارساز فاز-فرکانس 2 با فرکانس متفاوت (زمانی که سیگنال ورودی جلوتر باشد)..... 52
- شکل (20-5): عملکرد (الف) آشکارساز فاز-فرکانس 1 و (ب) آشکارساز فاز-فرکانس 2 با فرکانس متفاوت (زمانی که سیگنال ورودی عقبتر باشد)..... 53
- شکل (21-5): عملکرد آشکارساز فاز-فرکانس 1 و 2 با فرکانس و فاز یکسان..... 53
- شکل (1-6): نتایج شبیهسازی حلقه قفل تاخیر با دو لبه سنکرون شونده در تکنولوژی $1/2\mu\text{m}$ در فرکانس 80MHz..... 56

- شکل (6-2): نتایج شبیه‌سازی حلقه قفل تاخیر با دو لبه سنکرون شونده در تکنولوژی $0/18\mu\text{m}$
 در فرکانسهای (الف) 750MHz و (ب) 1GHz 58
- شکل (6-3): خطای چرخه‌کار برحسب فرکانس 59
- شکل (6-4): جیتر RMS برحسب فرکانس 59
- شکل (6-5): جیتر Peak-to-Peak برحسب فرکانس 59
- شکل (6-6): توان مصرفی برحسب فرکانس 59
- شکل (6-7): (الف) لبه بالارونده و (ب) لبه پایینرونده سیگنال خروجی برحسب فرکانس 60
- شکل (6-8): نتایج شبیه‌سازی حلقه قفل تاخیر با دو لبه سنکرون شونده در تکنولوژی $0/13\mu\text{m}$
 در فرکانسهای (الف) 750MHz و (ب) 1 GHz 62
- شکل (6-9): خطای چرخه‌کار برحسب فرکانس 63
- شکل (6-10): جیتر RMS برحسب فرکانس 63
- شکل (6-11): جیتر Peak-to-Peak برحسب فرکانس 63
- شکل (6-12): توان مصرفی برحسب فرکانس 63
- شکل (6-13): لبه بالارونده و پایینرونده سیگنال خروجی برحسب فرکانس 64

چکیده:

در این پایاننامه یک مدار حلقه قفل تاخیر با دو لبه سنکرون شونده با سرعت قفل بالا، محدوده فرکانسی وسیع و ولتاژ تغذیه پایین شرح داده شده است که اغلب در پروسههای همتر از کننده ساعت مورد استفاده قرار میگیرد. در این پروژه، دو معماری تقریباً مشابه پیشنهاد شده است. نتایج شبیهسازی با برنامه Hspice بر پایه تکنولوژیهای CMOS $0/18\mu\text{m}$ و $0/13\mu\text{m}$ می-باشد. معماری پیشنهادی اولیه، حلقه قفل تاخیر با دو لبه سنکرون شونده را بر پایه تکنولوژی $0/18\mu\text{m}$ با ولتاژ تغذیه $1/8\text{V}$ میبازد. بازه فرکانسی این مدار بین 750MHz الی 1GHz است. مدار قفل سریع حلقه قفل تاخیر (ماکزیم 20ns) همراه با دو لبه سنکرون شونده با به-کارگیری آشکارسازهای فاز-فرکانس با سرعت بالا بهدست آمده است. آشکارسازهای فاز-فرکانس پیشنهادی دارای ناحیه مرده کوچکی هستند. همچنین دو پمپ بار تقاضی بهکار گرفته شدهاند، زیرا در این مدار انتخابهای مناسبتری میباشند و از مزایای مهم این دو پمپ بار، ارتقاء زمان سوئیچ آنها توسط سوئیچهای هدایت کننده جریان را میتوان نام برد. مشخصه دیگر این ساختار قابلیت اصلاح مناسب چرخهکار است ($50\pm\%0/9$). از طرف دیگر، همانطور که میدانیم استفاده از روش دو لبه سنکرون شونده ما را بهسوی مصرف بیشتر توان سوق میدهد و متعاقباً باعث افزایش جیتر rms و peak-to-peak را افزایش میدهد که علت این امر استفاده از دو مدار آشکارساز فاز-فرکانس، دو مدار پمپ بار و دو فیلتر حلقه بهجای استفاده از یکی از این هر کدام از این مدارها است. بنابراین در این پروژه جیتر rms، جیتر peak-to-peak و مصرف توان نیز مورد بررسی قرار گرفت. حداکثر توان مصرفی مدار حلقه قفل تاخیر، $3/4\text{mW}$ در فرکانس 1GHz است. حداکثر و حداقل جیتر rms بهترتیب $5/98\text{ps}$ و $0/771\text{ps}$ و حداکثر و حداقل جیتر peak-to-peak بهترتیب $102/08\text{ps}$ و $18/13\text{ps}$ میباشند. از طرف دیگر، یک مدار تقریباً مشابه نیز در تکنولوژی $0/13\mu\text{m}$ بههمراه ولتاژ منبع تغذیه $1/2\text{V}$ شبیهسازی شده است. بازه فرکانسی این مدار نیز بین 750MHz الی 1GHz است. زمان قفل این مدار کمتر از 60ns در تمام بازه فرکانسی ذکر شده است. حداکثر توان مصرفی این مدار $3/1\text{mW}$ در فرکانس 1GHz است. حداکثر و حداقل جیتر بهترتیب $17/5\text{ps}$ و $2/5\text{ps}$ و حداکثر و حداقل جیتر peak-to-peak بهترتیب $125/3\text{ps}$ و $19/7\text{ps}$ میباشند. خطای چرخه-کار برای حلقه قفل تاخیر با دو لبه سنکرون شونده پیشنهادی $50\pm\%1$ میباشند. نتایج شبیه-سازیهای صورت گرفته حاکی از آن است که استفاده از روش حلقههای قفل تاخیر با دو لبه سنکرون شونده میتواند بدون ایجاد مشکل در جیتر و یا مصرف توان صورت گیرد. همچنین این نتایج نشان میدهند که نهتنها زمان قفل، بلکه تمامی پارامترهای مهم در حلقههای قفل تاخیر ارتقاء پیدا نمودند. این امر زمانی بهوقوع میبویند که ساختارهای مداری مناسبی انتخاب شده باشند. در نتیجه، زمانی که نیاز به استفاده از یک حلقه قفل تاخیر با دو لبه سنکرون شونده بهجای یک لبه سنکرون شونده داریم، هیچگونه نگرانی در مورد پارامترهای ذکر شده نخواهیم داشت.

کلمات کلیدی: آشکارساز فاز، حلقه قفل تاخیر، خط تاخیر، جیتر، کلاک بافر چند طبقه

فصل اول: مقدمه

1 1 - مقدمه:

در دهه‌های گذشته، تولید و توزیع پالس ساعت در طراحی سیستم‌های VLSI یک بحران اساسی محسوب میشد. امروزه برای تولید و زمانبندی کلاک از مفهومی بهنام حلقه قفل فاز¹ و حلقه قفل تاخیر² استفاده میشود. ابتدا طراحان برای کنترل دقیق فاز یک سیگنال، حلقه‌های قفل فاز را معرفی نمودند. مفهوم قفل فاز در دهه 1930 ابداع شد و بلافاصله کاربرد گسترده‌ای در الکترونیک و مخابرات پیدا کرد. اما در عمل حلقه قفل فاز، نخستین بار در سال 1970 به صورت تراشه ساخته شد. اگرچه حلقه قفل فاز اصلی بهمان صورت باقی مانده است ولی پیاده سازی آن در فناوریهای متفاوت برای کاربردهای مختلف هنوز هم جزو مشکلات طراحان است. یک حلقه قفل فاز که برای تولید پالس ساعت در ریزپردازنده بهکار میرود، کاملاً شبیه سنتر کننده فرکانسی است که در تلفن سلولی استفاده میشود ولی مدارهای واقعی آنها به صورتی کاملاً متفاوت از هم طراحی میشوند. نوع دیگری از حلقه‌های قفل فاز که در ده سال گذشته مورد توجه واقع شده است، حلقه‌های قفل تاخیر هستند [1]. حلقه‌های قفل تاخیر نیز نخستین بار به عنوان جایگزین مناسب حلقه‌های قفل فاز قدیمی بر پایه نوسانساز مطرح و در اوایل دهه 1990 به صورت مجتمع در یک ضرب کننده پالس ساعت استفاده شدند [2]، سپس در محصولات FPGAها مشهور شدند و امروزه به صورت گسترده برای تولید پالس ساعت با کیفیت بالا استفاده میشوند. در علم الکترونیک، حلقه قفل تاخیر را میتوان مشابه مدار حلقه قفل فاز در حالت دیجیتال در نظر گرفت. حلقه قفل تاخیر، در حقیقت یک گیت تاخیر منفی است که در مسیر کلاک مدارهای مجتمع قرار میگیرد. کار اصلی حلقه قفل تاخیر تنظیم فاز متناسب بین کلاک ورودی و سیگنال خروجی است و در کاربردهای بازیافت داده و تولید کلاک، برای جبران آثار منفی جیتر³ و انحراف ساعت⁴، رایج است. میتوان عنوان نمود که حلقه‌های قفل تاخیر در کاربردهایی که کلاک مرجع با نویز کمتری باشد، عملکرد بسیار خوبی دارد. به طور کلی اهدافی که طراحان مدارهای حلقه قفل تاخیر در نظر دارند، رسیدن به قفل سریع و پایدار با دوره کارکرد 50% برای پالس خروجی، جیتر و انحراف کم، حداقل توان تلفاتی و سطح مصرفی و حداکثر بازه فرکانسی است. به طور کلی در حلقه قفل تاخیر سعی بر این است که اولاً موقعیت فاز دقیق باشد یا به عبارتی اثر فاز استاتیکی کم باشد، ثانیاً جیتر یا نویز فازی کم باشد. بنابراین با استفاده از حلقه قفل تاخیر میتوان همزمانی دقیق بین سیگنالهای پالس ساعت داخلی و خارجی

¹ Phase locked loop

² Delay locked loop

³ Jitter

⁴ Clock Distortion

ایجاد کرد. کیفیت پالس ساعت توسط چندین عامل از جمله فرکانس، فاز، دوره کارکرد، جیتز و انحراف پالس ساعت تعیین میشود. حلقه قفل تاخیر یک مدار تشخیصدهنده فاز (آشکارساز فاز) دارد که میتواند اختلاف فاز میان پالس ساعت ورودی و خروجی را تشخیص دهد و تاخیر اعمال شده برای تولید سیگنال خروجی برپایه اختلاف فاز تشخیص داده شده را تنظیم نماید. در واقع مدار کنترلی حلقه قفل تاخیر، میزان تاخیر را کنترل میکند و لبه کلاک برگشت داده شده با سیگنال ساعت ورودی در تشخیصدهنده فاز مقایسه میشوند. با تنظیم لبه کلاک حلقه قفل می شود و تاخیر بافر ورودی و انحراف سیگنال ساعت به صفر میرسد.

وظیفه اصلی حلقه‌های قفل فاز و تاخیر همزمان سازی کلاک است که بهطور گسترده در مدارهای VLSI استفاده میشوند و هدف استفاده از آنها کاهش انحراف کلاک در شبکه‌های مبتنی بر کلاک است. این حلقه‌ها بهطور گسترده، در کاربردهایی که نیاز به سرعت بالا دارند، مورد استفاده قرار میگیرند. از جمله این کاربردها میتوان به میکروپروسورها، پردازنده‌های شبکه، تراشه‌های حافظه و ارتباطی که نیاز به فرکانس کلاک بالا در طراحی‌های خود دارند، اشاره نمود [3]. از کاربردهای رایج دیگر حلقه قفل فاز میتوان به ضرب و سنتزکننده فرکانس، کاهش جابجایی یا تاخیر و کاهش اعوجاج اشاره نمود. اما حلقه قفل تاخیر، بیشتر در مولد پالس کلاک، بازیابی کلاک و داده، توزیع کلاک، انتقال داده و مدارهای رابط حافظه و فرستنده-گیرنده‌های انتقال سریال مورد استفاده قرار میگیرند.

با توجه به جدیدتر و کاربردیتر بودن موضوع حلقه‌های قفل تاخیر، قصد داریم در این پروژه به بررسی این نوع حلقه‌ها بپردازیم. در ادامه، جهت آشنایی و درک بهتر از حلقه قفل تاخیر، در فصل دوم مروری بر حلقه‌های قفل فاز و تاخیر خواهیم داشت. سپس در فصل سوم ساختار و عملکرد یک حلقه قفل تاخیر آنالوگ بررسی میشود. در فصل چهارم، به پیشینه کارهای انجام شده در مورد حلقه‌های قفل تاخیر و همچنین به بررسی مقاله مرجع مربوط به حلقه قفل تاخیر با دو لبه سنکرون شونده (DLL-DES) تحت تکنولوژیهای $1/2\mu\text{m}$ پرداخته میشود و در ادامه این فصل طرحهای بهبود ساختار حلقه قفل تاخیر پیشنهادی را بررسی خواهیم نمود. در فصل پنجم که طرحهای پیشنهادی نام دارد، با طراحی دو ساختار نسبتاً مشابه و شبیهسازی آنها تحت تکنولوژیهای $0/18\mu\text{m}$ و $0/13\mu\text{m}$ سعی داریم تا تمامی پارامترهای مهم بررسی شده در حلقه‌های قفل تاخیر بهخصوص زمان قفل مدار را بهبود بخشیم. در فصل ششم، نتایج شبیه-سازی ساختارهای مرتبط با سه تکنولوژی ذکر شده مورد بررسی قرار میگیرند و با نتایج شبیه-سازی دیگر مقالات مورد مقایسه قرار خواهند گرفت. نتایج بهدست آمده، نشان میدهند که حلقه قفل تاخیر با دو لبه سنکرون شونده پیشنهادی این پروژه، دارای سرعت قفل بالا، بازه فرکانسی وسیع، ولتاژ مصرفی پایین و تکنولوژی برتر است. این امر حاکی از این مطلب است که بهبود قابل توجه پارامترهای مهم در ساختار پیشنهادی بهوجود آمده است. در نهایت میتوان نتیجه گیری و پیشنهادات برای ادامه کار را در فصل هفتم مشاهده نمود.

⁵ Delay Locked Loop with Double Edge Synchronization

فصل دوم: مروری بر حلقه قفل فاز و حلقه قفل تاخیر


2 1 - مقدمه:

در این فصل ابتدا به فواید استفاده از حلقه‌های قفل فاز و تاخیر در مدارهای مجتمع می‌پردازیم. سپس با توجه به تفاوت‌های ساختاری بین این دو حلقه، مزایا و معایب آنان را بررسی مینماییم. در ادامه فصل به دلیل مزایا و کاربردهای بیشتر حلقه‌های قفل تاخیر به بررسی بیشتر این حلقه‌ها می‌پردازیم. بدین ترتیب ابتدا انواع مختلف حلقه‌های قفل تاخیر را از لحاظ ساختاری و کاربردی بررسی مینماییم تا بتوانیم بهترین نوع این حلقه‌ها را برای ادامه این پروژه انتخاب نماییم. سپس به کاربردهایی که حلقه‌های قفل تاخیر در آنها به صورت بارز استفاده می‌شود، اشاره خواهیم نمود.

2 2 - کارایی حلقه قفل فاز و حلقه قفل تاخیر در مدارهای مجتمع

در این بخش به فواید مهمی که استفاده از حلقه‌های قفل فاز و تاخیر در مدارهای مجتمع دارد، اشاره مینماییم [4].

2-2-1- کاهش جیتز: سیگنالها معمولاً به هنگام عبور از کانال ارتباطی و همچنین در اثر وجود طبقات ذخیره‌سازی دچار جیتز زمانی میشوند. همانطور که در شکل 2-1 نشان داده شده است جیتز خود را به صورت تغییرات در پریود شکل موج نشان میدهد. نوعی بهم خوردگی که با تعقیب سیگنال دریافتی برش سیگنال قابل حذف نیست و این مشکل در سیگنالهای دیجیتال نیز به قوت خود باقی است. ساختار حلقه قفل فاز و یا حلقه قفل تاخیر میتواند برای کاهش جیتز مفید واقع شود.



شکل 2-1. وجود جیتز در شکل موج کلاک


2-2-2- جلوگیری از کجی⁶ در سیگنال:

شکل 2-2 یک مشکل اساسی را در مدارهای دیجیتال مرجع نشان میدهد. در اینجا یک سیگنال پالس ساعت به نام CKS از میان یک بورد مدار چاپی (PCB)⁷ عبور کرده و در چندین طبقه بافر میشود تا لبه‌های آن تیز شوند و بتواند یکبار خازنی را با کمترین مقدار تاخیر تغذیه

⁶ Skew

⁷ Printed Circuit Board

کند. دلیل اصلی ایجاد کجی بهخاطر تاخیر بین کلاکهای داخل و بیرون یک مدار مجتمع است. کلاک داخل تراشه که CKC نام دارد، خازنهای پارازیتی زیادی را تغذیه میکند و نتیجه دچار تاخیر قابل ملاحظه نسبت به CKS میشود.




شکل 2-2: بهوجود آمدن کجی در مدارهای دیجیتال

کجی ایجاد شده باعث بههم خوردن هماهنگی زمانی بین داخل تراشه و بیرون آن میشود. برای کاهش کجی، بافر کلاک میتواند داخل یک حلقه قفل فاز و یا بهطور مشابه داخل یک حلقه قفل تاخیر قرار گیرد تا CKC با CKS منطبق گردد.

2-2-3- سنتز فرکانسی: در کاربردهای زیادی ضرب فرکانسی یک سیگنال پریودیک مورد نیاز است. بهعنوان مثال در سیستم دیجیتالی شکل 2-2 محدودیت پهنای باند بوردهای چاپی حداکثر فرکانس CKS را تعیین میکند، در حالیکه در داخل تراشه ممکن است نیاز به فرکانس بزرگتری وجود داشته باشد. فرستنده-گیرنده‌های بی سیم از یک اسپلاتور محلی استفاده میکنند که فرکانس آن باید با پله‌های کوچک و دقیق تغییر کند. بهعنوان مثال 900 MHz تا 925 MHz و با پله‌های 200 KHz. مراجع [5,6] مشکل سنتز فرکانسی را که با استفاده از حلقه‌های قفل فاز و قفل تاخیر قابل حل است، بیان کرده‌اند.

2-2-4- بازسازی پالس ساعت: در بسیاری از سیستمها اطلاعات بدون سیگنال سنکرونکننده (پالس ساعت) ارسال میشوند. بهعنوان مثال در ارتباطات نوری یک رشته اطلاعات از طریق فیبر نوری و بدون پالس ساعت ارسال میشود. این در حالی است که گیرنده باید اطلاعات را به صورت سنکرون پردازش کند. بنابراین اطلاعات زمانی باید بازسازی شوند. در اکثر مدارهای بازسازی پالس ساعت از حلقه قفل فاز یا حلقه قفل تاخیر استفاده میشود.



شکل 2-3. بازسازی پالس ساعت با استفاده از CRC

2 3 -مقایسه حلقه قفل فاز و حلقه قفل تاخیر

در گذشته بیشتر مدارهای حلقه قفل فاز مورد استفاده بودند. اما حلقه‌های قفل فاز معایبی دارند که استفاده از آنها را بهویژه در کاربردهای با سرعت بالا، با مشکلاتی مواجه میکند. حلقه قفل فاز یک سیستم مرتبه بالا است و طراحی آن مشکل است. پهنای باند حلقه که برای پایدار بودن حلقه قفل فاز یک پارامتر بحرانی است، میتواند با تغییر فرآیند ساخت، تغییر ولتاژ و دما تغییر کند. عمده مشکلات آن ناشی از واحد نوسانساز کنترل شده با ولتاژ (VCO)⁸ بوده که کارایی-اش تحت تاثیر تغییرات دما قرار میگیرد. همچنین در بیشتر موارد حلقه قفل فاز برای اطمینان از پایداری و عملکرد بهتر نیاز به فیلترهای مرتبه بالا دارند که سطح بزرگتری را اشغال می-کنند و برخی مواقع برای اطمینان از عملکرد آن به خازن بیرون تراشه نیاز میباشد. در حلقه قفل فاز مقدار جیتر خروجی در هر سیکل، برای چندین سیکل متوالی بر روی مقادیر بعدی اضافه میشود و این امر با پاسخ زمانی حلقه قفل فاز محدود میشود. از طرف دیگر، مدارهایی که از پالس ساعت استفاده میکنند معمولاً در شرایط با نویز بالا کار میکنند و نویز حاصل از تغییر ولتاژ منبع تغذیه و نیز نویز زیر لایه باعث ایجاد مشکلاتی مانند تغییر مقدار تاخیر در پالس ساعت می شوند. این تغییرات بهصورت لحظه‌های قابل اصلاح توسط حلقه قفل فاز نیست. در عوض ضرب کننده فرکانسی بر اساس حلقه قفل تاخیر مزیت‌های زیادی نسبت به حلقه‌های


⁸ Voltag Contrlled Oscillator

قفل فاز مرسوم دارد. حلقه‌های قفل تاخیر از بسیاری معایب حلقه‌های قفل فاز مصون هستند. با توجه به ویژگی حلقه مرتبه اول بودن حلقه‌های قفل تاخیر، پایداری آنها آسانتر است و انباشت جیتر در آنها رخ نمیدهد. حلقه قفل تاخیر به جای استفاده از نوسانساز کنترل شده با ولتاژ، از خط تاخیر قابل کنترل با ولتاژ استفاده میکند و به سیگنال مرجع وابسته‌تر از حلقه قفل فاز است. همچنین حلقه قفل تاخیر در کاربردهایی که کلاک مرجع با نویز کمتری باشد، عملکرد بهتری دارد. بهجز در مواردی که نیاز به ضرب فرکانسی میباشد و فرکانس ورودی و خروجی متفاوت است بهویژه در کاربردهای با کارایی بالا مانند میکروپروسورها، مدارهای حافظه و مدارهای مجتمع مخابرات بیسیم، استفاده از حلقه قفل تاخیر ترجیح دارد. البته بعدها ساختارهای مختلفی معرفی شدند که ضرب فرکانسی را با استفاده از خطوط تاخیر ممکن ساخته و استفاده از حلقه قفل تاخیر را در تولید کلاک و سنتز فرکانسی گسترش دادند. از آنجا که در حلقه‌های قفل تاخیر سطح و توان مصرفی کمتر است، برای ساخت روی تراشه‌های دیجیتال مناسبتر می‌باشند. مشخصه‌های حلقه در حلقه قفل تاخیر بهطور چشمگیری ساده‌تر از حلقه قفل فاز است. یک حلقه قفل فاز دست کم شامل دو متغیر حالت برای ذخیره اطلاعات و فرکانس میباشد و بهمنظور حفظ پایداری حلقه، یک صفر اضافی نیاز دارد. در حالیکه حلقه قفل تاخیر با داشتن فقط یک قطب با محدودیت کمتری مواجه است. بهره حلقه مستقیماً پهنای باند مطلوب را تعیین میکند. تنها زمانی لازم است به پایداری توجه شود که پهنای باند حلقه نزدیک به فرکانس مرجع باشد. مزیت دیگر حلقه قفل تاخیر مربوط به کاربردهای بازیافت کلاک و داده است. یک راه کارساز برای دریافت زمانبندی برای نمونه‌برداری داده ورودی، استفاده از یک گیرنده داده به‌عنوان واحد تشخیص‌دهنده فاز است که از کلاک انتقال داده شده به اندازه 180 درجه برای نمونه‌برداری انتقال داده، علاوه بر نمونه‌برداری از مقادیر داده، استفاده میکند. انتقال فاز تاخیر ناشی از زمان راهاندازی گیرنده را جبران میکند و حاشیه امنیت خطای نمونه‌برداری داده را افزایش میدهد. اگرچه حلقه قفل فاز مرتبه بالاتر نیز در این کاربرد قابل استفاده است، اما فاز حاصل در انتقال با سیکل محدود دارای جیتر خواهد بود که میزان آن به پارامترهای حلقه بستگی دارد و برای حلقه‌های با پهنای باند بزرگ میتواند قابل توجه باشد. با یک حلقه قفل تاخیر نیز فاز کلاک خروجی نوسان خواهد کرد. اما از آنجا که پایداری حلقه فقط به تاخیر حلقه بستگی دارد، ارتعاش فقط برای چند دوره تناوب خواهد بود و مقدار آن خیلی کمتر از حلقه قفل فاز میباشد. بهطور خلاصه در مورد مزیت‌های حلقه قفل تاخیر میتوان بهدقت خوب، پایداری، مدیریت توان بهتر، حساسیت نویز و کارایی جیتر بالا اشاره کرد. در جدول 1-2 مقایسه بین حلقه قفل فاز و حلقه قفل تاخیر آورده شده است.

جدول 2-1. مقایسه خصوصیات بین حلقه قفل تاخیر و حلقه قفل فاز [7]

حلقه قفل تاخیر	حلقه قفل فاز
از خط کنترل با ولتاژ در آن استفاده میشود	از نوسانساز کنترل شده با ولتاژ در آن استفاده میشود
عدم انباشته شدن جیتر	انباشته شدن جیتر
سیستم مرتبه اول	سیستم مرتبه بالا
همیشه پایدار است	میتواند ناپایدار باشد
طراحی آن آسان است	طراحی آن سخت است
هزینه پیادهسازی برای حلقه فیلتر پایین میباشد	هزینه مجتمعسازی برای حلقه فیلتر بالا می-باشد
به سیگنال مرجع وابسته است	به سیگنال مرجع کمتر وابسته است
عمل ضرب فرکانسی در آن مشکل است	عمل ضرب فرکانسی در آن ساده است
به قطعات سختافزاری اضافی نیاز دارد	به قطعات سختافزاری اضافی نیاز ندارد
بازه قفل حلقه محدود است	بازه قفل حلقه وسیع است

شکل 2-4 پاسخ حلقه قفل فاز و حلقه قفل تاخیر به تابع پله نویز اعمال شده به ولتاژ کنترلی را نشان میدهد. حلقه قفل فاز از خطای فاز بزرگتر رنج میبرد که ناشی از انباشت فاز است، در واقع حلقه قفل فاز حلقه‌های مرتبه دو با ضریب میرایی یک است که خطای فاز ناشی از حلقه مرتبه بالای خود را جمع میکند و در پاسخ به خطای فاز، ولتاژ کنترلی فرکانس نوسانساز را تغییر میدهد. فاز خروجی در حلقه قفل فاز، انتگرال تغییر فرکانس میباشد. در پاسخ به اختلال نویزی، حلقه خطای فاز را قبل از تصحیح انباشت میکند. در مقابل، حلقه قفل تاخیر خطای فاز را با ثابت زمانی حلقه کاهش میدهد. نمودار شکل 2-4 با این فرض است که هر دو حلقه با پهنای باند 3db- و عناصر تاخیر یکسان طراحی شده‌اند.



شکل 2-4. پاسخ پله حلقه قفل تاخیر و حلقه قفل فاز [8]

با توجه به مقایسه صورت گرفته بین حلقه قفل فاز و حلقه قفل تاخیر، نتیجه میگیریم که حلقه‌های قفل تاخیر، مزایا و کاربردهای بسیار زیادی در مقایسه با حلقه‌های قفل فاز دارند. از اینرو، از این پس فقط به بررسی حلقه‌های قفل تاخیر میپردازیم.