

الله
لهم
أنت معلم
فاجعل
نور
قلبي



دانشگاه آزاد اسلامی

واحد تهران مرکزی

دانشکده فنی و مهندسی، گروه برق

پایان نامه برای دریافت درجه کارشناسی ارشد (M.Sc)

گرایش: الکترونیک

عنوان:

طراحی، شبیه‌سازی و بهبود زمان قفل شدن در مدار DLL

استاد راهنما:

دکتر رضا صباغی ندوشن

استاد مشاور:

دکتر فرداد فرخی

پژوهشگر:

سمن محمدی محقق

تابستان 1391



ISLAMIC AZAD UNIVERSITY

Central Tehran Branch

Faculty of Engineering-Department of Electrical Engineering

“M.Sc” Thesis

On Electronics

Subject:

Design, Simulation and Locking Time Improvements of DLL Circuit

Advisor:

Dr. Reza Sabbaghi-Nadooshan

Reader:

Dr. Fardad Farokhi

By:

Saman Mohammadi Mohaghegh

Summer 2012

سپاسگزاری:

زندگی، یعنی پژوهش و فهمیدن چیزی جدید. راه پیشرفت، ارزش نهادن به علم و تحقیق است و این امر میسر نمیگردد مگر با راهنماییهای اساتید محترمی که با نکتههای دلایل و گفتههای بلند، صحیفههای سخن را، علم پرور مینمایند.

از استاد گرامیم جانب آقای دکتر صباحی ندوشن بسیار سپاسگزارم چرا که بدون راهنماییهای ایشان تامین این پایان نامه بسیار مشکل مینمود .

از استاد گرامی جانب آقای دکتر فرخی به دلیل یاریها و حمایتهاي ایشان، که بسیاری از سختیها را برایم آسانتر نمودند، کمال تشکر را دارم.

و از سایر اساتید محترمی که راه گشای در اتمام و اكمال پایان نامه اینجانب بودهاند، متشرکرم.

تقدیم به:

پدر بزرگوارم، مادر مهربانم و خواهر عزیزم، که با صبر و شکیبایی همیشگی خود در تمام دوران زندگیام، همواره امید موفقیت را در من زنده نگاه داشته‌اند.

فهرست مطالب

صفحه

عنوان

2.....	فصل اول: مقدمه
4.....	1-1- مقدمه
4.....	فصل دوم: مروری بر حلقه قفل فاز و حلقه قفل تاخیر
4.....	1-2- مقدمه
4.....	2- کارآیی حلقه قفل فاز و حلقه قفل تاخیر در مدارهای مجتمع
4.....	2-2-1- کاهش جیتر
4.....	2-2-2- جلوگیری از کجی در سینکنال
6.....	2-3- سنتز فرکانسی
6.....	4-2- بازسازی پالس ساعت
6.....	3- مقایسه حلقه قفل فاز و حلقه قفل تاخیر
9.....	4- انواع حلقهای قفل تاخیر
10.....	5- کاربردهای حلقه قفل تاخیر
11.....	1-5-2- مولد پالس ساعت
11.....	2- بازیابی کلک و داده
13.....	3-5-2- توزیع کلک
13.....	4-5-2- انتقال داده
13.....	5-5-2- حافظهها و ورودی و خروجیها
14.....	2-6- نتیجهگیری
15.....	فصل سوم: ساختار و عملکرد حلقه قفل تاخیر آنالوگ
15.....	3-1- مقدمه
15.....	3-2- بلوک دیاگرام حلقه قفل تاخیر آنالوگ پایه
17.....	3-2-1- بلوکهای داخلی
17.....	1-1-2-3- آشکارساز فاز
18.....	3-2-1- پمپ بار و فیلتر حلقه
18.....	3-2-3- خط تاخیر قابل کنترل با ولتاژ
20.....	3-3- نکات طراحی یک حلقه قفل تاخیر آنالوگ پایه
23.....	3-4- نتیجهگیری
24.....	فصل چهارم: پیشینه کار و طرحهای بهبود
24.....	4-1- مقدمه
24.....	4-2- پیشینه کارهای صورت گرفته از حلقه های قفل تاخیر
26.....	4-3- همترازکننده کلک
28.....	4-4- بررسی حلقه قفل تاخیر آنالوگ با دو لبه سنکرون شونده در تکنولوژی $1/2\mu\text{m}$

عنوان	صفحه
1- ساختار پیشنهادی 4-4	28
2- مدل معادل ساختار پیشنهادی 4-4	28
3- بلوکهای داخلی 4-4	29
1- آشکارساز فاز 3-4-4	29
2- پمپ بار و فیلتر حلقه 3-4-4	30
3- خط تاخیر قابل کنترل با ولتاژ 3-4-4	31
4- طرح بهبود حلقه قفل تاخیر آنالوگ با دو لبه سنکرون شونده 5-4	32
1- تکنولوژی مورد استفاده 5-4	32
2- ولتاژ منبع تغذیه 5-4	33
3- بازه فرکانسی (حدوده قفل) 5-4	33
1- حلقه قفل تاخیر با استفاده از آشکارساز فاز با مدار بازنشانی 3-5-4	33
2- ساختار تصحیح خودخودی 3-5-4	34
3- حلقه قفل تاخیر با خط تاخیر ریلیکا 3-5-4	35
4- حلقه قفل تاخیر با مدار بازنشانی اولیه 3-5-4	36
5- ساختار ترکیبی حلقه قفل فاز و حلقه قفل تاخیر 3-5-4	37
6- مقایسه ساختارهای مختلف حلقه های قفل تاخیر آنالوگ 3-5-4	38
7- زمان قفل 4-5-4	39
8- نتیجهگیری 4-5	39
فصل پنجم: طرحهای پیشنهادی	
1- مقدمه 5	40
2- بررسی حلقه قفل تاخیر با دو لبه سنکرون شونده در تکنولوژی $0/18\mu\text{m}$ 5	40
1- ساختار پیشنهادی 2-5	40
2- بلوکهای داخلی 2-5	41
1- آشکارساز فاز-فرکانس 2-5	41
2- پمپ بار و فیلتر حلقه 2-5	45
3- خط تاخیر قابل کنترل با ولتاژ 2-5	48
4- کلاک بافر چند طبقه 2-5	49
5- بررسی حلقه قفل تاخیر با دو لبه سنکرون شونده در تکنولوژی $0/13\mu\text{m}$ 5	50
1- ساختار پیشنهادی 3-5	50
2- بلوکهای داخلی 3-5	50
1- خط تاخیر قابل کنترل با ولتاژ 2-3-5	50
2- آشکارساز فاز-فرکانس 2-3-5	51
3- پمپ بار و فیلتر حلقه 2-3-5	53
4- نتیجهگیری 4-5	53

صفحه

عنوان

فصل ششم: نتایج شبیه‌سازی

55	6-1- مقدمه
55	6-2- نتایج شبیه‌سازی حلقه قفل تاخیر با دو لبه سنکرون شونده در تکنولوژی $1/2\mu\text{m}$
56	6-3- نتایج شبیه‌سازی حلقه قفل تاخیر با دو لبه سنکرون شونده در تکنولوژی $0/18\mu\text{m}$
60	6-4- نتایج شبیه‌سازی حلقه قفل تاخیر با دو لبه سنکرون شونده در تکنولوژی $0/13\mu\text{m}$
66	6-5- نتیجه‌گیری

فصل هفتم: نتیجه‌گیری و پیشنهادات

67	7-1- نتایج
70	7-2- پیشنهادات
72	فهرست منابع و مأخذ
77	چکیده انگلیسی

فهرست جداول

<u>صفحه</u>	<u>عنوان</u>
8.....	جدول (1-2): مقایسه خصوصیات بین حلقه قفل تاخیر و حلقه قفل فاز.....
38.....	جدول (1-4): مقایسه ساختارهای مختلف حلقههای قفل تاخیر آنالوگ
65.....	جدول (1-6) : مقایسه عملکرد کنترل پهنهای پالس حلقههای قفل تاخیر در منابع مختلف

فهرست اشکال

<u>عنوان</u>	<u>صفحة</u>
شکل (1-2): وجود جیتر در شکل موج کلاک	4
شکل (2-2): به وجود آمدن کجی در مدارهای دیجیتال	5
شکل (3-2): بازسازی پالس ساعت با استفاده از CRC	6
شکل (4-2): پاسخ پله حلقه قفل تاخیر و حلقه قفل فاز	8
شکل (5-2): انواع حلقه های قفل تاخیر	10
شکل (6-2): ساختار گیرنده دیر-زود و نمودار زمانبندی آن	12
شکل (1-3): بلوک دیاگرام اولیه یک حلقه قفل تاخیر آنالوگ	16
شکل (2-3): مشخصه های انتقال حلقه باز و حلقه بسته	16
شکل (3-3): آشکارساز از نوع گیت XOR	18
شکل (4-3): توپولوژیهای خط تاخیر قابل کنترل با ولتاژ	19
شکل (5-3): قفل صحیح و غلط سیگنال خروجی خط تاخیر قابل کنترل با ولتاژ	20
شکل (6-3): مشخصه تاخیر- فاز خط تاخیر	21
شکل (7-3): بلوک دیاگرام و زمانبندی حلقه قفل تاخیر	22
شکل (1-4): همترازندهای کلاک برای (الف) حلقه قفل فاز و (ب) حلقه قفل تاخیر	27
شکل (2-4): معماری حلقه قفل تاخیر با دو لبه سنکرون شونده جهت شبیه سازی در تکنولوژی $1/2\mu\text{m}$	28
شکل (3-4): مدل معادل مدار حلقه قفل تاخیر با دو لبه سنکرون شونده	29
شکل (4-4): پیاده سازی آشکارساز فاز برای (الف) لبه بالارونده و (ب) لبه پایینرونده	30
شکل (5-4): شکل موج سیگنالهای ورودی و خروجی برای (الف) آشکارساز 1 و (ب) آشکارساز 2	30
شکل (6-4): معماری پمپ بار و حلقه فیلتر	31
شکل (7-4): معماری خط تاخیر قابل کنترل با ولتاژ	32
شکل (8-4): (الف) آشکارساز فاز با مدار بازنشانی (ب) منحنی آشکارساز فاز بهره	34
شکل (9-4): بلوک دیاگرام حلقه قفل تاخیر با ساختار تصحیح خودبخودی	35
شکل (10-4): حلقه قفل تاخیر با خط تاخیر رپلیکا	36
شکل (11-4): پیکربندی و نحوه عملکرد خط تاخیر رپلیکا	36
شکل (12-4): حلقه قفل تاخیر با مدار بازنشانی اولیه	37
شکل (13-4): ساختار ترکیبی حلقه قفل فاز و حلقه قفل تاخیر	37
شکل (1-5): معماری حلقه قفل تاخیر پیشنهادی با دو لبه سنکرون شونده	41
جهت شبیه سازی در تکنولوژی های $0/18\mu\text{m}$ و $0/13\mu\text{m}$	41
شکل (2-5): آشکارساز فاز- فرکانس مربوط به (الف) لبه بالارونده و (ب) لبه پایینرونده طراحی شده	43

عنوان

صفحه

شکل (5-3): مدار معادل آشکارساز فاز-فرکانس برای (الف) لبه بالارونده و (ب) لبه پایین-رونده.....	43
شکل (5-4): عملکرد (الف) آشکارساز فاز-فرکانس 1 و (ب) آشکارساز فاز-فرکانس 2 با فرکانس یکسان (زمانی که سیگنال ورودی جلوتر باشد).....	43
شکل (5-5): عملکرد (الف) آشکارساز فاز-فرکانس 1 و (ب) آشکارساز فاز-فرکانس 2 با فرکانس یکسان (زمانی که سیگنال ورودی عقبتر باشد).....	44
شکل (5-6): عملکرد (الف) آشکارساز فاز-فرکانس 1 و (ب) آشکارساز فاز-فرکانس 2 با فرکانس متفاوت (زمانی که سیگنال ورودی جلوتر باشد).....	44
شکل (5-7): عملکرد (الف) آشکارساز فاز-فرکانس 1 و (ب) آشکارساز فاز-فرکانس 2 با فرکانس متفاوت (زمانی که سیگنال ورودی عقبتر باشد).....	44
شکل (5-8): عملکرد آشکارساز فاز-فرکانس 1 و 2 با فرکانس و فاز یکسان.....	45
شکل (5-9): آشکارساز فاز-فرکانس با فیلتر های پایین گذر.....	45
شکل (5-10): (الف) آشکارساز فاز-فرکانس با پمپ بار و (ب) شکل موج های آن	46
شکل (5-11): اثر پالسهای باریک DN روی شکل موج آشکارساز فاز-فرکانس با پمپ بار.....	46
شکل (5-12): پمپ بار ساده با بایاس خودبهخودی و بدون آفست	47
شکل (5-13): پمپ بار مربوط به (الف) لبه بالارونده و (ب) لبه پایینرونده طراحی شده	48
شکل (5-14): مراحل ایجاد و تکمیل یک خط تاخیر قابل کنترل با ولتاژ کاسکود (الف) یک معکوس کننده (ب) خط تاخیر تک طبقه همراه با مدار بایاس (ج) خط تاخیر چندین طبقه	49
شکل (5-15): خط تاخیر قابل کنترل با ولتاژ	49
شکل (5-16): (الف) المان تاخیر مکنده جریان رایج (ب) ورژن متغیر المان تاخیر مکنده جریان.....	51
شکل (5-17): عملکرد (الف) آشکارساز فاز-فرکانس 1 و (ب) آشکارساز فاز-فرکانس 2 با فرکانس یکسان (زمانی که سیگنال ورودی جلوتر باشد).....	52
شکل (5-18): عملکرد (الف) آشکارساز فاز-فرکانس 1 و (ب) آشکارساز فاز-فرکانس 2 با فرکانس یکسان (زمانی که سیگنال ورودی عقبتر باشد).....	52
شکل (5-19): عملکرد (الف) آشکارساز فاز-فرکانس 1 و (ب) آشکارساز فاز-فرکانس 2 با فرکانس متفاوت (زمانی که سیگنال ورودی جلوتر باشد).....	52
شکل (5-20): عملکرد (الف) آشکارساز فاز-فرکانس 1 و (ب) آشکارساز فاز-فرکانس 2 با فرکانس متفاوت (زمانی که سیگنال ورودی عقبتر باشد)	53
شکل (5-21): عملکرد آشکارساز فاز-فرکانس 1 و 2 با فرکانس و فاز یکسان	53
شکل (6-1): نتایج شبیهسازی حلقه قفل تاخیر با دو لبه سنکرون شونده در تکولوزی $1/2\mu\text{m}$ در فرکانس 80MHz	56

صفحه

عنوان

شکل (6-2): نتایج شبیه‌سازی حلقه قفل تاخیر با دو لبه سنکرون شونده در تکنولوژی $0/18\mu\text{m}$ در فرکانس‌های (الف) 750MHz و (ب) 1GHz	58
شکل(6-3): خطای چرخه‌کار بر حسب فرکانس	59
شکل(6-4): جیتر RMS بر حسب فرکانس	59
شکل(6-5): جیتر Peak-to-Peak بر حسب فرکانس	59
شکل(6-6): توان مصرفی بر حسب فرکانس	59
شکل(6-7): (الف) لبه بالارونده و (ب) لبه پایینرونده سیگنال خروجی بر حسب فرکانس	60
شکل (6-8): نتایج شبیه‌سازی حلقه قفل تاخیر با دو لبه سنکرون شونده در تکنولوژی $0/13\mu\text{m}$ در فرکانس‌های (الف) 750MHz و (ب) 1 GHz	62
شکل(6-9): خطای چرخه‌کار بر حسب فرکانس	63
شکل(6-10): جیتر RMS بر حسب فرکانس	63
شکل(6-11): جیتر Peak-to-Peak بر حسب فرکانس	63
شکل(6-12): توان مصرفی بر حسب فرکانس	63
شکل(6-13): لبه بالارونده و پایینرونده سیگنال خروجی بر حسب فرکانس	64

چکیده:

در این پایاننامه یک مدار حلقه قفل تاخیر با دو لبه سنکرون شونده با سرعت قفل بالا، محدوده فرکانسی وسیع و ولتاژ تغذیه پایین شرح داده شده است که اغلب در پروسهای همتراز کننده ساعت مورد استفاده قرار میگیرد. در این پروژه، دو معماری تقریباً مشابه پیشنهاد شده است. نتایج شبیهسازی با برنامه Hspice بر پایه تکنولوژیهای $0/18\mu\text{m}$ CMOS و $0/13\mu\text{m}$ باشد. معماری پیشنهادی اولیه، حلقه قفل تاخیر با دو لبه سنکرون شونده را بر پایه تکنولوژی $1\text{GHz}/0/18\mu\text{m}$ با ولتاژ تغذیه $0/8\text{V}$ میباشد. بازه فرکانسی این مدار بین 750MHz الی 1GHz است. مدار قفل سریع حلقه قفل تاخیر (ماکریم 20ns) همراه با دو لبه سنکرون شونده با به کارگیری آشکارسازهای فاز-فرکانس با سرعت بالا بهبودست آمده است. آشکارسازهای فاز-فرکانس پیشنهادی دارای ناحیه مرده کوچکی هستند. همچنین دو پمپ بار تقاضلی به کار گرفته شده‌اند، زیرا در این مدار انتخابهای مناسبتری میباشند و از مزایای مهم این دو پمپ بار، ارتقاء زمان سوئیچ آنها توسط سوئیچهای هدایت کننده جریان را میتوان نام برد. مشخصه دیگر این ساختار قابلیت اصلاح مناسب چرخه‌کار است ($50\pm 0/9\%$). از طرف دیگر، همانطور که میدانیم استفاده از روش دو لبه سنکرون شونده ما را به سوی مصرف بیشتر توان سوق میدهد و متعاقباً باعث افزایش جیتر rms و peak-to-peak را افزایش میدهد که علت این امر استفاده از دو مدار آشکارساز فاز-فرکانس، دو مدار پمپ بار و دو فیلتر حلقه بهجای استفاده از یکی از این هر کدام از این مدارها است. بنابراین در این پروژه جیتر rms، جیتر peak-to-peak و mW $3/4$ در فرکانس 1GHz است. حداقل جیتر rms بهترتیب $5/98\text{ps}$ و $0/771\text{ps}$ و حداقل جیتر و حداقل جیتر $102/08\text{ps}$ بهترتیب $18/13\text{ps}$ میباشد. از طرف دیگر، یک مدار تقریباً مشابه نیز در تکنولوژی $0/13\mu\text{m}$ به همراه ولتاژ منبع تغذیه $V_{1/2}$ شبیهسازی شده است. بازه فرکانسی این مدار نیز بین 750MHz الی 1GHz است. زمان قفل این مدار کمتر از 60ns در تمام بازه فرکانسی ذکر شده است. حداقل توان مصرفی این مدار $1\text{mW}/3$ در فرکانس 1GHz است. حداقل جیتر بهترتیب $17/5\text{ps}$ و $2/5\text{ps}$ و حداقل جیتر peak-to-peak بهترتیب $125/3\text{ps}$ و $19/7\text{ps}$ میباشد. خطای چرخه کار برای حلقه قفل تاخیر با دو لبه سنکرون شونده پیشنهادی $50\pm 1\%$ میباشد. نتایج شبیه‌سازیهای صورت گرفته حاکی از آن است که استفاده از روش حلقه‌های قفل تاخیر با دو لبه سنکرون شونده میتواند بدون ایجاد مشکل در جیتر و یا مصرف توان صورت گیرد. همچنین این نتایج نشان میدهد که نه تنها زمان قفل، بلکه تمامی پارامترهای مهم در حلقه‌های قفل تاخیر ارتقاء پیدا نمودند. این امر زمانی بهوقوع میپیوندد که ساختارهای مداری مناسبی انتخاب شده باشند. در نتیجه، زمانی که نیاز به استفاده از یک حلقه قفل تاخیر با دو لبه سنکرون شونده بهجای یک لبه سنکرون شونده داریم، هیچگونه نگرانی در مورد پارامترهای ذکر شده نخواهیم داشت.

کلمات کلیدی: آشکارساز فاز ، حلقه قفل تاخیر ، خط تاخیر ، جیتر ، کلاک بافر چند طبقه

فصل اول: مقدمه

۱ - مقدمه:

در دههای گذشته، تولید و توزیع پالس ساعت در طراحی سیستم‌های VLSI یک بحران اساسی محسوب می‌شد. امروزه برای تولید و زمانبندی کلک از مفهومی بهنام حلقه قفل فاز^۱ و حلقه قفل تأخیر^۲ استفاده می‌شود. ابتدا طراحان برای کنترل دقیق فاز یک سیگنال، حلقه‌های قفل فاز را معرفی نمودند. مفهوم قفل فاز در دهه ۱۹۳۰ ابداع شد و بلافاصله کاربرد گسترده‌ای در الکترونیک و مخابرات پیدا کرد. اما در عمل حلقه قفل فاز، نخستین بار در سال ۱۹۷۰ به صورت تراشه ساخته شد. اگرچه حلقه قفل فاز اصلی بههمان صورت باقی مانده است ولی پیاده‌سازی آن در فناوریهای متفاوت برای کاربردهای مختلف هنوز هم جزو مشکلات طراحان است. یک حلقه قفل فاز که برای تولید پالس ساعت در ریزپردازنده بهکار می‌رود، کاملاً شبیه سنتر کننده فرکانسی است که در تلفن سلوکی استفاده می‌شود ولی مدارهای واقعی آنها بهصورتی کاملاً متفاوت از هم طراحی می‌شوند. نوع دیگری از حلقه‌های قفل فاز که در ده سال گذشته مورد توجه واقع شده است، حلقه‌های قفل تأخیر هستند [۱]. حلقه‌های قفل تأخیر نیز نخستین بار بهعنوان جایگزین مناسب حلقه‌های قفل فاز قدیمی بر پایه نوسانساز مطرح و در اوایل دهه ۱۹۹۰ بهصورت مجتمع در یک ضربکننده پالس ساعت استفاده شدند [۲]، سپس در محصولات FPGA‌ها مشهور شدند و امروزه بهصورت گسترده برای تولید پالس ساعت با کیفیت بالا استفاده می‌شوند. در علم الکترونیک، حلقه قفل تأخیر را میتوان مشابه مدار حلقه قفل فاز در حالت دیجیتال درنظر گرفت. حلقه قفل تأخیر، در حقیقت یک گیت تاخیرمنفی است که در مسیر کلک مدارهای مجتمع قرار می‌گیرد. کار اصلی حلقه قفل تأخیر تنظیم فاز مناسب بین کلک ورودی و سیگنال خروجی است و در کاربردهای بازیافت داده و تولید کلک، برای جبران آثار منفی جیتر^۳ و انحراف ساعت^۴، رایج است. میتوان عنوان نمود که حلقه‌های قفل تأخیر در کاربردهایی که کلک مرجع با نویز کمتری باشد، عملکرد بسیار خوبی دارد. بهطور کلی اهدافی که طراحان مدارهای حلقه قفل تأخیر در نظر دارند، رسیدن به قفل سریع و پایدار با دوره کارکرد ۵۰٪ برای پالس خروجی، جیتر و انحراف کم، حداقل توان تلفاتی و سطح مصرفی و حداقل بازه فرکانسی است. بهطور کلی در حلقه قفل تأخیر سعی بر این است که اولاً موقعیت فاز دقیق باشد یا بهعبارتی اثر فاز استاتیکی کم باشد، ثانیاً جیتر یا نویز فازی کم باشد. بنابراین با استفاده از حلقه قفل تأخیر میتوان همزمانی دقیق بین سیگنالهای پالس ساعت داخلی و خارجی

¹ Phase locked loop

² Delay locked loop

³ Jitter

⁴ Clock Distortion

ایجاد کرد. کیفیت پالس ساعت توسط چندین عامل از جمله فرکانس، فاز، دوره کارکرد، جیتر و انحراف پالس ساعت تعیین میشود. حلقه قفل تاخیر یک مدار تشخیصدهنده فاز (آشکارساز فاز) دارد که میتواند اختلاف فاز میان پالس ساعت ورودی و خروجی را تشخیص دهد و تاخیر اعمال شده برای تولید سیگنال خروجی برپایه اختلاف فاز تشخیص داده شده را تنظیم نماید. در واقع مدار کنترلی حلقه قفل تاخیر، میزان تاخیر را کنترل میکند و لبہ کلاک برگشت داده شده با سیگنال ساعت ورودی در تشخیصدهنده فاز مقایسه میشوند. با تنظیم لبہ کلاک حلقه قفل می شود و تاخیر بافر ورودی و انحراف سیگنال ساعت به صفر میرسد.

وظیفه اصلی حلقهای قفل فاز و تاخیر همزمان سازی کلاک است که بهطور گستردگی در مدارهای VLSI استفاده میشوند و هدف استفاده از آنها کاهش انحراف کلاک در شبکهای مبتنی بر کلاک است. این حلقهای بهطور گستردگی، در کاربردهایی که نیاز به سرعت بالا دارند، مورد استفاده قرار میگیرند. از جمله این کاربردها میتوان به میکروپروسسورها، پردازندهای شبکه، تراشهای حافظه و ارتباطی که نیاز به فرکانس کلاک بالا در طراحیهای خود دارند، اشاره نمود [3]. از کاربردهای رایج دیگر حلقه قفل فاز میتوان به ضرب و سنترکننده فرکانس، کاهش جابجایی یا تاخیر و کاهش اعوجاج اشاره نمود. اما حلقه قفل تاخیر، بیشتر در مولد پالس کلاک، بازیابی کلاک و داده، توزیع کلاک، انتقال داده و مدارهای رابط حافظه و فرستنده-گیرندهای انتقال سریال مورد استفاده قرار میگیرند.

با توجه به جدیدتر و کاربردیتر بودن موضوع حلقهای قفل تاخیر، قصد داریم در این پژوهه به بررسی این نوع حلقهای پردازیم. در ادامه، جهت آشنایی و درک بهتر از حلقه قفل تاخیر، در فصل دوم مروری بر حلقهای قفل فاز و تاخیر خواهیم داشت. سپس در فصل سوم ساختار و عملکرد یک حلقه قفل تاخیر آنالوگ بررسی میشود. در فصل چهارم، به پیشینه کارهای انجام شده در مورد حلقهای قفل تاخیر و همچنین به بررسی مقاله مرجع مربوط به حلقه قفل تاخیر با دو لبہ سنکرون شونده (DLL-DES)⁵ تحت تکنولوژیهای $1/2\mu\text{m}$ پرداخته میشود و در ادامه این فصل طرحهای بهبود ساختار حلقه قفل تاخیر پیشنهادی را بررسی خواهیم نمود. در فصل پنجم که طرحهای پیشنهادی نام دارد، با طراحی دو ساختار نسبتا مشابه و شبیهسازی آنها تحت تکنولوژیهای $0/18\mu\text{m}$ و $0/13\mu\text{m}$ سعی داریم تا تمامی پارامترهای مهم بررسی شده در حلقهای قفل تاخیر بهخصوص زمان قفل مدار را بهبود بخشیم. در فصل ششم، نتایج شبیه-سازی ساختارهای مرتبط با سه تکنولوژی ذکر شده مورد بررسی قرار میگیرند و با نتایج شبیه-سازی دیگر مقالات مورد مقایسه قرار خواهند گرفت. نتایج بهدست آمده، نشان میدهند که حلقه قفل تاخیر با دو لبہ سنکرون شونده پیشنهادی این پژوهه، دارای سرعت قفل بالا، بازه فرکانسی وسیع، ولتاژ مصرفی پایین و تکنولوژی برتر است. این امر حاکی از این مطلب است که بهبود قابل توجه پارامترهای مهم در ساختار پیشنهادی بهوجود آمده است. در نهایت میتوان نتیجه گیری و پیشنهادات برای ادامه کار را در فصل هفتم مشاهده نمود.

⁵ Delay Locked Loop with Double Edge Synchronization

فصل دوم: مروری بر حلقه قفل فاز و حلقه قفل تاخیر


۱ مقدمه:

در این فصل ابتدا به فواید استفاده از حلقه‌های قفل فاز و تاخیر در مدارهای مجتمع میپردازیم. سپس با توجه به تفاوت‌های ساختاری بین این دو حلقه، مزایا و معایب آنان را بررسی مینماییم. در ادامه فصل بهدلیل مزایا و کاربردهای بیشتر حلقه‌های قفل تاخیر به بررسی بیشتر این حلقه‌ها میپردازیم. بدین ترتیب ابتدا انواع مختلف حلقه‌های قفل تاخیر را از لحاظ ساختاری و کاربردی بررسی مینماییم تا بتوانیم بهترین نوع این حلقه‌ها را برای ادامه این پژوهه انتخاب نماییم. سپس به کاربردهایی که حلقه‌های قفل تاخیر در آنها بهصورت بارز استفاده میشود، اشاره خواهیم نمود.

۲ کارآیی حلقه قفل فاز و حلقه قفل تاخیر در مدارهای مجتمع

در این بخش به فواید مهمی که استفاده از حلقه‌های قفل فاز و تاخیر در مدارهای مجتمع دارد، اشاره مینماییم [4].

۲-۱-۱- کاهش جیتر: سیگنال‌ها معمولاً بهنگام عبور از کانال ارتباطی و همچنین در اثر وجود طبقات ذخیره‌سازی دچار جیتر زمانی میشوند. همانطور که در شکل ۲-۱ نشان داده شده است جیتر خود را بهصورت تغییرات در پریود شکل موج نشان میدهد. نوعی بههم خوردنگی که با تعقیب سیگنال دریافتی بر شکل قابل حذف نیست و این مشکل در سیگنال‌های دیجیتالی نیز به قوت خود باقی است. ساختار حلقه قفل فاز و یا حلقه قفل تاخیر میتواند برای کاهش جیتر مفید واقع شود.



شکل ۲-۱. وجود جیتر در شکل موج کلک


۲-۲-۲- جلوگیری از کجی^۶ در سیگنال:

شکل ۲-۲ یک مشکل اساسی را در مدارهای دیجیتالی مرجع نشان میدهد. در اینجا یک سیگنال پالس ساعت بهنام CKS از میان یک بورد مدار چاپی (PCB)^۷ عبور کرده و در چندین طبقه بافر میشود تا لبه‌های آن تیز شوند و بتواند یکبار خازنی را با کمترین مقدار تاخیر تعذیه

⁶ Skew

⁷ Printed Circuit Board


کند. دلیل اصلی ایجاد کجی به خاطر تاخیر بین کلاکهای داخل و بیرون یک مدار مجتمع است. کلاک داخل تراشه که CKC نام دارد، خازنهای پارازیتی زیادی را تغذیه میکند و نتیجه دچار تاخیر قابل ملاحظه نسبت به CKS میشود.



شکل 2-2: به وجود آمدن کجی در مدارهای دیجیتال
کجی ایجاد شده باعث بههم خوردن هماهنگی زمانی بین داخل تراشه و بیرون آن میشود. برای کاهش کجی، بافر کلاک میتواند داخل یک حلقه قفل فاز و یا بهطور مشابه داخل یک حلقه قفل تاخیر قرار گیرد تا CKC با CKS منطبق گردد.

2-2-3- سنتز فرکانسی: در کاربردهای زیادی ضرب فرکانسی یک سیگنال پریو دیک مورد نیاز است. به عنوان مثال در سیستم دیجیتالی شکل 2-2 محدودیت پنهانی باند بوردهای چاپی حداکثر فرکانس CKS را تعیین میکند، در حالیکه در داخل تراشه ممکن است نیاز به فرکانس بزرگتری وجود داشته باشد. فرستنده-گیرندههای بی سیم از یک اسیلاتور محلی استفاده میکنند که فرکانس آن باید با پلههای کوچک و دقیق تغییر کند. به عنوان مثال 900 MHz تا 925 MHz و با پلههای 200 KHz مراجع [5,6] مشکل سنتز فرکانسی را که با استفاده از حلقهای قفل فاز و قفل تاخیر قابل حل است، بیان کرده‌اند.

2-2-4- بازسازی پالس ساعت: در بسیاری از سیستمها اطلاعات بدون سیگنال سنکرونکننده (پالس ساعت) ارسال میشوند. به عنوان مثال در ارتباطات نوری یک رشته اطلاعات از طریق فیبر نوری و بدون پالس ساعت ارسال میشود. این در حالی است که گیرنده باید اطلاعات را به صورت سنکرون پردازش کند. بنابراین اطلاعات زمانی باید بازسازی شوند. در اکثر مدارهای بازسازی پالس ساعت از حلقه قفل فاز یا حلقه قفل تاخیر استفاده میشود.



شکل 2-3. بازسازی پالس ساعت با استفاده از CRC

2 3 مقایسه حلقه قفل فاز و حلقه قفل تاخیر

در گذشته بیشتر مدارهای حلقه قفل فاز مورد استفاده بودند. اما حلقهای قفل فاز معمایی دارند که استفاده از آنها را بهویژه در کاربردهای با سرعت بالا، با مشکلاتی مواجه میکند. حلقه قفل فاز یک سیستم مرتبه بالا است و طراحی آن مشکل است. پنهانی باند حلقه که برای پایدار بودن حلقه قفل فاز یک پارامتر بحرانی است، میتواند با تغییر فرآیند ساخت، تغییر ولتاژ و دما تغییر کند. عمدۀ مشکلات آن ناشی از واحد نوسانساز کنترل شده با ولتاژ (VCO)⁸ بوده که کارآیی-اش تحت تاثیر تغییرات دما قرار میگیرد. همچنین در بیشتر موارد حلقه قفل فاز برای اطمینان از پایداری و عملکرد بهتر نیاز به فیلترهای مرتبه بالا دارند که سطح بزرگتری را اشغال می-کنند و برخی مواقع برای اطمینان از عملکرد آن به خازن بیرون تراشه نیاز میباشد. در حلقه قفل فاز مقدار جیتر خروجی در هر سیکل، برای چندین سیکل متوالی بر روی مقادیر بعدی اضافه میشود و این امر با پاسخ زمانی حلقه قفل فاز محدود میشود. از طرف دیگر، مدارهایی که از پالس ساعت استفاده میکنند معمولاً در شرایط با نویز بالا کار میکنند و نویز حاصل از تغییر ولتاژ منبع تغذیه و نیز نویز زیر لایه باعث ایجاد مشکلاتی مانند تغییر مقدار تاخیر در پالس ساعت می شوند. این تغییرات بهصورت لحظه‌های قابل اصلاح توسط حلقه قفل فاز نیست. در عوض ضرب کننده فرکانسی بر اساس حلقه قفل تاخیر مزیتهای زیادی نسبت به حلقهای


⁸ Voltag Contrrlled Oscillator

قفل فاز مرسوم دارد. حلقه‌های قفل تاخیر از بسیاری معاویب حلقه‌های قفل فاز مصون هستند. با توجه به ویژگی حلقه مرتبه اول بودن حلقه‌های قفل تاخیر، پایداری آنها آسانتر است و انباشت جیتر در آنها رخ نمیدهد. حلقه قفل تاخیر بهجای استفاده از نوسانساز کنترل شده با ولتاژ، از خط تاخیر قابل کنترل با ولتاژ استفاده میکند و به سیگنال مرجع وابسته‌تر از حلقه قفل فاز است. همچنین حلقه قفل تاخیر در کاربردهایی که کلاک مرجع با نویز کمتری باشد، عملکرد بهتری دارد. بهجز در مواردی که نیاز به ضرب فرکانسی میباشد و فرکانس ورودی و خروجی متفاوت است بهویژه در کاربردهای با کارآیی بالا مانند میکروپروسسورها، مدارهای حافظه و مدارهای مجتمع مخابرات بیسیم، استفاده از حلقه قفل تاخیر ترجیح دارد. البته بعداً ساختارهای مختلفی معرفی شدند که ضرب فرکانسی را با استفاده از خطوط تاخیر ممکن ساخته و استفاده از حلقه قفل تاخیر را در تولید کلاک و سنتز فرکانسی گسترش دادند. از آنجا که در حلقه‌های قفل تاخیر سطح و توان مصرفی کمتر است، برای ساخت روی تراشهای دیجیتال مناسبتر می‌باشند. مشخصه‌های حلقه در حلقه قفل تاخیر بهطور چشمگیری ساده‌تر از حلقه قفل فاز است. یک حلقه قفل فاز دست کم شامل دو متغیر حالت برای ذخیره اطلاعات و فرکانس میباشد و بهمنظور حفظ پایداری حلقه، یک صفر اضافی نیاز دارد. در حالیکه حلقه قفل تاخیر با داشتن فقط یک قطب با محدودیت کمتری مواجه است. بهره حلقه مستقیماً پنهانی باند مطلوب را تعیین میکند. تنها زمانی لازم است به پایداری توجه شود که پنهانی باند حلقه نزدیک به فرکانس مرجع باشد. مزیت دیگر حلقه قفل تاخیر مربوط به کاربردهای بازیافت کلاک و داده است. یک راه کارساز برای دریافت زمانبندی برای نمونه‌داری داده ورودی، استفاده از یک گیرنده داده بهعنوان واحد تشخیص‌دهنده فاز است که از کلاک انتقال داده شده به اندازه 180 درجه برای نمونه‌داری انتقال داده، علاوه بر نمونه‌داری از مقادیر داده، استفاده میکند. انتقال فاز تاخیر ناشی از زمان راهاندازی گیرنده را جبران میکند و حاشیه امنیت خطای نمونه‌داری داده را افزایش میدهد. اگرچه حلقه قفل فاز مرتبه بالاتر نیز در این کاربرد قابل استفاده است، اما فاز حاصل در انتقال با سیکل محدود دارای جیتر خواهد بود که میزان آن به پارامترهای حلقه بستگی دارد و برای حلقه‌های با پنهانی باند بزرگ میتواند قابل توجه باشد. با یک حلقه قفل تاخیر نیز فاز کلاک خروجی نوسان خواهد کرد. اما از آنجا که پایداری حلقه فقط به تاخیر حلقه بستگی دارد، ارتعاش فقط برای چند دوره تناوب خواهد بود و مقدار آن خیلی کمتر از حلقه قفل فاز میباشد. بهطور خلاصه در مورد مزیتهای حلقه قفل تاخیر میتوان بهدقت خوب، پایداری، مدیریت توان بهتر، حساسیت نویز و کارآیی جیتر بالا اشاره کرد. در جدول 1-2 مقایسه بین حلقه قفل فاز و حلقه قفل تاخیر آورده شده است.

جدول 2-1. مقایسه خصوصیات بین حلقه قفل تاخیر و حلقه قفل فاز [7]

حلقه قفل فاز	حلقه قفل تاخیر
از نوسانساز کنترل شده با ولتاژ در آن استفاده میشود	از خط کنترل با ولتاژ در آن استفاده میشود
انباسته شدن جیتر	عدم انباسته شدن جیتر
سیستم مرتبه بالا	سیستم مرتبه اول
میتواند ناپایدار باشد	همیشه پایدار است
طراحی آن سخت است	طراحی آن آسان است
هزینه مجتمعسازی برای حلقه فیلتر بالا می باشد	هزینه پیادهسازی برای حلقه فیلتر پایین میباشد
به سیگنال مرجع کمتر وابسته است	به سیگنال مرجع وابسته است
عمل ضرب فرکانسی در آن ساده است	عمل ضرب فرکانسی در آن مشکل است
به قطعات سختافزاری اضافی نیاز ندارد	به قطعات سختافزاری اضافی نیاز دارد
بازه قفل حلقه وسیع است	بازه قفل حلقه محدود است

شکل 2-4 پاسخ حلقه قفل فاز و حلقه قفل تاخیر به تابع پله نویز اعمال شده به ولتاژ کنترلی را نشان میدهد. حلقه قفل فاز از خطای فاز بزرگتر رنج میبرد که ناشی از انباسته فاز است، در واقع حلقه قفل حلقهای مرتبه دو با ضریب میرایی یک است که خطای فاز ناشی از حلقه مرتبه بالای خود را جمع میکند و در پاسخ به خطای فاز، ولتاژ کنترلی فرکانس نوسانساز را تغییر میدهد. فاز خروجی در حلقه قفل فاز، انتگرال تغییر فرکانس میباشد. در پاسخ به اختلال نویزی، حلقه خطای فاز را قبل از تصحیح انباست میکند. در مقابل، حلقه قفل تاخیر خطای فاز را با ثابت زمانی حلقه کاهش میدهد. نمودار شکل 2-4 با این فرض است که هر دو حلقه با پهنای باند 3db- و عناصر تاخیر یکسان طراحی شده‌اند.



شکل 2-4. پاسخ پله حلقه قفل تاخیر و حلقه قفل فاز [8]

با توجه به مقایسه صورت گرفته بین حلقه قفل فاز و حلقه قفل تاخیر، نتیجه میگیریم که حلقهای قفل تاخیر، مزایا و کاربردهای بسیار زیادی در مقایسه با حلقهای قفل فاز دارند. از این‌رو، از این پس فقط به بررسی حلقهای قفل تاخیر میپردازیم.