

الله الرحمن الرحيم



دانشکده فنی و مهندسی

پایان‌نامه دوره کارشناسی ارشد مهندسی برق-الکترونیک

پیاده سازی و بهبود طرح‌های محاسباتی کم توان در ناحیه‌ی زیر آستانه
و ابعاد زیر ۱۰۰ نانومتر

مهناز مقدم

استاد راهنما:

دکتر محمدباقر غزنوی قوشچی

تابستان ۱۳۹۰

تقدیم به پدر و مادر عزیزم

تشکر و قدردانی

هم اکنون که در سایه ی لطف و عنایت پروردگار متعال توانستم مراحل این پایان نامه را به اتمام برسانم. بر خود لازم می دانم از زحمات خالصانه ی استاد گرانقدرم، جناب آقای دکتر غزنوی قوشچی و پدر و مادر عزیزم قدردانی نمایم.

تأییدیه هیات داوران

اعضای هیئت داوران، نسخه نهائی پایان نامه خانم: مهناز مقدم

را با عنوان: پیاده سازی و بهبود طرح‌های محاسباتی کم توان در ناحیه‌ی زیر آستانه و ابعاد زیر ۱۰۰ نانومتر

از نظر فرم و محتوی بررسی نموده و پذیرش آن را برای تکمیل درجه کارشناسی تأیید می‌کند.

امضاء	رتبه علمی	نام و نام خانوادگی	اعضای هیئت داوران
			۱- استاد راهنما
			۲- استاد مشاور
			۳- استاد مشاور
			۴- استاد ممتحن
			۵- استاد ممتحن
			۶- نماینده گروه

چکیده

افزایش تقاضا برای سیستم‌های قابل حمل و با بسته بندی کم هزینه منجر به توجه ویژه‌ی صنعت الکترونیک به مصرف توان به عنوان معیار حیاتی طراحی شده است. جمع‌کننده‌ها عناصر مهمی بسیاری از سیستم‌های دیجیتال هستند. از بین ساختارهای مختلف جمع‌کننده‌ها، ساختارهای Parallel Prefix Adders (PPA) برای کاربردهای با سرعت بالا و طرح‌های VLSI مناسب هستند. اگر Power-Delay-Product (PDP) یک سیستم پر سرعتی مانند جمع‌کننده‌ی PPA کاهش یابد، در نتیجه یک سیستم با عملکرد بالا به دست می‌آید. در این پایان‌نامه جمع‌کننده‌های PPA برای مطالعه‌ی عملیات کم مصرف انتخاب شده‌اند. در این پژوهش روش جدیدی برای تخمین مصرف توان جمع‌کننده‌های PPA ارائه شده که بر اساس خازن بار و چگالی گذار گره‌ها و تعریف پارامتری به نام توان نرمالیزه می‌باشد. با استفاده از این روش مصرف توان جمع‌کننده‌های ۴ و ۸ بیتی Kogge-Stone محاسبه شده است که نتایج آن رابطه‌ی خطی مصرف توان با تعداد گره‌ها و اتصالات ساختارهای PPA را نشان می‌دهد. در جمع‌کننده‌های PPA یکی از روش‌های کاهش تعداد اتصالات و گره‌های محاسباتی و در نتیجه کاهش توان، محدود کردن حداکثر گام بازگشتی می‌باشد. سه نوع مختلف از جمع‌کننده‌های PPA با حداکثر گام‌های بازگشتی محدود، ارائه شده است که مصرف توان و سرعت آن‌ها به ترتیب با استفاده از توان نرمالیزه و عمق منطقی مورد بررسی قرار گرفته است. نتایج بررسی‌ها نشان می‌دهد که برای جمع‌کننده‌های ۳۲ بیتی حداکثر گام بازگشتی ۸، دارای tradeoff مناسبی بین مصرف توان و عمق منطقی است. همچنین نتایج شبیه سازی جمع‌کننده‌ی ۳۲ بیتی پیشنهادی با سایر جمع‌کننده‌های کلاسیک، نشان می‌دهد که جمع‌کننده پیشنهادی دارای کم‌ترین مقدار PDP به میزان 141.14fJ است که در مقایسه با جمع‌کننده‌ی Ramanathan، ۱۱ درصد بهبود یافته است.

برای گسترش کاربرد جمع‌کننده‌ی پیشنهادی، یک ALU ۳۲ بیتی با استفاده از این جمع‌کننده طراحی شده است. نتایج شبیه سازی ما نشان می‌دهد که کمترین PDP این ALU در مد حسابی و منطقی به ترتیب برابر 199.49fJ و 20.16fJ همچنین بیشترین مقدار آن برای این دو مد برابر 437.75fJ و 71.39fJ است.

کلید واژه: جمع‌کننده‌های Parallel Prefix Adder، طراحی کم مصرف، حداکثر گام بازگشتی، اتصالات، گره‌های محاسباتی، طراحی زیر آستانه.

عنوان	صفحه
فهرست جدول‌ها.....	ذ
فهرست شکل‌ها.....	ر
فصل ۱- مقدمه.....	۱
۱-۱- ضرورت کار.....	۱
۲-۱- هدف از انجام تحقیق.....	۱
۳-۱- نوآوری تحقیق.....	۲
۴-۱- نمای کلی پایان‌نامه.....	۲
فصل ۲- اصول و ساختار جمع‌کننده‌ها.....	۳
۱-۱- مدارات نیم جمع‌کننده و جمع‌کننده کامل.....	۳
۱-۱-۲- توپولوژی‌های مختلف جمع‌کننده کامل.....	۵
۲-۲- جمع‌کننده ریپل-سرریز.....	۱۰
۳-۲- جمع‌کننده پرش سرریز.....	۱۲
۱-۳-۲- مکانیزم پرش سرریز.....	۱۲
۲-۳-۲- زنجیره پرش سرریز.....	۱۲
۴-۲- جمع‌کننده‌ی با بلوک‌های متغیر.....	۱۴
۵-۲- جمع‌کننده CLA.....	۱۴
۶-۲- جمع‌کننده Ling Adder.....	۱۶
۷-۲- جمع‌کننده انتخاب سرریز.....	۱۶
۸-۲- جمع‌کننده‌های با چندین عملوند.....	۱۸
۱-۸-۲- جمع‌کننده‌های آرایه‌ای.....	۱۹
۲-۸-۲- فشرده‌سازها (m,2).....	۲۰
۹-۲- الگوریتم‌های پیشوندی.....	۲۱
۱-۹-۲- مسائل پیشوندی.....	۲۱
۲-۹-۲- جمع باینری به صورت یک مساله پیشوندی.....	۲۳
۱۰-۲- جمع‌کننده‌های PPA.....	۲۴
۱-۱۰-۲- مراحل انجام عملیات جمع در ساختارهای PPA.....	۲۴
۲-۱۰-۲- بررسی معیارهای مورد استفاده برای مقایسه PPA ها.....	۲۵
۱۱-۲- نتیجه‌گیری.....	۲۸
فصل ۳- طراحی جمع‌کننده‌ی ۳۲ بیتی با کارآیی بالا.....	۲۹
۱-۳- مصرف توان جمع‌کننده‌های PPA.....	۲۹

۲۹.....	۱-۱-۳ - مصرف توان مدارات دیجیتالی
۳۷.....	۲-۳ - جمع‌کننده‌های PPA با حداکثر گام بازگشتی محدود شده
۳۹.....	۱-۲-۳ - بررسی عملکرد جمع‌کننده‌های با حداکثر گام بازگشتی محدود شده
۴۳.....	۳-۳ - معیار انرژی گراف برای مقایسه مصرف توان جمع‌کننده‌های PPA
۴۴.....	۱-۳-۳ - ماتریس مجاورت
۴۵.....	۲-۳-۳ - انرژی گراف
۴۶.....	۳-۳-۳ - بررسی انرژی گراف جمع‌کننده پیشنهادی
۴۷.....	۴-۳ - بهینه‌سازی ساختار جمع‌کننده ۳۲ بیتی پیشنهادی
۴۹.....	۵-۳ - نتایج شبیه‌سازی
۵۳.....	۱-۵-۳ - بررسی تغییرات فرآیند بر جمع‌کننده‌ی پیشنهادی
۵۴.....	۶-۳ - طراحی ALU با استفاده از جمع‌کننده پیشنهادی
۵۵.....	۱-۶-۳ - نحوی کارکرد ALU
۵۵.....	۲-۶-۳ - ساختار ALU های متداول
۵۸.....	۳-۶-۳ - پیاده‌سازی ALU با جمع‌کننده‌ی پیشنهادی
۵۹.....	۴-۶-۳ - نتایج شبیه‌سازی ALU های بحث شده
۶۰.....	۷-۳ - طراحی در ناحیه زیر آستانه
۶۰.....	۱-۷-۳ - شبیه‌سازی جمع‌کننده پیشنهادی در ناحیه‌ی زیر آستانه با استفاده از ماسفت
۶۴.....	۲-۷-۳ - استفاده از DT MOS برای پیاده‌سازی جمع‌کننده‌های PPA در ناحیه‌ی زیر آستانه
۶۵.....	۸-۳ - نتیجه‌گیری
۶۶.....	فصل ۴ - نتیجه‌گیری و پیشنهادات
۶۶.....	۱-۴ - نتیجه‌گیری
۶۶.....	۲-۴ - پیشنهادات
۶۷.....	مراجع

عنوان	صفحه
جدول ۲-ا: جدول درستی نیم جمع کننده.....	۳
جدول ۲-ب: جدول درستی جمع کننده کامل.....	۴
جدول ۳-ا: مشخصات گراف و مصرف توان الکتریکی ۳ جمع کننده ۱۶ بیتی PP A در ولتاژ 1.8V	۳۵
جدول ۳-ب- مقایسه عملکرد جمع کننده‌های PPA، ۸، ۱۶ و ۳۲ بیتی با حداکثر.....	۴۱
جدول ۳-ت: انرژی گراف جمع کننده‌های ۱۶ بیتی PPA.....	۴۵
جدول ۳-ث: مشخصات ساختاری و انرژی گراف جمع کننده‌های ۳۲ بیتی PPA.....	۴۶
جدول ۳-ج مصرف توان متوسط، تأخیر و PDP جمع کننده‌ی پیشنهادی برای W_p/W_n مختلف ..	۵۰
جدول ۳-ح: مشخصات ساختاری جمع کننده‌ی پیشنهادی به همراه سایر جمع کننده‌های مورد ارزیابی.....	۵۲
جدول ۳-خ: مقایسه عملکرد جمع کننده پیشنهادی با سایر جمع کننده‌های PPA.....	۵۲
جدول ۳-د: عملیات مد منطقی [۳۴].....	۵۶
جدول ۳-ذ: عملیات مد حسابی با بیت سرریز وردی صفر [۳۴].....	۵۷
جدول ۳-ر: عملیات مد حسابی با بیت سرریز وردی یک [۳۴].....	۵۷
جدول ۳-ز: عملکرد ALU ۳۲ بیتی طراحی شده با جمع کننده‌ی RCA در ولتاژ 1.8V.....	۵۹
جدول ۳-س: عملکرد ALU ۳۲ بیتی طراحی شده با جمع کننده‌ی پیشنهادی در RCA در ولتاژ 1.8V.....	۶۰
جدول ۳-ش: مصرف توان متوسط، تأخیر و PDP جمع کننده‌ی پیشنهادی برای W_p/W_n	۶۱
جدول ۳-ص: بررسی تغییرات ولتاژ تغذیه بر عملکرد جمع کننده پیشنهادی در ناحیه زیر آستانه ..	۶۳
جدول ۳-ض: مقایسه نتایج شبیه سازی جمع کننده پیشنهادی با سایر جمع کننده‌ها در ناحیه‌ی زیر آستانه در ولتاژ تغذیه ۰/۲۷ ولت.....	۶۴
جدول ۳-ط: نتایج شبیه سازی جمع کننده‌های PPA با استفاده از DTMOS در ناحیه‌ی زیر آستانه در ولتاژ تغذیه ۰/۲۷ ولت.....	۶۵

شکل ۱-۲: نماد منطقی و شماتیک نیم جمع‌کننده [۶].....	۴
شکل ۲-۲: نماد منطقی و شماتیک نیم جمع‌کننده [۶].....	۵
شکل ۳-۲: جمع‌کننده CMOS ۲۸ ترانزیستوری [۸].....	۶
شکل ۴-۲: جمع‌کننده کامل آینه‌ای [۸].....	۶
شکل ۵-۲: جمع‌کننده کامل CPL [۹].....	۷
شکل ۶-۲: جمع‌کننده کامل DPL [۹].....	۸
شکل ۷-۲: جمع‌کننده کامل هایبرید [۹].....	۹
شکل ۸-۲: جمع‌کننده کامل TG [۹].....	۹
شکل ۹-۲: جمع‌کننده کامل ۱۰ ترانزیستوری [۹].....	۱۰
شکل ۱۰-۲: جمع‌کننده ۴ بیتی RCA [۴].....	۱۱
شکل ۱۱-۲: جمع‌کننده ۳۷ بیتی RCA [۴].....	۱۱
شکل ۱۲-۲: نحوی عملکرد زنجیره‌ی سرریز [۴].....	۱۳
شکل ۱۳-۲: فرایند انتخاب یا تولید سرریز در جمع‌کننده پرش سرریز ۴ بیتی [۴].....	۱۳
شکل ۱۴-۲: جمع‌کننده VBA [۱۰].....	۱۴
شکل ۱۵-۲: بخش تولید سیگنال‌های P و G [۴].....	۱۵
شکل ۱۶-۲: بخش تولید سیگنال‌های سرریز [۱].....	۱۶
شکل ۱۷-۲: جمع‌کننده انتخاب سرریز هشت بیتی [۴].....	۱۷
شکل ۱۸-۲: جمع‌کننده انتخاب سرریز غیر خطی ۳۲ بیتی [۴].....	۱۸
شکل ۱۹-۲: بخش چهار بیتی جمع‌کننده انتخاب سرریز [۴].....	۱۸
شکل ۲۰-۲: یک آرایه جمع‌کننده با ۴ عملوند با جمع‌کننده انتشار سرریز [۱].....	۱۹
شکل ۲۱-۲: یک آرایه جمع‌کننده با ۴ عملوند با جمع‌کننده حفظ سرریز [۱].....	۲۰
شکل ۲۲-۲: یک ساختار عملی برای جمع‌کننده‌ها با چندین عملوند [۱].....	۲۰
شکل ۲۳-۲: نمایش اپراتورهای باینری در گراف [۱].....	۲۲
شکل ۲۴-۲: مراحل انجام عمل جمع در PPA ها.....	۲۵
شکل ۲۵-۲: گراف جمع‌کننده ۱۶ بیتی Sklansky [۱].....	۲۶
شکل ۲۶-۲: گراف جمع‌کننده ۱۶ بیتی kogg-Stone [۱].....	۲۶
شکل ۲۸-۲: جمع‌کننده ۱۶ بیتی Ladner-Fischer [۱۹].....	۲۷
شکل ۲۷-۲: گراف جمع‌کننده ۱۶ بیتی Brent-Kung [۱].....	۲۷
شکل ۲۹-۲: جمع‌کننده ۳۲ بیتی پیشنهادی در مرجع [۲۰].....	۲۸
شکل ۱-۳: الف) جمع‌کننده ۴ بیتی Kogge-Stone ب) شماره گذاری گره‌های این جمع‌کننده... ۳۱	۳۱

- شکل ۲-۳: گراف جمع کننده ۸ بیتی Kogge-Stone ۳۴
- شکل ۳-۳: تغییرات توان متوسط جمع کننده‌های ۱۶ بیتی PPA بر حسب تعداد اتصالات در ولتاژ 1.8V ۳۶
- شکل ۴-۳: تغییرات توان متوسط جمع کننده‌های ۱۶ بیتی PPA بر حسب تعداد گره‌ها در ولتاژ 1.8V ۳۶
- شکل ۵-۳: جمع کننده PPA ۳۲ بیتی با حداکثر گام بازگشتی ۲ ۳۷
- شکل ۶-۳: جمع کننده PPA ۳۲ بیتی با حداکثر گام بازگشتی ۴ ۳۸
- شکل ۷-۳: جمع کننده PPA ۳۲ بیتی با حداکثر گام بازگشتی ۸ ۳۸
- شکل ۸-۳: جمع کننده PPA ۳۲ بیتی با حداکثر گام بازگشتی ۱۶ ۳۹
- شکل ۹-۳: تغییرات عمق منطقی بر حسب طول بیت‌های جمع کننده‌های ۴۲
- شکل ۱۰-۳: تغییرات توان نرمالیزه بر حسب طول بیت‌های جمع کننده‌های ۴۲
- شکل ۱۱-۳: تغییرات حاصل ضرب عمق منطقی در توان نرمالیزه بر حسب طول بیت‌های جمع کننده‌های ۴۳
- شکل ۱۲-۳: مصرف توان الکتریکی بر حسب انرژی گراف جمع کننده‌های ۱۶ بیتی PPA ۴۶
- شکل ۱۳-۳: نمودار تغییرات حاصل ضرب انرژی گراف در عمق منطقی برای جمع کننده‌های ۳۲ بیتی PPA ۴۷
- شکل ۱۴-۳: ساختار نهایی جمع کننده‌ی پیشنهادی ۴۸
- شکل ۱۵-۳: نحوی پیاده سازی سلول‌های odd-dot و even-dot ۴۹
- شکل ۱۶-۳: PDP جمع کننده‌ی پیشنهادی بر حسب W_p/W_n و برای W_p+W_n مختلف ۵۰
- شکل ۱۷-۳: نمونه‌ای از شکل موج خروجی جمع کننده پیشنهادی ۵۱
- شکل ۱۸-۳: تغییرات PDP جمع کننده‌های PPA ۵۳
- شکل ۱۹-۳: تغییرات مصرف توان و تأخیر جمع کننده‌ی پیشنهادی در فرآیندهای FF, TT و SS ۵۴
- شکل ۲۰-۳: مدار ALU یک بیتی ۵۶
- شکل ۲۱-۳: ساختار ALU ۳۲ بیتی پیاده سازی با جمع کننده RCA ۵۸
- شکل ۲۲-۳: PDP جمع کننده‌ی پیشنهادی بر حسب W_p/W_n و برای W_p+W_n مختلف ۶۱
- شکل ۲۳-۳: شکل موج‌های خروجی و ورودی بیت پانزدهم جمع کننده‌ی پیشنهادی ۶۲
- شکل ۲۴-۳: ولتاژ تغذیه بر حسب سال [۳۵] ۶۳
- شکل ۲۵-۳: ترانزیستورهای Dynamic Threshold MOS ۶۴

فصل ۱ - مقدمه

+ /+ / ضرورت کار

اهمیت و ضرورت کاهش توان مصرفی در یک تراشه با چگالی بالا^۱ در ناحیه نانومتر به سرعت افزایش یافته است. سیستم‌های قابل حمل از قبیل کامپیوتر کتابی^۲، وسایل ارتباطی (موبایل) و وسایل شخصی دیجیتالی^۳ نیاز به توان مصرفی پایین و کارایی بالایی دارند. علاوه بر این، حتی در مواردی که مشکل توان وجود ندارد، توان کم یکی از نیازهای اصلی است. زیرا در سیستم‌های نظیر میکروپروسورها، سیستم‌های پردازش سیگنال‌های^۴ دیجیتال که حجم عملیات بسیار بالاست، مشکلات خنک سازی چیپ، گران بودن سیستم‌های خنک کننده و مشکلات بسته بندی مطرح می‌گردد.

مسئله‌ی قابلیت اعتماد به خصوص در مدارات ULSI، طراحی‌های کم توان را می‌طلبد. زیرا ارتباط محکمی میان پیک توان تلفاتی در مدارات دیجیتال و مسایل قابلیت اطمینان نظیر electromigration و کاهش حامل‌های داغ در قطعه وجود دارد. از مزیت‌های مهم کاهش توان مصرفی افزایش طول عمر قطعه می‌باشد.

در بسیاری از طراحی‌های مهندسی یک تعامل^۵ بین دو یا چند کمیت (مانند توان و سرعت در مدارات) وجود دارد. حال آن که، هرگز نمی‌توان ادعا کرد که طرح‌های ارائه شده بهترین بوده و بهبود یک پارامتر در مدار باعث افت پارامتر دیگر نخواهد شد. بنابراین با ارائه طرح‌های نوین چه از لحاظ ساختاری و چه در سطح سیستم، می‌توان مدارات را از لحاظ سرعت و توان بهبود داد.

جمع‌کننده‌ها عناصر مهمی در کاربردهای مانند سیستم‌های پردازش دیجیتال و میکروپروسورها هستند و علاوه بر وظیفه اصلی آن‌ها که جمع دو عدد می‌باشد در عملیات مفید بسیاری مانند تفریق، ضرب، تقسیم و محاسبه آدرس نیز مشارکت دارند. در بیشتر این سیستم‌ها جمع‌کننده‌ها در مسیر بحرانی قرار دارند، که سرعت سیستم را تعیین می‌کنند و همچنین تقاضای روز افزون برای مدارات کم مصرف VLSI روش‌های طراحی جمع‌کننده‌ها را به سوی کاهش مصرف توان برده است.

+ 0+ / هدف از انجام تحقیق

همان طور که اشاره شد، جمع‌کننده‌ها از عناصر بسیار مهم در سیستم‌های دیجیتالی هستند که در واقع بازده این سیستم‌ها را مشخص می‌کنند. با پیشرفت تکنولوژی بررسی جمع‌کننده‌های کم توان و پرسرعت بسیار اهمیت یافته است. جمع‌کننده‌ها به صورت‌های مختلفی پیاده‌سازی می‌شوند و از بین ساختارهای مختلف آن‌ها، آرایش‌های Parallel Prefix Adder (PPA) به دلیل ساختارهای منظم و طرح‌های کارآ در مقایسه با ساختارهای دیگر بسیار مورد توجه هستند و برای جمع‌های با طول بیت‌های بالا بسیار مناسب

¹ VLSI, ULSI

² Notebook Computer

³ Personal Digital Assistants(PDA)

⁴ Digital Signal Processing (DSP)

⁵ Trade Off

هستند. بنابراین در این تحقیق، ساختار این جمع‌کننده‌ها با هدف بهبود مصرف توان و کارایی آن‌ها مورد ارزیابی قرار گرفته‌است.

نوآوری تحقیق + 1 + /

در این پایان‌نامه یک جمع‌کننده ۳۲ بیتی جدید PPA با حداکثر گام بازگشتی ۸ مرحله‌ای و استفاده‌ی ترکیبی از سلول‌های active low و active high ارائه شده است. نتایج شبیه‌سازی‌ها نشان می‌دهد که این جمع‌کننده در مقایسه با سایر جمع‌کننده‌های PPA کلاسیک دارای کم‌ترین مقدار PDP می‌باشد.

نمای کلی پایان‌نامه + 2 + /

این پایان‌نامه در چهار فصل تنظیم و نگارش شده است. ساختار و فصل‌های این پایان‌نامه به صورت زیر است. در فصل دوم، انواع آرایش‌های جمع‌کننده‌ها و مزایا و معایب هر یک به صورت خلاصه مورد بررسی قرار گرفته است. در فصل سوم، ابتدا مصرف توان ساختارهای PPA با استفاده از چگالی گذار^۱ و خازن بار گرہ‌ها مورد بررسی قرار گرفته است و مدلی برای محاسبه‌ی مصرف توان بر اساس این دو پارامتر پیشنهاد شده است. در ادامه ساختار جدیدی از جمع‌کننده‌های PPA با PDP مناسب با محدود کردن حداکثر گام بازگشتی به ۸ مرحله ارائه شده است. نتایج شبیه‌سازی و مقایسه جمع‌کننده‌ی پیشنهادی با جمع‌کننده‌های کلاسیک PPA در بخش بعدی این فصل ذکر شده است و در بخش پایانی این فصل، دو نمونه از کاربرد این جمع‌کننده یکی در ناحیه وارونگی شدید^۲ و دیگری در ناحیه زیر آستانه^۳ با نتایج شبیه‌سازی ذکر شده است. نهایتاً در فصل ۴ نتایج و پیشنهادات این کار ارائه شده است.

¹ Transition Density

² Strong Inversion

³ Subthreshold

فصل ۲ - اصول و ساختار جمع‌کننده‌ها

در این بخش انواع ساختارها و آرایش‌های مختلف جمع‌کننده و مزایا و معایب هر یک به اختصار معرفی شده است. جهت بررسی کامل این جمع‌کننده‌ها می‌توان به مراجع [۱]، [۲]، [۳]، [۴]، [۵]، [۶]، [۷] مراجعه نمود.

مدارات نیم جمع‌کننده^۱ و جمع‌کننده کامل^۲ + / 0

یک نیم جمع‌کننده برای جمع دورقم باینری a_i و b_i استفاده می‌شود و بیت‌های جمع (S_i) و سرریز خروجی^۳ (C_{i+1}) را تولید می‌کند. هر چند نیم جمع‌کننده به تنهای خیلی مفید نیست ولی می‌توان از آن به عنوان بلوک پایه برای مدارات جمع بزرگ تر (FA) استفاده کرد. جدول ۲-۱، جدول درستی^۴ نیم جمع‌کننده را نشان می‌دهد.

جدول ۲-۱: جدول درستی نیم جمع‌کننده

b_i	a_i	C_{i+1}	S_i
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

معادلات منطقی برای بیت‌های S_i و C_{i+1} به صورت زیر هستند [۴]، [۶].

$$\begin{aligned} S_i &= a_i \oplus b_i \\ C_{i+1} &= a_i \cdot b_i \end{aligned} \quad (1-2)$$

اگر A و T مساحت و تأخیر یک گیت پایه باشند، آنگاه تأخیر و مساحت نیم جمع‌کننده به صورت زیر تعریف می‌شود [۱]:

$$\begin{aligned} T_{HA}(a, b \rightarrow c_{i+1}) &= 1 \\ T_{HA}(a, b \rightarrow s) &= 2 \\ A_{HA} &= 3 \end{aligned} \quad (2-2)$$


در شکل ۳-۱ نماد منطقی و شماتیکی HA نشان داده شده است. درست مشابه C_{i+1} که در موقعیت بیته i تولید می‌شود و به موقعیت بیته $i+1$ منتقل می‌شود، هر بیته با موقعیت i نیز سرریز تولید شده در موقعیت پایین‌تر از خودش را دریافت می‌کند. اگر سرریز ورودی با موقعیت بیته i ، C_i فرض شود، علاوه بر ورودی‌های a_i و b_i یک ورودی سوم یعنی C_i نیز باید در نظر گرفته شود. یک جمع‌کننده‌ای که سه بیت را با هم جمع می‌کند، جمع‌کننده کامل (FA) نامیده می‌شود. جدول درستی FA در جدول ۲-۲ نشان داده شده است [۴]، [۶].

¹ Half-Adder (HA)

² Full-Adder (FA)

³ Carry-Out

⁴ Truth Table



شکل ۱-۲: نماد منطقی و شماتیک نیم جمع کننده [۶]

معادلات منطقی برای بیت S_i و C_{i+1} در FA به صورت زیر تعریف می‌شود [۱]:

$$\begin{aligned} S_i &= a_i \oplus b_i \oplus C_i \\ C_{i+1} &= a_i \cdot b_i \cdot C_i \end{aligned} \quad (۳-۲)$$

جدول ۲-ب: جدول درستی جمع کننده کامل

a_i	b_i	C_i	C_{i+1}	S_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1


سیگنال‌های مهم داخلی یک جمع کننده کامل، سیگنال‌های تولید^۱ و انتشار^۲ هستند. سیگنال تولید، AND منطقی دو ورودی است و صفر یا یک بودن سرریز تولید شده را مشخص می‌کند و سیگنال انتشار، XOR منطقی دو ورودی است و مشخص می‌کند که آیا سرریز ورودی بدون تغییر به بیت نقلی خروجی منتقل می‌شود یا نه؟ در حقیقت خروجی را می‌توان به عنوان یک عدد دو بیتی که تعداد ورودی‌های یک را می‌شمارد در نظر گرفت. یعنی اگر ورودی فقط یک بیت، یک داشته باشد $C_{i+1}S_i$ برابر ۰۱ و اگر دو بیت یک

^۱ Generate
^۲ Propagate

داشته باشد برابر ۱۰ و اگر در ورودی سه بیت یک موجود باشد برابر ۱۱ خواهد بود [۴]، [۶]. مساحت و تأخیر جمع کننده کامل نیز توسط معادله‌ی (۴-۲) محاسبه می‌شود [۱].

$$\begin{aligned} T_{FA}(a, b \rightarrow c_{i+1}) &= 4(2) \\ T_{FA}(a, b \rightarrow s) &= 4 \\ T_{FA}(c_i \rightarrow c_{i+1}) &= 2 \\ A_{FA} &= 3 \end{aligned} \quad (4-2)$$

در شکل ۲-۲ نماد منطقی و شماتیکی FA نشان داده شده است.



شکل ۲-۲: نماد منطقی و شماتیک نیم جمع کننده [۶]


۲-۱-۱-۱- توپولوژی‌های مختلف جمع کننده کامل

۲-۱-۱-۱-۲- CMOS جمع کننده

جمع کننده‌ی کامل ۲۸ ترانزیستوری CMOS در مدارات جمع کننده‌ی ابتدایی خیلی مورد استفاده قرار می‌گرفت. شماتیک این جمع کننده در شکل ۳-۲ نشان داده شده است. این سلول جمع کننده تعداد ترانزیستورهای NMOS و PMOS یکسانی دارد و برای تحقق FA از معادله‌ی (۵-۲) استفاده می‌کند.

$$\begin{aligned} C_{OUT} &= AB + BC_{in} + AC_{in} \\ SUM &= AB_{in} + (A + B + C_{in})\overline{C_{OUT}} \end{aligned} \quad (5-2)$$


در این توپولوژی ۱۲ ترانزیستور اول برای تولید سرریز خروجی و بقیه ترانزیستورها برای تولید سیگنال جمع هستند، بنابراین تأخیر محاسبه‌ی $\overline{C_{OUT}}$ به تأخیر تولید سیگنال جمع اضافه می‌شود. ساختار این جمع کننده بسیار بزرگ است و فضای زیادی را اشغال می‌کند [۸].



شکل ۲-۳: جمع کننده CMOS ۲۸ ترانزیستوری [۸]

۲-۱-۱-۲- جمع کننده آینه‌ای^۱

این نوع جمع کننده‌ی کامل به سادگی از توپولوژی CMOS، با اتصال مستقیم ترانزیستورهای PMOS به منبع تغذیه در هر دو مدار سرریز و جمع به دست می‌آید. زمانی که $A=B=0$ باشد، ترانزیستورهای PMOS به V_{dd} وصل می‌شوند. این جمع کننده که ساختار آن در شکل ۲-۴ نشان داده شده است، دارای مصرف توان پایینی است که تعامل مناسبی با تأخیر آن دارد [۸].




شکل ۲-۴: جمع کننده کامل آینه‌ای [۸]

^۱ Mirror Adder

۳-۱-۱-۲ جمع‌کننده کامل CPL

جمع‌کننده CPL که در شکل ۲-۵ نشان داده شده است، دارای ۱۸ ترانزیستور و بر پایه یک شبکه‌ای از Pass ترانزیستور^۱های NMOS است و خازن ورودی کوچک و سرعت بالای دارد. به دلیل سوئینگ کم خروجی، CPL توان کمتری نسبت به مدارات استاتیکی CMOS مصرف می‌کند. بهر حال با کاهش سوئینگ خروجی حاشیه نویز^۲ کاهش می‌یابد و باعث مشکلات جدی در Cascade کردن مخصوصاً در ولتاژهای پایین می‌شود. بنابراین برای بازسازی سطح ولتاژ و اطمینان از قابلیت درایونگ، در خروجی از معکوس‌کننده‌های CMOS استفاده می‌شود. همچنین برای حداقل کردن جریان استاتیکی ناشی از خاموش نشدن کامل ترانزیستور PMOS معکوس‌کننده، از ترانزیستورهای PMOS ضعیف استفاده می‌شود [۹].




شکل ۲-۵: جمع‌کننده کامل CPL [۹]

۴-۱-۱-۲ جمع‌کننده DPL

جمع‌کننده‌ی کامل DPL که در شکل ۲-۶ نشان داده شده است، یک مدل تغییر یافته‌ای از CPL می‌باشد و ۲۴ ترانزیستور دارد. در این توپولوژی سوئینگ کامل خروجی، به سادگی با افزودن ترانزیستورهای PMOS موازی با ترانزیستورهای NMOS به دست می‌آید. بنابراین مسائل حاشیه نویز کوچک و کاهش عملکرد در ولتاژهای پایین که در مدارات CPL به دلیل افت ولتاژ خروجی رخ می‌دهد، در این مدل قابل اجتناب می‌باشد. بهر حال افزودن ترانزیستورهای PMOS خازن ورودی را افزایش و عملکرد را کاهش می‌دهد [۹].

^۱ Pass transistor (PT)

^۲ Noise margine



شکل ۲-۶: جمع کننده کامل DPL [۹]

۲-۱-۱-۵- جمع کننده هایبرید^۱


جمع کننده‌ی کامل هایبرید که در شکل ۲-۷ نشان داده شده است بر پایه مدارات کم مصرف XOR/XNOR است و از ۲۶ ترانزیستور تشکیل شده است. در این مدار بدترین حالت تأخیر مسئله انتقال از حالت ۰۱ به ۰۰ و از ۱۰ به ۱۱ می‌باشد که با افزودن دو ترانزیستور PMOS و دو ترانزیستور NMOS به ترتیب قابل حل است. هر چند این نوع تغییر یافته، سرعت XOR/XNOR را بهبود می‌بخشد ولی ترانزیستورهای که اضافه شده‌اند مصرف توان سلول جمع کننده را افزایش می‌دهند. برای تولید حاصل جمع، مدل هایبرید از مدار XOR که با PT پیاده شده است، استفاده می‌کند و بخش تولید سرریز نیز بر پایه مالتی پلکسر منطقی CMOS بنا نهاده شده است. در این توپولوژی معکوس کننده‌های خروجی سطح ولتاژ خروجی را بازسازی می‌کنند و قدرت درایونگ را برای Cascade کردن افزایش می‌دهند [۹].

۲-۱-۱-۶- جمع کننده کامل TG^۲

منطق TG بر اساس خاصیت مکملی ترانزیستورهای PMOS و NMOS و یک سوئیچ قوی با مقاومت و خازن کوچک است. اندازه ترانزیستورها در این منطق مهم نیست، زیرا با افزایش نسبت W/L مقاومت و خازن به ترتیب کاهش و افزایش می‌یابد. جمع کننده‌ی کامل این منطق که در شکل ۲-۸ نشان داده شده است، بدون توجه به قابلیت درایونگ نسبت به بقیه توپولوژی‌های که ذکر شد، سریع تر و مصرف توان پایین تری دارد. اما سرعت با Cascade کردن جمع کننده‌ها کاهش می‌یابد. زیرا تأخیر m جمع کننده کامل که Cascade شده اند با m^2 افزایش می‌یابد. بنابراین تأخیر جمع کننده‌های کامل TG، Cascade شده معمولاً خیلی بزرگ تر از بقیه توپولوژی‌ها است [۹].


¹ Hybrid

² Transmition Gate



S

شکل ۷-۲: جمع کننده کامل هایبرید [۹]



شکل ۸-۲: جمع کننده کامل TG [۹]

۷-۱-۱-۲- جمع کننده کامل ۱۰ ترانزیستوری (SERF)

آخرین توپولوژی که بررسی می شود، جمع کننده کامل ۱۰ ترانزیستوری می باشد که در شکل ۹-۲ نشان داده شده است. کاهش تعداد ترانزیستورها از مزایایی این سلول می باشد که باعث بهبود عملکرد و کاهش مساحت می شود. با این وجود قدرت درایونینگ ضعیف و سوئینگ ناقص گره ها از مشکلات اساسی در این جمع کننده هستند. افت آستانه در گره های مدار منجر به مسائل جدی مخصوصاً در ولتاژهای پایین مانند کاهش شدید حاشیه نویز، توان نشتی بالا و مشکلات جدی در Cascade کردن می شود [۹].