


۱۳۹۲ / ۱۱ / ۲۰

بنام خدا

دانشگاه تهران، دانشکده فنی



گروه مهندسی برق و کامپیوتر

پایان نامه برای دریافت درجه کارشناسی ارشد

رشته مهندسی کامپیوتر، گرایش معماری کامپیوتر

شبیه‌سازی خطای مدارهای دیجیتال با استفاده از منطق فازی

امیر رضا عطارها

استاد راهنما: دکتر مهرداد نورانی

استاد مشاور: دکتر کارولوکس

۱۳۷۷ دی

۱۳۹۱/۲

۳۳۰۲۸

شبیه‌سازی خطای مدارهای دیجیتال با استفاده از منطق فازی

توسط

امیررضا عطارها

پایان نامه برای دریافت درجه کارشناسی ارشد

رشته مهندسی کامپیوتر، گرایش معماری کامپیوتر

از این پایان نامه در تاریخ ۱۳۷۷/۱۰/۲۷ در مقابل هیئت داوران

دفاع بعمل آمده و مورد تصویب قرار گرفت

محل امضاء

سرپرست تحصیلات تکمیلی دانشکده فنی: دکتر محمدعلی بنی‌هاشمی

مدیر گروه آموزشی: دکتر محمود کمره‌ای

سرپرست تحصیلات تکمیلی: دکتر محمود کمره‌ای

استاد راهنمای: دکتر مهرداد نورانی

استاد مشاور: دکتر کارولوکس

عضو هیئت داوران: دکتر زین العابدین نوابی

عضو هیئت داوران: دکتر سید مهدی فخرایی

عضو هیئت داوران: دکتر کامبیز بدیع

۳۳۰۴۸

چکیده

در این پایاننامه، روش جدیدی برای شبیه‌سازی خطاهای غیرمرسوم در سطح گیت عرضه می‌شود. روش مورد نظر علاوه بر خطاهای تک-اتصال ایده‌آل قادر به آشکارسازی خطاهای غیرمرسوم تک-اتصال واقعی و بل نیز می‌باشد. این خطاهای غیرمرسوم در مدارهای CMOS منجر به ولتاژهای میانی می‌گردند. برای بررسی دقیق اثر این خطاهای غیرمرسوم در مدار، در نظر گیری ولتاژهای آستانه متفاوت گیت‌های منطقی و عدم تقارن گیت‌های منطقی ضروری است. برای دستیابی به چنین ملزماتی، از منطق فازی برای مدلسازی و شبیه‌سازی بهره گرفته شده است. برای خطاهای بل و تک-اتصال واقعی مدل خطای مقاومتی در نظر گرفته شده است. در این پایاننامه ابتدا با مدلسازی گیتهاي منطقی بصورت بلوک‌های فازی، یک شبیه‌ساز شبیه‌آنالوگ عرضه می‌گردد. برای طراحی، شبیه‌ساز شبیه‌آنالوگ ابتدا اطلاعات مربوط به گیت‌های موجود در کتابخانه مورد نظر با استفاده از شبیه‌ساز SPICE استخراج می‌شود و سپس با بهره‌گیری از دانش تجربی و الگوریتم بهینه‌سازی حداقل مربعات خطابلوک‌های فازی طراحی می‌گردد. سپس یک شبیه‌ساز برای بررسی خطاهای غیرمرسوم ارایه می‌شود. شبیه‌ساز خطابلوک‌های فازی هیچ شبیه‌سازی در سطح ترانزیستور انجام نمی‌پذیرد. بنابراین سرعت بالای شبیه‌سازی و دقت بالا بطور توان در اختیار قرار می‌گیرد. سپس یک تولیدکننده جدید بردار آزمون بر اساس الگوریتم PODEM ارایه می‌گردد. بالاخره پوشش خطاب برای مدارهای ISCAS Benchmark و یک ضرب کننده 17×17 بیتی عرضه می‌شود. نتایج بیانگر کارآیی امیدوارکننده روش مورد نظر می‌باشد.

فهرست مطالب

۱.....	۱ مقدمه
۱.....	۱-۱ دیباچه
۲.....	۲-۱ مراحل تکوین یک تراشه با استفاده از ابزار CAD
۱۳.....	۳-۱ چرا شبیه‌ساز خطأ با استفاده از منطق فازی؟
۱۶.....	۲ آزمون سیستم‌های دیجیتال
۱۶.....	۱-۲ مقدمه
۱۶.....	۲-۲ آزمون و تشخیص عیب
۱۷.....	۳-۲ انواع روش‌های آزمون
۱۷.....	۱-۳-۲ روش آزمون پوش
۱۷.....	۲-۳-۲ روش آزمون خودآزمایی
۱۸.....	۳-۳-۲ روش آزمون IDDQ
۱۸.....	۴-۳-۲ روش آزمون براساس هسته‌های قابل جایدهی در سیستم
۱۹.....	۴-۲ مدلسازی خطأ
۱۹.....	۵-۲ مدل‌های خطأ
۲۰.....	۱-۵-۲ مدل خطای تک-اتصال
۲۰.....	۲-۵-۲ مدل خطای پل
۲۷.....	۳-۵-۲ مدل خطای باز
۲۸.....	۴-۵-۲ مدل خطای تاخیر
۲۹.....	۶-۲ آشکارسازی خطأ
۳۰.....	۷-۲ ابزارهای مرسوم آزمون
۳۰.....	۱-۷-۲ تولیدکننده بردار آزمون
۳۱.....	۲-۷-۲ شبیه‌ساز خطأ
۳۲.....	۸-۲ خلاصه و مطالعات بیشتر
۳۲.....	۳ مفاهیم منطق فازی
۳۳.....	۱-۳ مقدمه
۳۵.....	۲-۳ مجموعه‌های فازی و توابع عضویت

فهرست مطالب

۳۵.....	۳-۳ عملگرهای مجموعه‌های فازی
۲۵.....	۱-۳-۳ تعریف اجتماع فازی
۳۶.....	۲-۳-۳ تعریف اشتراک فازی
۳۷.....	۴-۳ روابط فازی
۳۷.....	۱-۴-۳ رابطه فازی دودویی
۳۸.....	۲-۴-۳ ترکیب روابط فازی
۳۸.....	۵-۳ متغیرهای زبانی
۴.....	۶-۳ قواعد فازی IF-THEN
۴.....	۷-۳ منطق فازی و استدلال تقریبی
۴.....	۱-۷-۳ قاعده استنتاج وضع مقدم
۴۱.....	۲-۷-۳ قاعده استنتاج وضع مقدم تعیین یافته
۴۱.....	۸-۳ سیستم‌های استنتاجی فازی
۴۲.....	۱-۸-۳ پایگاه قواعد فازی
۴۳.....	۲-۸-۳ موتور استنتاج فازی
۴۵.....	۳-۸-۳ فازی کننده
۴۵.....	۴-۸-۳ دی‌فازی کننده
۴۶.....	۹-۳ انواع سیستم‌های استنتاجی فازی
۴۶.....	۱-۹-۳ مدل فازی معدانی
۴۸.....	۲-۹-۳ مدل فازی TSK (سوگنا)
۴۹.....	۱۰-۳ خلاصه و نتیجه‌گیری
۵۰.....	۴ شبیه‌سازی شبه آنالوگ مدارهای دیجیتال با استفاده از منطق فازی
۵۰.....	۱-۴ مقدمه
۵۱.....	۲-۴ شبیه‌سازی دقیق گیتهاي منطقی با استفاده از منطق فازی
۵۲.....	۱-۲-۴ تهیه پایگاه داده
۵۳.....	۲-۲-۴ طراحی گیتهاي منطقی با بکارگیری روش حداقل مربعات غیرخطی
۵۸.....	۳-۴ شبیه‌سازی شبه آنالوگ مدارهای دیجیتال
۵۹.....	۴-۴ نتایج تجربی
۶۲.....	۵-۴ خلاصه و نتیجه‌گیری

فهرست مطالب

۵ شبیه سازی خطاهای غیرمرسوم در مدارهای VLSI ۶۳
۱-۰ مقدمه ۶۳
۲-۰ مدلسازی خط ۶۵
۱-۲-۰ محاسبه مقادیر ولتاژ دو سر خطاهای پل ۶۶
۲-۲-۰ تفسیر مقادیر ولتاژ دو سر خطاهای پل ۶۶
۳-۰ شبیه سازی خط ۶۸
۴-۰ الگوریتم تولید بردار آزمون برای خطاهای پل ۷۱
۵-۰ نمایش نحوه عملکرد الگوریتم اصلاح شده PODEM ۷۲
۱-۵-۰ تولید بردار آزمون برای خطای پل رخ داده در ورودی گیت دو ورودی ۷۳
۲-۵-۰ تولید بردار آزمون برای خطای پل رخ داده در ورودی گیت با چندین ورودی ۷۶
۶-۰ نتایج تجربی ۷۷
۷-۰ خلاصه و نتیجه گیری ۸۱
۶ مطالعه موردی: انجام شبیه سازی خط روی مدار ضرب کننده 17×17 بیتی با علامت ۸۲
۱-۰ مقدمه ۸۲
۲-۰ ساختار ضرب کننده 17×17 بیتی با علامت مورد استفاده در پردازنده های DSP ۸۲
۱-۲-۰ مقدمه ۸۲
۳-۰ نتایج شبیه سازی خط روی مدار ضرب کننده ۸۴
۴-۰ خلاصه و نتیجه گیری ۸۷
۷ نتیجه گیری و پیشنهادها ۸۸
۱-۰ خلاصه و نتیجه گیری ۸۸
۲-۰ پیشنهادها و قابلیتهای گسترش ۹۰
ضمیمه الف - پیاده سازی ضرب کننده 17×17 بیتی ۹۳
الف - ۱-۰ مقدمه ۹۳
الف - ۲-۰ معماری ضرب کننده ۹۴

فهرست مطالب

الف-۳ ساختار جمع کننده ۹۹
الف-۴ راهکار پیاده‌سازی ۱۰۰
الف-۵ نتایج تجربی ۱۰۲
مراجع ۱۰۴

*The most beautiful thing we can experience is the mysterious,
It is the source of all true art and science*

Albert Einstein
What I Believe, 1930

۱ مقدمه

۱-۱ دیباچه

اولین مدار مجتمع در سال ۱۹۶۱ چهارده سال بعد از اختراع اولین ترانزیستور به بازار عرضه گردید. این مدار شامل دو ترانزیستور و هشت مقاومت بود که بصورت فلیپفلاب ساماندهی گردیده بود [RiHF97]. امروزه همان مدار با نرخ ساعتی ۵۰۰ برابر سریعتر کار می کند در حالیکه با بیش از یک میلیون عنصر دیگر در یک تراشه قرار گرفته است و در حدود یک میلیونیم قیمت اولین مدار مجتمع (که تقریباً یکصد دلار بفروش رفت) می تواند به بازار عرضه گردد [DuER97]

نکامل قابل ملاحظه‌ی تکنولوژی سیلیکن طراحی سیستم‌های الکترونیکی‌ای را که چهل سال پیش قابل تصور هم نبودند ممکن ساخته است. ادامه رشد این تکنولوژی حداقل تا دهه‌ی آینده مسلم است و انتظار می‌رود قادر به جایده‌ی ۹۰ میلیون ترانزیستور با نرخ ساعت در حدود ۹۰۰ مگاهرتز بروی یک تراشه گردد [YoSh97].

اگرچه فشردگی مدارهای مجتمع موجب کاهش هزینه ساخت می‌گردد اما مشکلاتی را نیز در زمینه آزمون تراشه‌ها بوجود می‌آورد. برای نمونه در سطح پیچیدگی‌ای که قرار است ده میلیون ترانزیستور بروی یک تراشه تحقق یابند، ایجاد، جایگذاری و برقراری ارتباط مربوط به بیش از صدمیلیون الگو باید بدون خطأ انجام گردد.

سازندگان تراشه‌های VLSI^۱ سعی بسیار در تولید محصولاتی با درجه‌ی yield بالا دارند اما هنوز هیچ کارخانه‌ای نمی‌تواند بعد از تولید تراشه از کارکرد صحیح تراشه اطمینان کامل داشته باشد. بنابراین پس از تولید تراشه باید فرآیند پیچیده‌ای جهت آزمون تراشه انجام پذیرد تا محصول کاملاً سالم به بازار عرضه گردد.

بعلت پیچیدگی فرآیند آزمون تراشه، ابزارهای CAD^۲ متعددی جهت تسريع و پیشرفت این روند تهیه گردیده است که در مراحل مختلف طراحی تراشه، نقش موثری ایفا می‌نمایند. یکی از این ابزارها شبیه‌سازهای خطأ می‌باشند.

در ادامه، مراحل تکوین یک مدار مجتمع مورد بررسی قرار می‌گیرد و جایگاه آزمون در مراحل مختلف طراحی نمایش داده می‌شود.

۱- ۲ مراحل تکوین یک تراشه با استفاده از ابزار CAD

پیشرفت‌های شگرف در ابزارهای CAD منجر به سهولت طراحی و خودکارسازی بسیاری از مراحل طراحی و تولید تراشه گردیده است. این ابزارها در سطوح مختلفی جهت کاهش زمان طراحی، اطمینان از درستی طرح و پیاده‌سازی مدار مجتمع بکار گرفته می‌شوند. بدون ابزار CAD، طراحی مدارهای مجتمع پیچیده بعلت طولانی شدن زمان طراحی، عدم بهینه بودن طرح و افزایش هزینه‌های مراحل مختلف طراحی غیرممکن است. در این بخش راهبرد چند مرحله‌ای تکوین یک تراشه تشریح می‌گردد (نمودار ۱-۱) و نقش فرآیند آزمون تراشه در مراحل مربوطه به تفصیل بیان می‌گردد.

مرحله ۱: مساله‌سازی^۳

در بسیاری از موارد، تعریف دقیق و همه جانبه‌ی مساله (مدار، سیستم و ...) روشن نیست. مساله‌سازی عبارت از اخذ اطلاعات مهم و بحرانی از مساله می‌باشد. از جمله این اطلاعات مهم می‌توان به شناسایی

1- Very Large Scale Integrated Circuits

2- Computer Aided Design

3- Abstraction

الگوریتم‌های لازم که سیستم باید قادر به اجرای آنها باشد، محدودیت‌های سیستم مورد نظر، قابلیت‌های گسترش، توانایی برقراری ارتباط با سیستم‌های دیگر و ... را مورد نظر قرار داد.

مرحله ۲: تعریف مشخصات

• پس از مرحله ۱ تقریباً مشخصات عمومی سیستم پیدا شده است و اینک می‌توان برای تعیین جهت طراحی

تصمیم‌های لازم را اتخاذ نمود. برای مثال در مورد یک پردازنده تعریف مشخصات زیر الزامی می‌باشد:

• فلسفه‌ی معماری (CISC یا RISC)

• طول کلمه

• نوع عملیات محاسباتی (اعشاری یا صحیح)

• سبک معماری (bit-slice pipeline یا


مرحله ۳: مدلسازی رفتاری

در این مرحله بدون آنکه به فکر محدودیت‌ها و مشخصات ساختاری باشیم باید بتوانیم رفتار سیستم را مدلسازی کنیم. در این مرحله از زبانهای توصیف سخت‌افزار مانند VHDL و Verilog استفاده می‌گردد. این مرحله دو نتیجه مهم بدنیال خواهد داشت:

الف) در ضمن مدلسازی رفتاری کاستی‌ها و افزومنی‌های رفتاری روشن خواهد شد و لذا عملانوعی بهینه‌سازی رفتاری انجام خواهد گرفت.

ب) با اجرای شبیه‌ساز زبان سخت‌افزاری بکار گرفته شده خواهیم توانست رفتار بیان شده را بیازماییم و توالی عملیات و درست بودن رفتار را تایید نماییم.

در این مرحله مساله بطور کامل تفهیم گردیده و ابهامات احتمالی باید برطرف گردد.



نمودار ۱-۱: مراحل تکوین یک تراشه

مثال ۱-۱

رفتار یک سیستم ساده با استفاده از زبان سخت‌افزاری VHDL بصورت زیر مدل گردیده است.

```

ENTITY example IS
    PORT (a,b,c : IN BIT_VECTOR(3 DOWNTO 0);
          p      : OUT BIT_VECTOR(3 DOWNTO 0);
    );
END example;

ARCHITECTURE behavioral OF example IS
SIGNAL i: INTEGER;
PROCESS
BEGIN
    p <= 0;
    FOR i IN (1 TO c)
        p <= p + (a * b);
    END;
END PROCESS;
END behavioral;

```

مرحله ۴: دسته‌بندی در سطح بالا

از آنجا که اصول حاکم به سنتز رفتارهای متفاوت، ملزومات مختلفی را نیاز دارد (مثلا سنتز مسیرداده با کنترلر متفاوت است) در این مرحله بر اساس رفتار مدل گردیده در مرحله‌ی قبل، رفتارها باید دسته‌بندی گردند و هر کدام با در نظر گیری اصول مناسب محور طراحی، بهینه سازی و سنتز شوند.

مثال ۲-۱

رفتار یک پردازنده که توسط یک زبان سخت‌افزاری مدل گردیده می‌تواند طبق شکل ۱-۱ دسته‌بندی شود.

مرحله ۵: سنتز در سطح انتقال رجیستر


در سطح انتقال رجیستر به جزیيات منطقی مدارها توجهی نمی‌شود. اجزا در این سطح عبارتند از: عناصر محاسباتی مانند ضرب کننده، جمع کننده، عناصر هدایت گر مانند بس‌ها و مالتی‌پلکسراها و عناصر ذخیره کننده مانند رجیسترها. بدلیل کم بودن تعداد عناصر امکان بهینه‌سازی (از دیدگاه هزینه یا تاخیر) نیز فراهم می‌گردد. از طرف دیگر این سطح برای بررسی تعادل بین پارامترهای مهم، سطح مطلوبی است بدین دلیل که از یکطرف

اطلاعات برای ارزیابی بعد کافی در دسترس قرارداد و از طرف دیگر اطلاعات و تعداد عناصر بسیار زیاد نیست که جستجو در فضای طرح یا بهینه‌سازی وقت فوق العاده زیادی ببرد [Demi94].

یکی از ویژگی‌های این سطح امکان بررسی آزمون‌پذیری سیستم می‌باشد. در این سطح با روش‌های تقریبی می‌توان معیاری از وضعیت آزمون‌پذیری سیستم را تخمین‌زد و در صورت نیاز، به اصلاحاتی در طراحی مبادرت نمود و یا عناصر خاصی جهت آزمون‌پذیر نمودن سیستم اضافه نمود. از این عناصر می‌توان به $TPGR^1$ و $MISR^2$ اشاره کرد.

مثال ۳-۱

در مدار نشان داده شده در شکل ۱-۱ نحوه جایگزینی بعضی از رجیسترها با $TPGR$ و $MISR$ نمایش داده شده است.



شکل ۱-۱: نمایش دسته‌بندی رفتار یک پردازنده

مرحله ۶: ساخت و بهینه‌سازی مدار منطقی

عناصر سطح انتقال رجیستر بصورت کلی در مرحله ۵ طرح و به یکدیگر متصل می‌شوند. در این مرحله برای هر یک از این عناصر یک مدار منطقی در نظر گرفته می‌شود. مثلاً برای یک جمع کننده ۴ بیتی یک مدار مشکل از چهار عدد full-adder که بدنیال هم می‌آیند یعنی ripple-carry-adder در نظر گرفته می‌شود. بخاطر تنوع فراوان در انتخاب سلولها و همچنین مشخصات مختلف هزینه و سرعت سلول‌ها انتخاب‌های متعددی ممکن است وجود داشته باشد که در این مرحله برای این موارد تصمیم گرفته خواهد شد.

هنگامی که مدار منطقی کامل برای سیستم بدست آمد ابزارهای بهینه‌سازی مناسب باید مورد استفاده قرار گیرند تا این مدارها از نظر تعداد گیتها و گاهی تعداد سطوح (متناظر با تاخیر) بهینه شوند. این مرحله عموماً با یک شبیه‌سازی مجدد کامل می‌شود تا از صحت روند بهینه‌سازی نیز اطمینان حاصل نماییم.

مثال ۴-۱

برای اجزای معرفی شده در شکل ۱-۱ در (مرحله‌ی قبل) ساختارهایی در سطح گیت منطقی معرفی

می‌نماییم.

• ضرب کننده: ضرب کننده آرایه‌ای

• جمع کننده: Ripple carry adder

• DEC: DEC ساده با استفاده از گیتهای ساده منطقی

• XOR: مقایسه کننده ساده با کمک EQU

• PLA: (با گیتهای ساده) برای تحقق Control Table مربوط به کنترلر

• رجیسترها با استفاده از Gated Clock و D-flipflop برای داشتن کنترل روی نوشته شدن آنها و

کاهش توان مصرفی

• مالتی بلکسر معمولی 2×1 به کمک گیتهای منطقی

• تغییر رجیسترها و ورودی جمع‌کننده به عنوان TPGR و رجیستر خروجی ضرب‌کننده و جمع‌کننده بعنوان

MISR برای آزمون‌پذیر کردن مدار.

مرحله ۷: انطباق با کتابخانه سلولی

پس از بدست آوردن مدار منطقی و بهینه‌سازی آن برای تسریع در امر طراحی و نکمل مدار معمولاً از کتابخانه‌های سلولی که شامل مجموعه‌ی نسبتاً کاملی از سلول‌های منطقی (با اطلاعات مناسب برای تولید و بهینه‌سازی لی اوت) هستند استفاده می‌شود. انتخاب این سلول‌ها بر اساس پیچیدگی مدار، محدودیت‌های سرعت، هزینه و درنظر گیری کاهش اتصالات صورت می‌گیرد. این مرحله را گاهی اتصال بر اساس کتابخانه^۱ هم می‌کویند که تحقیق مدار منطقی حاصل را بر اساس سلول‌های آزمایش شده یک کتابخانه انجام می‌دهد.

مثال ۵-۱

فرض کنید در این مرحله، کتابخانه خاصی از شرکت VLSI Technology با مشخصات ویژه سرعین استفاده می‌کنیم و بر اساس آن تصمیم می‌گیریم که همهی AND‌ها را به NOR و همهی OR‌ها را به تبدیل کنیم. در ضمن بخاطر مشخصات خاص این کتابخانه فلیپ‌فلاب D هم بر اساس فلیپ‌فلاب J-K ساخته می‌شود.

مرحله ۸: آزمون‌پذیر کردن سیستم

تا این مرحله مدار بطور کامل در سطح گیت پیاده‌سازی گردیده است. حال باید ابتدا با بکار گیری ابزار CAD میزان آزمون‌پذیر بودن مدار، ارزشیابی گردد و سپس در صورت مشاهده‌ی کاستی در معیارهای آزمون‌پذیری بدست آمده، مدار باید با استفاده از روش‌های مختلف مانند روش پویش^۲، روش خودآزمایی^۳، روش پویش مرزی^۴ و ... آزمون‌پذیر گردد. بین این مرحله و مرحله ۵ ممکن است چندین بار انتقال انجام پذیرد تا در نهایت طرحی آزمون‌پذیر عرضه گردد.

1- Library binding

2- Scan

3- Built In Self Test

4- Boundary-Scan