



دانشگاه  
کیلان

دانشکده فنی

پایان نامه کارشناسی ارشد

## طراحی فلیپ‌فلاب توان پایین با قابلیت تحمل خطای نرم

از:

سعیده شیرین زاده

استاد راهنما:

دکتر راهبه نیارکی اصلی

شهریور ۱۳۹۱

بِسْمِ اللّٰهِ الرَّحْمٰنِ الرَّحِيْمِ

دانشکده فنی  
گروه برق  
گرایش الکترونیک

## طراحی فلیپ‌فلاب توان پایین با قابلیت تحمل خطای نرم

از:

سعیده شیرین زاده

استناد راهنمای:

دکتر راهبه نیارکی اصلی

شهریور ۱۳۹۱

تعدیم:

مادر میربانم که دعای پرمرش همواره بدرقه راهم بوده است.

## تشکر و قدردانی

اکنون که نگارش این پایان نامه با یاری خداوند متعال به پایان رسیده است، بر خود وظیفه می‌دانم  
که از زحمات و راهنمایی‌های ارزنده استاد ارجمند خانم دکتر راهبه نیارکی اصلی که اصلی ترین  
نقش را در تعریف، شکل‌گیری و انجام این پایان‌نامه عهده‌دار بوده اند و استفاده از محضر ایشان  
همواره مایه‌ی مباحثت بوده است خالصانه تشکر و قدردانی نمایم.

## فهرست مطالب

خ

### چکیده فارسی

د

### چکیده انگلیسی

۱

### فصل ۱: مقدمه ای بر خطای نرم

۱	-۱-۱- مکانیزم‌های شکست
۲	-۱-۱-۱- شکست‌های دائمی (خطاهای سخت)
۴	-۱-۱-۲- شکست‌های موقت (خطاهای نرم)
۵	-۱-۲- منابع خطای نرم
۵	-۱-۲-۱- ذرات آلفا
۷	-۱-۲-۲- نوترون‌های پرانرژی
۷	-۱-۲-۳- نوترون‌های کم انرژی
۸	-۱-۳- اثرات رشد تکنولوژی بر نزخ خطای نرم
۹	-۱-۴- خطای نرم در حافظه‌ها
۹	-۱-۴-۱- DRAM
۱۰	-۱-۴-۲- SRAM
۱۱	-۱-۵- خطای نرم در مدارهای منطقی
۱۲	-۱-۵-۱- نقاب‌گذاری منطقی
۱۲	-۱-۵-۲- نقاب‌گذاری الکتریکی
۱۲	-۱-۵-۳- نقاب‌گذاری پنجره لچینگ
۱۳	-۱-۶- اهمیت خطای نرم در لج / فلیپ‌فلap

۱۵

### فصل ۲: مقابله با خطای نرم در تحقیقات گذشته

۱۶	-۱-۲- روش‌های مقابله با خطای نرم
۱۷	-۱-۱-۱- مقابله با خطای نرم در سطح فرآیند ساخت
۱۷	-۱-۱-۱-۱- تصفیه فلز ساخت
۱۷	-۱-۱-۱-۲- افزایش بار بحرانی و کاهش بار جمع شده
۱۸	-۱-۱-۲- مقابله با خطای نرم در سطح مدار و سیستم
۱۸	-۱-۲-۱-۱-۲- افزونگی
۲۱	-۱-۲-۲- کدهای تشخیص و تصحیح خطای
۲۲	-۱-۲-۳- طراحی مقاوم (HBD)
۲۴	-۲-۱- ساختارهای لج و فلیپ‌فلap مقاوم موجود
۲۵	-۲-۱-۱- فلیپ‌فلap TMR
۲۸	-۲-۱-۲- فلیپ‌فلap BISER
۳۱	-۲-۲- SEH لج
۳۳	-۲-۳- STPE لج
۳۵	-۲-۴- SIN-LC لج
۳۷	-۲-۵- SEM لج
۳۹	-۲-۶- لج اشمیت تریگر کسکود

ت

۴۲	فصل ۳: بررسی معیارهای سنجش عملکرد در لج‌ها و فلیپ‌فلاب‌ها
۴۳	۱-۱-۳- معیارهای زمانی .....
۴۴	۱-۱-۳- زمان آماده‌سازی ( $T_{\text{setup}}$ ) .....
۴۵	۱-۱-۳- زمان نگهداری ( $T_{\text{hold}}$ ) .....
۴۶	۲-۱-۳- تخمین نرخ خطای نرم (SER) .....
۴۷	۲-۱-۳- آزمون شتابدهنده .....
۴۸	۲-۲-۳- برآورد SER با استفاده از جریان واقعی ذرات اتمسفری .....
۴۹	۲-۲-۳- روش تحلیلی .....
۵۰	۳-۳- تغییرات فرآیند .....
۵۱	۳-۳- تغییرات هندسی .....
۵۲	۳-۳- تغییرات ماده .....
۵۳	۳-۳-۳- مدلسازی تغییرات فرآیند .....
۵۶	فصل ۴: ساختار پیشنهادی؛ شبیه‌سازی و مقایسه
۵۷	۱-۴- معرفی لج مقاوم پیشنهادی .....
۶۰	۲-۴- نتایج شبیه‌سازی .....
۶۱	۱-۲-۴- ارزیابی مقاومت مدار پیشنهادی .....
۶۷	۲-۲-۴- مقایسه اطمینان‌پذیری و عملکرد .....
۷۱	۳-۲-۴- بررسی اثر تغییرات محیط و فرآیند .....
۷۴	فصل ۵: نتیجه‌گیری
۷۵	۱-۵- نتیجه‌گیری .....
۷۶	۲-۵- پیشنهاد برای تحقیقات آینده .....

۷۷

مراجع

## فهرست شکل‌ها

۳.....	شکل (۱-۱) تغییر سرعت انتشار خروجی
۵.....	شکل (۲-۱) برخورد تشعشعات پر انرژی به زیرلایه سیلیکنی
۶.....	شکل (۳-۱) شکل گیری و تجمع بار الکتریکی ناشی از برخورد ذرات پرانرژی
۷.....	شکل (۴-۱) نمودار تغییرات شار نوترونی نسبت به ارتفاع
۸.....	شکل (۵-۱) تجزیه اتمی نوترون ناشی از برخورد نوترون حرارتی
۹.....	شکل (۶-۱) سلول DRAM
۱۰.....	شکل (۷-۱) تغییرات نرخ خطای نرم نسبت به تکنولوژی در DRAM
۱۱.....	شکل (۸-۱) سلول SRAM شش ترانزیستوری
۱۱.....	شکل (۹-۱) تغییرات نرخ خطای نرم نسبت به تکنولوژی در SRAM
۱۲.....	شکل (۱۰-۱) نقاط گذاری منطقی در ساختارهای منطق ترکیبی
۱۲.....	شکل (۱۱-۱) نقاط گذاری الکتریکی در گیت NOT
۱۳.....	شکل (۱۲-۱) نقاط گذاری پینجره لچینگ
۱۸.....	شکل (۱-۲) NMOS در ساختار SOI فیلم باریک
۱۹.....	شکل (۲-۲) استفاده از افزونگی زمانی برای محافظت در برابر خطای نرم
۲۰.....	شکل (۳-۲) تصحیح خطای نرم با استفاده از TMR
۲۰.....	شکل (۴-۲) تشخیص خطای نرم با استفاده از DMR
۲۱.....	شکل (۵-۲) بکارگیری همزمان افزونگی زمانی و سختافزاری
۲۲.....	شکل (۶-۲) تشخیص خطای نرم با استفاده از بیت توازن
۲۳.....	شکل (۷-۲) افزودن خازن‌های $C_A$ و $C_B$ به سلول SRAM
۲۳.....	شکل (۸-۲) افزودن خازن $C_C$ به سلول SRAM
۲۴.....	شکل (۹-۲) افزایش ثابت‌زمانی RC با افزودن مقاومت‌های $R_1$ و $R_2$
۲۵.....	شکل (۱۰-۲) وقوع خطای نرم در فلیپ‌فلاب پایه-پیرو مرجع
۲۵.....	شکل (۱۱-۲) ساختار فلیپ‌فلاب TMR
۲۶.....	شکل (۱۲-۲) زمان‌بندی فلیپ‌فلاب TMR
۲۷.....	شکل (۱۳-۲) طراحی در سطح ترانزیستور فلیپ‌فلاب TMR
۲۹.....	شکل (۱۴-۲) ساختار فلیپ‌فلاب‌های مقاوم در برابر خطای نرم BISER
۲۹.....	شکل (۱۵-۲) ساختار C-element در سطح ترانزیستور و جدول درستی آن
۳۰.....	شکل (۱۶-۲) مدارهای تاخیر
۳۱.....	شکل (۱۷-۲) لج SEH
۳۲.....	شکل (۱۸-۲) سلول SRAM شش ترانزیستوری استاندارد
۳۳.....	شکل (۱۹-۲) سلول DICE
۳۴.....	شکل (۲۰-۲) لج STPE
۳۵.....	شکل (۲۱-۲) لج مرجع
۳۶.....	شکل (۲۲-۲) طرح شماتیک ساختار فیدبک
۳۶.....	شکل (۲۳-۲) ساختار لج SIN-LC در سطح ترانزیستور
۳۸.....	شکل (۲۴-۲) بافر اشمیت‌تریگر
۳۸.....	شکل (۲۵-۲) ساختار لج SEM
۳۹.....	شکل (۲۶-۲) (الف) لج SEM اصلاح شده (ب) لج اشمیت‌تریگر کسکود
۴۰.....	شکل (۲۷-۲) نمایش حالت ناپایداری در عناصر ترتیبی دوحالته
۴۳.....	شکل (۱-۳) نمایش زمان‌بندی در یک فلیپ‌فلاب حساس به لبه بالارونده

..... شکل (۲-۳) افزایش تاخیر کلاک به خروجی وقتی که دیتا به ناحیه آماده‌سازی نزدیک می‌شود ...	۴۴
..... شکل (۳-۳) نمایش تعاریف زمان‌های آماده‌سازی ( $T_{\text{setup}}$ ) و نگهداری ( $T_{\text{hold}}$ )	۴۵
..... شکل (۴-۳) نمایش زمان‌بندی در یک لج حساس به سطح بالا	۴۵
..... شکل (۵-۳) افزایش تاخیر کلاک به خروجی وقتی که دیتا به ناحیه نگهداری نزدیک می‌شود ...	۴۶
..... شکل (۶-۳) اندازه‌گیری طیف حاصل از دستگاه‌های شتاب‌دهنده نوترونی متفاوت .....	۴۸
..... شکل (۷-۳) پالس جریان نمایی برای مدلسازی خطاهای نرم.....	۵۰
..... شکل (۸-۳) مدلسازی خطای نرم در وارونگر CMOS	۵۰
..... شکل (۹-۳) توزیع گوسین استفاده شده برای مدلسازی تغییرات PVT	۵۴
..... شکل (۱۰-۳) مدلسازی تغییرات $V_{\text{th}}$ با استفاده از یک منبع ولتاژ DC گوسین در Hspice	۵۵
..... شکل (۱-۴) لج مقاوم پیشنهادی.....	۵۷
..... شکل (۲-۴) ساختار لج پیشنهادی در هر دو فاز کلاک.....	۵۹
..... شکل (۳-۴) ساختار پیشنهادی در آرایش یک فلیپ‌فلاب پایه-پیرو	۶۰
..... شکل (۴-۴) مدار اشمیت تریگر شش ترانزیستوری ST2	۶۱
..... شکل (۵-۴) منحنی هیسترزیس اشمیت تریگر ST2	۶۲
..... شکل (۶-۴) منحنی هیسترزیس اولیه برای اشمیت تریگر ST1	۶۳
..... شکل (۷-۴) مدار اشمیت تریگر چهار ترانزیستوری وارونگر ST1	۶۴
..... شکل (۸-۴) منحنی هیسترزیس مدار اشمیت تریگر ST1	۶۴
..... شکل (۹-۴) شکل موج گرهای مدار پیشنهادی در حالت خطای گذراي منفي در گره In1	۶۵
..... شکل (۱۰-۴) طرح جانمایی لج مقاوم پیشنهادی .....	۶۹
..... شکل (۱۱-۴) نمایش مقادیر جدول (۲-۴) در نمودار ستونی .....	۷۰

## فهرست جداول

جدول (۱-۲) کاهش نرخ خطای نرم (SER) به ازای افزایش تاخیر.....	۳۱
جدول (۱-۳) بررسی ساختارهای FPGA در آزمایش رزتا.....	۴۹
جدول (۱-۴) مقادیر توان، تاخیر و باربرانی ساختار پیشنهادی و سایر لج های مقاوم بررسی شده.....	۶۷
جدول (۲-۴) نسبت $Q_{crit}/PDP$ در لج پیشنهادی و سایر ساختارهای مقایسه شده.....	۶۸
جدول (۳-۴) مقادیر توان و تاخیر برای فلیپفلاب پیشنهادی و سایر فلیپفلاب های مورد بررسی .....	۷۱
جدول (۴-۴) احتمال خطا در حضور تغییرات محیط و فرآیند به ازای تزریق پالس خطابا با ثابت .....	۷۲

### طراحی فلیپفلاب توان پایین با قابلیت تحمل خطای نرم

سعیده شیرینزاده

همزمان با رشد تکنولوژی ساخت در مدارهای VLSI، از یک سو ابعاد مدارها، ولتاژ تغذیه و خازن گره‌ها کاهش یافته و از سوی دیگر فرکانس کلاک افزایش یافته است. این عوامل سبب کاهش شدید بار بحرانی در گره‌های حساس مدارهای نانوالکترونیک شده و حساسیت این مدارها را نسبت به خطاهای گذرا ناشی از تشعشعات پرانرژی به طور قابل ملاحظه‌ای افزایش داده‌اند. در این پایان‌نامه، یک لج مقاوم حساس به سطح با قابلیت تحمل خطای نرم معرفی می‌شود. لج پیشنهادی از ویژگی نقاب‌گذاری مدارهای اشمیت‌تریگر برای حذف پالس‌های گذرا و مقاوم‌سازی گره‌های داخلی استفاده می‌کند. همچنین تاخیر ناخواسته مدارهای اشمیت‌تریگر در یک تکنیک افزونگی زمانی بهینه بکار گرفته شده تا از انتشار خطاهای گذرا به گره خروجی جلوگیری کند. نتایج شبیه‌سازی در تکنولوژی CMOS با اندازه مشخصه  $45\text{ nm}$  نشان می‌دهد که لج پیشنهادی نسبت به سایر ساختارهای مقاوم موجود از بار بحرانی بالاتری برخوردار است. مقدار بار بحرانی در ساختار پیشنهاد شده در ازای افزایش قابل قبول هزینه در توان و تاخیر، به بیش از ۳ برابر بار بحرانی لج مرجع افزایش یافته است. ضمن آن که، کاهش میزان نرخ خطای نرم در ساختار پیشنهادی به دلیل افزونگی زمانی بکار رفته در آن در واقع بسیار بیشتر از مقداری است که تنها بار بحرانی آن نشان می‌دهد. نتایج آنالیز مونته‌کارلو انجام شده برای ارزیابی تغییرات فرآیند، ولتاژ و دما نیز مقاومت مدار پیشنهادی را در برابر این قبیل ناپایداری‌ها تایید می‌کند.

**واژه‌های کلیدی:** خطای نرم، بار بحرانی، ویژگی نقاب‌گذاری، افزونگی زمانی

## **Abstract**

### **Soft Error Resilience Low Power Flip-Flop Design**

Saeideh Shirinzadeh

With advances in VLSI technology, circuit dimension, supply voltage and node capacitance have been decreased and clock frequency has been increased. All of these trends cause a deep reduction in critical charge ( $Q_{crit}$ ) of sensitive nodes in nanoelectronic circuits. Small critical charge, in a modern high density VLSI design considerably increases susceptibility to radiation induced transient faults. In this thesis, we propose a reliable level sensitive latch design simulated in a 45nm CMOS technology. The proposed latch utilizes the masking property of Schmitt trigger circuits to eliminate transient pulses and harden internal nodes. The undesired delay of Schmitt trigger circuits is also employed in a lower overhead time redundancy scheme to prevent glitches to propagate to the output. Experimental results of the introduced design reveal that its critical charge is more than other existing hardened latches. The critical charge of the proposed reliable latch is increased up to 3 times compared to the reference latch with a fair increase in power and delay. Monte Carlo simulations sweeping process, voltage and temperature have also verified resistance of the proposed latch to these variations.

**Keywords:** soft error, critical charge, masking property, time redundancy

# **فصل ۱:**

## **مقدمه**

## مقدمه

رشد نمایی تعداد ترانزیستورهای موجود در تراشه‌ها، موانع جدیدی را در این زمینه ایجاد کرده است. کاهش مقیاس تکنولوژی ساخت و پیامدهای آن، سبب افزایش انواع شکست در قطعات نیمه هادی و اتصالات داخلی آن‌ها شده است. در این فصل، در ابتدا مکانیزم‌های شکست و به طور خاص خطاهای نرم که به یک چالش در تکنولوژی‌های پیشرفته تبدیل شده‌اند بررسی می‌کنیم. سپس اثرات این دسته از خطاهای بر مدارات مجتمع و اهمیت آن در عناصر ذخیره ترتیبی نظیر لج و فلیپ‌فلابپ و لزوم ارائه طراحی‌های مقاوم برای این ساختارها را مورد بحث قرار می‌دهیم. در پایان فصل، خلاصه‌ای از نکات مهم آن به همراه توضیح کوتاهی از ادامه پایان‌نامه و سایر سر فصل‌های آن آورده شده است.

## ۱-۱- مکانیزم‌های شکست

مکانیزم‌های شکست را می‌توان در دو دسته عمده شکست‌های دائمی و شکست‌های موقت طبقه‌بندی نمود. شکست‌های دائمی در اثر حضور یک نقص فیزیکی در سیستم روی می‌دهند. این نقص‌ها می‌توانند در طول فرآیند تولید ایجاد شوند و یا ممکن است نتیجه اثرات ناشی از طول عمر تراشه نظیر مهاجرت الکترونی و یا خرابی اکسید باشند. شکست‌های موقت که به خطاهای نرم نیز تعبیر می‌شوند به دلیل برخورد پرتوهای کیهانی و ذرات پر انرژی نظیر ذرات آلفا به پس زمینه سیلیکنی به وجود می‌آیند.

### ۱-۱-۱- شکست‌های دائمی (خطاهای سخت)


مهاجرت الکترونی به معنای جابجایی اتم‌های فلز در اثر فشار ناشی از حرکت الکترون‌ها است. در این پدیده الکترون‌ها با اعمال اندازه حرکت کافی به اتم‌های فلز آن‌ها را از جایگاهشان در شبکه فلزی خارج کرده و سپس از طریق نفوذ<sup>۱</sup> جابجا می‌کنند. این فرآیند برای شروع، به یک نقص در شبکه فلزی نیاز دارد. معمولاً، حضور اجتناب‌ناپذیر مکان‌های خالی در شبکه و الگوهای نامنظم مرز بلورهای فلزی می‌توانند آغاز‌کننده مهاجرت الکترونی در یک فلز باشند. خرابی‌های ناشی از این پدیده عموماً به صورت باز مقاومتی<sup>۲</sup> و پل مقاومتی<sup>۳</sup> بروز کرده و تحت

<sup>1</sup> Diffusion

<sup>2</sup> Resistive open

<sup>3</sup> Resistive bridge

بهترین شرایط اگر مانع از کار مدار یا سیستم نشوند، عملکرد آن را پایین می‌آورند [۱]. همانطور که در شکل (۱-۱) نشان داده می‌شود، هنگام صفر بودن یکی از ورودی‌ها در گیت AND دو ورودی، وجود باز مقاومتی انتشار خروجی جدید را در صورت تغییر ورودی دوم از "۰" به "۱" و یا بالعکس با تاخیر انجام می‌دهد. همچنین، وجود پل مقاومتی سرعت تغییر خروجی را در صورت انتقال ورودی A از "۰" به "۱" افزایش، و از "۱" به "۰" کاهش می‌دهد.



شکل (۱-۱) (الف) سرعت انتشار خروجی با تغییر ورودی A از "۰" به "۱" و بالعکس کاهش می‌یابد؛ (ب) سرعت انتشار خروجی با تغییر ورودی A از "۱" به "۰" افزایش، و از "۰" به "۱" کاهش می‌یابد

از اکسید برای ایزوله کردن گیت از زیرلایه سیلیکنی استفاده می‌شود. در تکنولوژی‌های پیشرفته CMOS، قابلیت اطمینان اکسید گیت بیش از پیش اهمیت می‌یابد. دو دلیل عمدۀ خرابی اکسید، افزایش طول عمر آن و تزریق حامل‌های داغ است. با کاهش ابعاد ادوات الکترونیکی، به منظور افزایش سرعت سوئیچینگ از ضخامت اکسید نیز رفته رفته کاسته می‌شود. اکسیدهای باریک سریع‌تر از نوع ضخیم آن‌ها در اثر تله‌های الکترونی موجود در وجه مشترک اکسید، مستهلك می‌گردند. از طرفی، منبع تغذیه و ولتاژ‌های کاری مدارها متناسب با کوچک‌تر شدن اندازه‌ها تغییر نکرده‌اند و این مسئله باعث افزایش میدان الکتریکی در ادوات نیمه‌هادی شده است. یک الکtron برای آن که اصطلاحاً به یک حامل داغ تبدیل شود تنها به  $10^4 \text{ V/cm}$  میدان الکتریکی نیاز دارد که این شرایط به سادگی در ترانزیستورهای با طول گیت کمتر از ۱۰۰ nm فراهم می‌شود. با افزایش میدان الکتریکی، الکtron انرژی کافی به دست آورده و در گیت تونل می‌زند و با تغییر ولتاژ آستانه ( $V_T$ ) اطمینان‌پذیری مدار را کاهش می‌دهد [۱].

## ۱-۲-۱- شکست‌های موقت (خطاهای نرم)

زمانی که یک ذره پرانرژی مانند نوترون، ذره آلفا و یا یک یون سنگین به زیرلایه سیلیکنی برخورد می‌کند، سبب ایجاد بونیزاسیون در آن می‌شود. چنین رویدادی بسته به فاکتورهایی مثل انرژی ذره برخورده، محل برخورد، پتانسیل گره و مقدار بار ذخیره شده در آن می‌تواند باعث واژگونی دیتای ذخیره شده شود. به چنین رویدادی اصطلاحاً رویداد گذرا<sup>۱</sup> (SET) می‌گویند. در صورتی که یک SET باعث تغییر یک بیت در یک مدار ترکیبی، سلول حافظه، رجیستر و یا فلیپ‌فلاپ شود به آن خطای نرم گفته می‌شود. خطای نرم را همچنین رویداد واژگونی<sup>۲</sup> (SEU) نیز می‌نامند. ارزیابی میزان رخ دادن خطای نرم در یک سیستم، رخ خطای نرم<sup>۳</sup> (SER) نامیده می‌شود. واحد اندازه‌گیری SER، شکست در زمان<sup>۴</sup> (FIT) می‌باشد و معادل یک شکست در  $10^9$  ساعت کاری است [۳،۲].


افزایش روزافزون تقاضا برای مدارها و سیستم‌های با چگالی بالا و توان مصرفی پایین، سبب کاهش ابعاد ترانزیستورها و در نتیجه کاهش ولتاژ ذخیره شده در گره‌ها شده است. با کوچک تر شدن مقیاس تکنولوژی‌ها، ظرفیت خازنی گره‌ها کاهش یافته و متعاقباً ولتاژ تغذیه نیز به منظور ثابت نگه داشتن میدان الکتریکی پایین آورده می‌شود. از این رو، مقدار شارژ مورد نیاز یک گره برای حفظ حالت آن در برابر پالس‌های گذرا حاصل از برخورد ذرات پرانرژی به شدت کاهش یافته است. امروزه خطاهای نرم به مکانیزم غالب شکست در ادوات الکترونیک مدرن و مهم‌ترین چالش در اطمینان‌پذیری آن‌ها تبدیل شده است [۴]. SER در تراشه‌های صنعتی کنترل شده در محدوده FIT 100-1000 گزارش می‌شود، در حالی که رخ شکست‌های ناشی از خطاهای سخت چیزی در حد 1-100 FIT است [۵].

<sup>1</sup> Single event transient

<sup>2</sup> Single event upset

<sup>3</sup> Soft error rate

<sup>4</sup> Failure in time




شکل (۲-۱) برخورد تشعشعات پر انرژی به زیرلایه سیلیکنی

## ۲-۱- منابع خطای نرم

ذرات آلفا، نوترون‌های کیهانی پرانرژی و همچنین نوترون‌های کم انرژی به ترتیب منابع عمدۀ خطای نرم را تشکیل می‌دهند [۴]. در ادامه هر یک از این منابع به اختصار توضیح داده می‌شود.

### ۱-۱- ذرات آلفا

ذرات آلفا یا مستقیماً از ناخالصی‌های موجود در مواد بسته‌بندی ساطع می‌شوند و یا از برهم کنش بین نوترون‌های حرارتی و بورن (B) موجود در نیمه‌هادی نوع p به وجود می‌آیند. یک ذره آلفا از دو نوترون و دو پروتون تشکیل شده و در واقع همان اتم هلیم (He) است که دو الکترون خود را از دست داده است. ذرات آلفا عموماً از تجزیه ایزوتوب‌های ناپایدار  $^{238}\text{U}$ ،  $^{235}\text{U}$ ، و  $^{232}\text{Th}$  ساطع می‌شوند. وجود این ناخالصی‌ها در بسته‌بندی ادوات نیمه‌هادی سبب انتشار ذرات آلفا با انرژی‌هایی در رنج ۴ تا ۹ مگا الکترون ولت می‌گردد.




شکل (۱-۳) شکل گیری و تجمع بار الکتریکی ناشی از برخورد ذرات پرانرژی [۴] (الف) یونیزاسیون زیرلایه؛ (ب) جابجایی حامل‌ها؛ (پ) بازترکیب و پخش حامل‌ها

برهم کنش یک ذره آلفا و زیرلایه سیلیکنی ذاتا یک فرآیند الکتریکی است. زمانی که یک ذره پرانرژی به داخل زیرلایه نفوذ می‌کند، آن را یونیزه کرده و سبب تولید جفت‌های الکترون حفره می‌شود. شکل (۱-۳) چگونگی شکل گیری و تجمع بار را در یک پیوند  $n-p$  تحت بایاس معکوس نشان می‌دهد. الکترون‌ها و حفره‌های حاصل از برخورد، تحت بایاس معکوس به ترتیب به سمت بالاترین پتانسیل در ناحیه نفوذی  $n$  و پایین‌ترین پتانسیل در ناحیه نفوذی  $p$  جابجا می‌شوند. این بار جمع‌آوری شده در مدت کوتاهی (کمتر از ۱ نانو ثانیه) بازترکیب شده یا در اثر نفوذ در سطح پیوند پخش می‌شود. این تجمع و جهت‌گیری ناگهانی بار یک پالس جریان تیز را به وجود می‌آورد که می‌تواند دیتای ذخیره شده را واژگون کند. هرچقدر انرژی ذره آلفا بزرگ‌تر باشد، به عمق بیشتری از زیرلایه نفوذ کرده و تعداد الکترون حفره بیشتری تولید می‌کند و در نتیجه یک پالس جریان نیز بزرگ‌تر خواهد بود [۳].

## ۱-۲-۲- نوترون‌های پرانرژی

عمده پرتوهایی که ادوات سیلیکنی را تحت تاثیر قرار می‌دهند منشا کیهانی دارند. در اثر فعل و انفعال این پرتوها با اتمسفر زمین، آبشاری از ذرات ثانویه تولید می‌شود. این ذرات ثانویه نیز به نوبه خود ذرات جدیدی را تولید کرده و این روند به همین ترتیب ادامه می‌یابد. در نهایت چیزی حدود ۱٪ از این شار به سطح زمین می‌رسد. نوترون‌های پرانرژی بخش عمده این شار را تشکیل می‌دهند. شکل (۱-۴) نمودار شار نوترونی را نسبت به ارتفاع از سطح زمین نشان می‌دهد. این نوترون‌های پرانرژی به خودی خود در سیلیکن تغییری ایجاد نمی‌کنند، اما برهم‌کنش غیرالاستیک آن‌ها با مواد تراشه باعث شکستن اتم سیلیکن به یون‌های سبک‌تر و ذراتی از قبیل پروتون، نوترون و همچنین ذرات آلفا می‌گردد. انرژی انتقال یافته طی این واکنش چیزی حدود ۱۵ مگا الکترون ولت و بسیار بزرگتر از انرژی یک ذره آلفاست. بعضی اثرات خطای نرم مانند واژگونی همزمان چندبیتی تنها می‌تواند اثر برخورد چنین نوترون‌های پرانرژی‌ای باشد [۳].




شکل (۱-۴) نمودار تغییرات شار نوترونی نسبت به ارتفاع [۶]

## ۱-۲-۳- نوترون‌های کم انرژی

ذرات ثانویه ناشی از برهم‌کنش نوترون‌های کم‌انرژی کیهانی و بورن موجود در ادوات نیمه‌هادی سومین منبع عمده ذرات بونیزه‌کننده است. این نوترون‌ها انرژی‌ای کمتر از ۱.۵ مگا الکترون ولت دارند و اصطلاحاً به آن‌ها نوترون‌های حرارتی گفته می‌شود. برون به طور گسترده به عنوان افزودنی در نیمه‌هادی نوع P به کار برده می‌شود. همچنین از آن در تولید لایه‌های دی‌الکتریک<sup>۱</sup> BPSG نیز استفاده می‌شود. برون دارای دو ایزوتوپ  $B^{11}$  و  $B^{10}$  است که به

<sup>۱</sup> Boron doped phosphosilicate glass

ترتیب ۱۹.۹٪ و ۸۰.۱٪ از اتم‌های برون موجود را تشکیل می‌دهند.  $B^{10}$  اتمی ناپایدار است و زمانی که در معرض تشعشع نوترون‌های کم انرژی قرار می‌گیرد شکسته شده و یک یون لیتیم و یک ذره آلفا بر جا می‌گذارد. این ذرات ثانویه برای ایجاد خطای نرم در تراشه انرژی کافی دارند. نرخ خطای نرم ناشی از حضور برون با جایگزینی لایه‌های BPSG در تکنولوژی‌های بالاتر از  $0.25 \mu\text{m}$  تا حد زیادی کاهش یافته است. شکل (۵-۱) تجزیه اتمی برون را توسط یک نوترون حرارتی نشان می‌دهد [۳].



شکل (۵-۱) تجزیه اتمی نوترون ناشی از برخورد نوترون حرارتی [۲]

### ۱-۳-۱- اثرات رشد تکنولوژی بر نرخ خطای نرم

همراه با پیشرفت روزافزون تکنولوژی ساخت ادوات الکترونیکی، ابعاد، ولتاژ‌تدزیه و خازن گره‌ها کاهش می‌یابند، در حالی که بر فرکانس کاری مدارها همچنان افزوده می‌شود. با کاهش ابعاد تراشه‌ها، چگالی مدارها و سیستم‌های موجود در آن‌ها بالا می‌رود. در نتیجه، تراکم بالای مدارها و سیستم‌ها نسبت به تکنولوژی‌های پیشین، سبب افزایش تعداد گره‌های حساس در مقدار مشخصی از سطح شده است. به علاوه با کوچک‌تر شدن مقیاس، از ظرفیت خازنی گره‌ها کاسته شده و نتیجتاً بار بحرانی ( $Q_{\text{crit}}$ ) که حداقل بار لازم برای تغییر سطح گره است، به مراتب کاهش یافته است. از این رو، حتی بار جمع شده<sup>۲</sup> ( $Q_{\text{coll}}$ ) ناشی از برخوردهای با انرژی بسیار پایین نیز می‌تواند در گره SEU ایجاد کند. غیر از کاهش اندازه مدارها،  $Q_{\text{crit}}$  همچنین به دلیل استفاده از منابع تفздیه کوچک‌تر در تکنولوژی‌های پیشرفت، به شدت کاهش یافته است. در چنین شرایطی، روند رو به افزایش فرکانس کلاک در تکنولوژی‌های جدید نیز احتمال انتشار یک SET در مسیر داده را افزایش می‌دهد [۳]. همانطور که توضیح داده

<sup>1</sup> Critical charge

<sup>2</sup> Collected charge