

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ

دانشکده فنی

گروه مهندسی برق

گرایش الکترونیک

طراحی یک ناقل جریان CMOS ولتاژ و توان پایین به منظور کنترل مد جریان مدولاسیون  
PWM

از:

محمد رضا پناهدار

استاد راهنما:

دکتر علیرضا صابرقاری

دکتر راهبه نیارکی

شهریور ۱۳۹۰

تقدیم

به یک نگاه مهربانانه

مادرم

و

روح پاک پدرم

## تشکر و قدردانی

قبل از هر سخنی باید از استاد راهنمای ارجمندم آقای دکتر صابرکاری که در تهیه و تکمیل این پایان نامه از راهنمایی های

ارزنده ایشان بهره برده ام تشکر و قدردانی نمایم.

از مادرم و خواهرانم که در تمامی مراحل زندگی مشوق و پشتیبانم بوده اند سپاسگزارم.

از دوست عزیزم آقای مهندس عباس کرکریان تشکر می نمایم.

## فهرست مطالب

ز.....	چکیده فارسی
ط.....	چکیده انگلیسی
۱.....	فصل اول: مقدمه
۲.....	۱-۱ مدارهای مد جریان
۳.....	۲-۱ مزیت های مدارهای مد جریان
۳.....	۱-۲-۱ پهنای باند وسیع
۳.....	۲-۲-۱ رنج دینامیکی وسیع
۳.....	۳-۲-۱ کوچک کردن میکرونی
۳.....	۴-۲-۱ سرعت عملکرد بیشتر
۳.....	۵-۲-۱ نرخ چرخش بیشتر
۴.....	۳-۱ ساختار پایان نامه
۵.....	فصل دوم: ناقل های جریان
۶.....	۱-۲ مقدمه
۶.....	۲-۲ ناقل های جریان بر اساس پیشینه
۶.....	۱-۲-۲ ناقل جریان نسل اول
۷.....	۲-۲-۲ ناقل جریان نسل دوم
۱۰.....	۳-۲-۲ ناقل جریان نسل سوم
۱۱.....	۳-۲ کلاس بندی ناقل جریان بر اساس جریان استراحت
۱۲.....	۴-۲ کاربردهای ناقل جریان نسل
۱۲.....	۱-۴-۲ تقویت کننده جریان
۱۳.....	۲-۴-۲ مبدل ولتاژ به جریان
۱۳.....	۳-۴-۲ انتگرال گیر جریان
۱۴.....	۴-۴-۲ مشتق گیر جریان
۱۴.....	۵-۴-۲ بافر جریان

۱۴.....	۶-۲-۲ جمع کننده جریان
۱۵.....	۷-۴-۲ تقویت کننده ولتاژ
۱۵.....	۸-۲-۲ انتگرال گیر ولتاژ
۱۶.....	۹-۴-۲ مشتق گیر ولتاژ
۱۶.....	۱۰-۴-۲ جمع کننده ولتاژ
۱۶.....	۱۱-۴-۲ مبدل امپدانس منفی
۱۷.....	۱۲-۴-۲ ضرب کننده خازنی
۱۸.....	۱۳-۴-۲ اسیلاتورها

### ۱۹..... فصل سوم : بررسی توپولوژی های مختلف ناقل جریان

۲۰.....	۱-۳ مقدمه
۲۰.....	۲-۳ ناقل جریان بر اساس ترانزیستور
۲۱.....	۳-۳ ناقل جریان بر اساس آینه جریان
۲۶.....	۴-۳ ناقل جریان بر اساس زوج دیفرانسیل
۳۶.....	۵-۳ ناقل جریان بر اساس تقویت کننده عملیاتی

### ۳۹..... فصل چهارم : طراحی و شبیه سازی مدار مدولاسیون عرض پالس با استفاده از ناقل جریان

۴۰.....	۱-۴ مقدمه
۴۰.....	۲-۴ ناقل جریان پیشنهادی
۴۴.....	۳-۴ پیاده سازی مدار تولید کننده مدولاسیون عرض پالس
۴۴.....	۱-۳-۴ تولید کننده موج مثلثی
۴۵.....	۲-۳-۴ سلف پیاده سازی شده با استفاده از ناقل
۴۷.....	۳-۳-۴ مقایسه کننده جریان
۴۸.....	۴-۴ نتایج شبیه سازی
۵۴.....	۵-۴ جدول مقایسه
۵۴.....	۶-۴ پیاده سازی سلف با استفاده از AD844

فصل پنجم : نتیجه گیری و کار های آینده ..... ۵۸

۱-۵ نتیجه گیری ..... ۵۹

۲-۵ کار های آینده ..... ۶۰

مراجع ..... ۶۱

## فهرست جدول ها

جدول ۱-۳ ابعاد ترانزیستورها در ناقل جریان شکل ۷-۳	۲۴
جدول ۲-۳ نتایج شبیه سازی ناقل جریان شکل ۷-۳	۲۵
جدول ۳-۳ ابعاد ترانزیستورها در ناقل جریان شکل ۱۷-۳	۳۰
جدول ۴-۳ ابعاد ترانزیستورها در ناقل جریان شکل ۲۰-۳	۳۲
جدول ۵-۳ ابعاد ترانزیستورهای شکل ۲۳-۳	۳۴
جدول ۶-۳ ابعاد ترانزیستور ناقل جریان شکل ۲۹-۳	۳۸
جدول ۱-۴ ابعاد ترانزیستورها در شکل ۳-۴	۴۲
جدول ۲-۴ مقایسه ناقل جریان این پایان نامه با ناقل جریان های ارائه شده در سالهای اخیر	۴۲
جدول ۳-۴ ابعاد ترانزیستورها در مقایسه کننده شکل ۱۰-۴	۴۷
جدول ۴-۴ جدول ۴-۴ مقایسه ماکزیمم فرکانسی پایان نامه با مقالات	۵۴
جدول ۵-۴ مشخصات AD844	۵۴



## فهرست شکل ها

- شکل ۱-۱ مقایسه نرخ چرخش در مدارهای مد ولتاژ و مد جریان ..... ۴
- شکل ۱-۲ بلوک ناقل جریان نسل اول ..... ۷
- شکل ۲-۲ مدل Nullator-norator در ناقل جریان نسل اول ..... ۷
- شکل ۳-۲ بلوک ناقل جریان نسل دوم ..... ۸
- شکل ۴-۲ بلوک های پایه ناقل جریان منفی و مثبت ..... ۸
- شکل ۵-۲ مدل Nullator-norator برای ناقل جریان نسل دوم ..... ۹
- شکل ۶-۲ مدل های واقعی ناقل جریان مثبت و منفی ..... ۹
- شکل ۷-۲ بلوک ناقل جریان نسل سوم ..... ۱۰
- شکل ۸-۲ ناقل جریان های کلاس A ..... ۱۱
- شکل ۹-۲ ناقل جریان های کلاس AB ..... ۱۲
- شکل ۱۰-۲ تقویت کننده جریان با استفاده از ناقل جریان نسل دوم ..... ۱۳
- شکل ۱۱-۲ مبدل ولتاژ به جریان توسط ناقل جریان نسل دوم ..... ۱۳
- شکل ۱۲-۲ انتگرال گیر جریان با استفاده از ناقل جریان نسل دوم ..... ۱۳
- شکل ۱۳-۲ مشتق گیر جریان با استفاده از ناقل جریان نسل دوم ..... ۱۴
- شکل ۱۴-۲ بافر جریان با استفاده از ناقل جریان نسل دوم ..... ۱۴
- شکل ۱۵-۲ جمع کننده جریان با استفاده از ناقل جریان نسل دوم ..... ۱۵
- شکل ۱۶-۲ تقویت کننده ولتاژ با استفاده از ناقل جریان نسل دوم ..... ۱۵
- شکل ۱۷-۲ انتگرال گیر ولتاژ با استفاده از ناقل جریان نسل دوم ..... ۱۵
- شکل ۱۸-۲ مشتق گیر ولتاژ با استفاده از ناقل جریان نسل دوم ..... ۱۶
- شکل ۱۹-۲ جمع کننده ولتاژ با استفاده از ناقل جریان ..... ۱۶
- شکل ۲۰-۲ مبدل امپدانس منفی با استفاده از ناقل جریان نسل دوم ..... ۱۷
- شکل ۲۱-۲ ضرب کننده خازنی با استفاده از ناقل جریان نسل دوم ..... ۱۷
- شکل ۲۲-۲ اسیلاتور با استفاده از ناقل جریان ..... ۱۸
- شکل ۱-۳ ناقل جریان بر اساس تراز یستور NMOS ..... ۲۰

- شکل ۲-۳ مدار معادل برای تحلیل سیگنال کوچک ..... ۲۰
- شکل ۳-۳ ناقل جریان بر اساس آینه جریان ..... ۲۱
- شکل ۴-۳ مدار معادل سیگنال کوچک آینه جریان ..... ۲۲
- شکل ۵-۳ ناقل جریان نسل دوم مثبت ..... ۲۲
- شکل ۶-۳ ناقل جریان نسل دوم کلاس AB بر اساس آینه جریان ..... ۲۳
- شکل ۷-۳ ناقل جریان بر اساس آینه جریان ..... ۲۴
- شکل ۸-۳ مقاومت ورودی  $I_X$  ..... ۲۵
- شکل ۹-۳ نسبت انتقال جریان  $I_Z/I_X$  ..... ۲۵
- شکل ۱۰-۳ مقاومت خروجی  $I_Z$  ..... ۲۶
- شکل ۱۱-۳ ولتاژ گره X برحسب گره ..... ۲۶
- شکل ۱۲-۳ ناقل جریان بر اساس زوج دیفرانسیل ..... ۲۷
- شکل ۱۳-۳ ناقل جریان بهبود یافته بر اساس زوج دیفرانسیل ..... ۲۸
- شکل ۱۴-۳ آنالیز سیگنال کوچک مدار ..... ۲۸
- شکل ۱۵-۳ ناقل جریان بر اساس زوج دیفرانسیل ..... ۲۹
- شکل ۱۶-۳ ناقل جریان کلاس AB با بهبود بایاس ..... ۳۰
- شکل ۱۷-۳ ولتاژهای  $V_Y$  و  $V_X$  ..... ۳۱
- شکل ۱۸-۳ نسبت انتقال جریان  $I_Z/I_X$  ..... ۳۱
- شکل ۱۹-۳ ناقل جریان کلاس AB بر اساس زوج دیفرانسیل نوع p ..... ۳۲
- شکل ۲۰-۳ دنبال کردن ولتاژ بین گره های X و Y ..... ۳۳
- شکل ۲۱-۳ انتقال جریان بین گره X و گره Z ..... ۳۳
- شکل ۲۲-۳ ناقل جریان کلاس AB به صورت RAIL-TO-RAIL ..... ۳۴
- شکل ۲۳-۳ ولتاژهای  $V_Y$  و  $V_X$  ..... ۳۵
- شکل ۲۴-۳ نسبت انتقال جریان ..... ۳۵
- شکل ۲۵-۳ خطی پذیری جریان در گره خروجی ..... ۳۶
- شکل ۲۶-۳ امپدانس پارازیتی گره X ..... ۳۶
- شکل ۲۷-۳ ناقل جریان بر اساس تقویت کننده عملیاتی ..... ۳۷

- شکل ۳-۲۸ ناقل جریان بر اساس تقویت کننده عملیاتی جبران شده میلر ..... ۳۷
- شکل ۳-۲۹ شبیه سازی  $R_x$  ..... ۳۸
- شکل ۳-۳۰ شبیه سازی  $i_x/i_z$  ..... ۳۸
- شکل ۴-۱ ناقل جریان پیشنهادی ..... ۴۱
- شکل ۴-۲ دنبال کردن ولتاژ گره ورودی Y توسط گره X ..... ۴۲
- شکل ۴-۳ دنبال کردن جریان گره ورودی X توسط گره خروجی Z ..... ۴۳
- شکل ۴-۴ انتقال ولتاژ بین گره های X و Y ..... ۴۳
- شکل ۴-۵ انتقال جریان بین گره های X و Z ..... ۴۳
- شکل ۴-۶ بلوک دیاگرام شبیه ساز سلف با استفاده از ناقل جریان ..... ۴۴
- شکل ۴-۷ بلوک دیاگرام مدار تولید کننده PWM ..... ۴۵
- شکل ۴-۸ بلوک دیاگرام تولید کننده موج مثلثی ..... ۴۶
- شکل ۴-۹ پاسخ فرکانس سلف اکتیو ..... ۴۶
- شکل ۴-۱۰ مقایسه کننده جریان ..... ۴۷
- شکل ۴-۱۱ پالس ولتاژ ورودی به بلوک تولید کننده PWM ..... ۴۸
- شکل ۴-۱۲ جریان مثلثی تولید شده ..... ۴۸
- شکل ۴-۱۳ جریان ورودی به مقایسه کننده با مقدار جریان مرجع صفر ..... ۴۹
- شکل ۴-۱۴ ولتاژ خروجی با زمان روشن بودن ۵۰٪ ..... ۴۹
- شکل ۴-۱۵ جریان ورودی به مقایسه کننده جریان با مقدار جریان مرجع ۲۳μ- ..... ۴۹
- شکل ۴-۱۶ ولتاژ خروجی با زمان روشن بودن ۲۴٪ ..... ۵۰
- شکل ۴-۱۷ جریان ورودی به مقایسه کننده جریان با مقدار جریان مرجع ۲۳μ ..... ۵۰
- شکل ۴-۱۸ ولتاژ خروجی با زمان روشن بودن ۷۶٪ ..... ۵۰
- شکل ۴-۱۹ شکل ۱۹-۴ نمودار Duty cycle بر حسب جریان مرجح ..... ۵۳
- شکل ۴-۲۰ بازیابی و حذف پوش ..... ۵۱
- شکل ۴-۲۱ جریان ورودی به مقایسه کننده با مقدار جریان مرجع صفر ..... ۵۲
- شکل ۴-۲۲ ولتاژ خروجی با زمان روشن بودن ۵۰٪ ..... ۵۲

- شکل ۴-۲۳ جریان ورودی به مقایسه کننده جریان با مقدار جریان مرجع  $13\mu$  ..... ۵۲
- شکل ۴-۲۴ ولتاژ خروجی با زمان روشن بودن  $70\%$  ..... ۵۳
- شکل ۴-۲۵ جریان ورودی به مقایسه کننده جریان با مقدار جریان مرجع  $13\mu$  - ..... ۵۳
- شکل ۴-۲۶ ولتاژ خروجی با زمان روشن بودن  $30\%$  ..... ۵۳
- شکل ۴-۲۷ بلوک AD844 ..... ۵۴
- شکل ۴-۲۸ پیاده سازی سلف شناور با استفاده از AD844 ..... ۵۵
- شکل ۴-۲۹ ولتاژ مثلثی خروجی از مدار شبیه ساز سلف ..... ۵۶
- شکل ۴-۳۰ ولتاژ خروجی با زمان روشن بودن  $82\%$  ..... ۵۶
- شکل ۴-۳۱ ولتاژ خروجی با زمان روشن بودن  $18\%$  ..... ۵۷

## فهرست علائم اختصاری

CMOS : Complementary Metal–Oxide–Semiconductor  
CC : Current Conveyor  
CCI : First Generation Current Conveyor  
CCII : Second Generation Current Conveyor  
CCIII: Third Generation Current Conveyor  
CCCII : Current Controlled Current Conveyor  
CGCCII : Current Gain Controlled Conveyor  
CFOA : Current Feedback Operational Amplifier  
 $C_{OX}$  : Thin oxide capacitance per unit  
DCC : Differential Current Conveyor  
DOCCII: Dual Output Current Conveyor  
DVCCII : Differential Voltage Current Conveyors  
FDCCII : Fully Differential Current Conveyors  
GBW : Gain-bandwidth product  
 $g_m$  : Gate transconductance  
 $\gamma$  : Bulk threshold parameter  
 $I_x$  : X node current (input current)  
 $I_z$  : Z node current (output current)  
L : Channel length  
N : Network  
 $N_a$  : Adjonit Network  
NIC : Negative Impedance Conversion  
NMOS : N-channel Metal Oxide Semiconductor  
OFC : Operational Floating Conveyor  
OTA : Operational Transconductance Amplifier  
PMOS : P-channel Metal Oxide Semiconductor  
 $R_x$  : X node impedance  
TSMC : Taiwan Semiconductor Manufacture Company  
UCCII : Universal Current Conveyor  
VOA : Voa voltage-mode Operational Amplifier  
EER : Eenvelope Elimination and restoration Technique

طراحی یک ناقل جریان CMOS ولتاژ و توان پایین به منظور کنترل مد جریانی مدولاسیون PWM

محمد رضا پناهدار

PWM مدولاسیونی است که در آن سیگنال خروجی مدوله شده پالسی با فرکانس ثابت و Duty Cycle آن متناسب با سیگنال ورودی است. این نوع مدولاسیون کاربردهای زیادی در مدارهای کنترل الکترونیکی، الکترونیک قدرت، اندازه گیری و نسل سوم و چهارم تلفن های همراه دارد. متداول ترین روش پیاده سازی PWM مقایسه سیگنال ورودی با سیگنال دندانه اره ای است که می تواند بصورت آنالوگ یا دیجیتال تولید شود. بنابراین سیگنال PWM به دو صورت تقسیم می شود: PWM زمان پیوسته یا (NPWM) Natural PWM و PWM زمان گسسته یا (UPWM) Uniform PWM. اگرچه UPWM مزایایی از قبیل حساسیت کمتر به تغییرات المان ها و قابلیت برنامه ریزی دارد، ولی Aliasing ناشی از سوئیچینگ و اعوجاج هارمونیکی ناشی از اثرات کوانتیزاسیون زمانی روی اعوجاج درون باند تأثیر منفی می گذارد. به منظور کاهش این اثرات باید فرکانس سوئیچینگ افزایش یابد و به همین دلیل NPWM ارجحیت خواهد داشت. بیشتر ساختارهای NPWM بر پایه تقویت کننده عملیاتی مد ولتاژ (VOA) هستند. ولی این تقویت کننده ها دارای محدودیت هایی نظیر حاصل ضرب پهنای باند در بهره ثابت و نرخ چرخش محدود هستند که باعث کاهش عملکرد کلی می شوند. در این پایان نامه یک NPWM مد جریان طراحی می شود که در آن یک سلف اکتیو بر اساس ناقل جریان (CCII) به عنوان تولید کننده موج مثلثی جریان (TCWG) مورد استفاده قرار می گیرد و یک مقایسه کننده جریان برای مقایسه جریانهای مثلثی و مرجع به TCWG متصل می شود و سیگنال PWM خروجی را تولید می کند. در نهایت بلوک طراحی شده به کمک HSPICE در تکنولوژی CMOS 0.18 $\mu$ m و ولتاژ تغذیه  $\pm 1.5$  ولت شبیه سازی شده است. در ناقل جریان طراحی شده میزان توان مصرفی  $53\mu$ W و پهنای باند دنبال کننده ولتاژ و دنبال کننده جریان به ترتیب 40MHz و 380MHz است. در مدار تولید کننده موج مثلثی جریان پیشنهادی فرکانس کار، 5MHz است. که به منظور مقایسه با جریان مرجع به مقایسه کننده جریان اعمال می شود.

کلید واژه: مدولاسیون عرض پالس، مقایسه کننده جریان، ناقل جریان، توان پایین، ولتاژ پایین.

## Abstract

Design of a Low Power Low Voltage CMOS Current Conveyor for Current Mode Control of the PWM Modulation

Mohamad Reza Panahdar

PWM is a kind of modulation where the output modulated signal is a pulse with fixed frequency and its duty cycle is proportional to input signal. This type of modulation is used in electronic control circuits, power electronics, measurement, and third and fourth generation cells phones. The most common implementation of PWM is comparing the input signal with a triangular (double-sided) or saw-tooth (single-sided) signal. The saw-tooth or triangular signal can be generated either in analog or digital domain. Therefore, there are two possibilities: continues time or natural sampling PWM (NPWM) and discrete time or uniform sampling PWM (UPWM). UPWM has not only switching aliases but also harmonic distortion due to the time quantization effects in the compared signal. For this reason, the NPWM is widely used and multiple implementations have been proposed. But, most of the realizations are based on the voltage-mode operational amplifiers which suffer from fixed gain-bandwidth product and limited slew rate. These limitations affect the switching frequency of the converter. This thesis presents the design procedure of a current-mode NPWM, in which an active inductor based on current conveyor (CCII) is used as a triangular current wave generator (TCWG) and a current comparator is cascaded to the TCWG to compare the reference and triangular currents and generate the output PWM signal. Finally the designed circuit is simulated with HSPICE in TSMC0.18 $\mu$ m CMOS precess and  $\pm 1.5V$  supply voltages. The CCII has achieved up to 40MHz bandwidth for voltage follower  $V_x/V_y$  and 380MHz bandwidth for current follower  $I_z/I_x$  while consumes 53uW power.

**Key words:** Current Conveyor, PWM, Current Comparator, Low Voltage, Low Powe

# فصل اول

## مقدمه



## ۱-۱ مدارهای مد جریان

پردازش اطلاعات در شبکه های الکتریکی با استفاده از ولتاژ گره ها و جریان شاخه ها انجام می پذیرد. پردازش انجام شده توسط ولتاژ گره را مد ولتاژ و پردازش انجام شده توسط جریان شاخه را مد جریان می گویند. مجموع مد ولتاژ و مد جریان خصوصیات کاملی از رفتار شبکه را ارائه می دهند. در مد جریان، ورودی و خروجی هر دو به شکل جریان هستند [۱]. همچنین اصطلاح مد جریان را می توان معرف سیستمی با تابع تبدیل جریان در نظر گرفت [۲-۴]. مدارهای ایده آل در مد جریان تقریباً همزمان با مدارهای مد ولتاژ معرفی شدند ولی مدارهای مد ولتاژ محدوده گسترده تری از کاربردها را در مقایسه با مدارهای مد جریان شامل می شوند [۵-۶]. دلایل محبوبیت مدارهای مد ولتاژ به شرح زیر است.

۱- در شبکه های الکتریکی می توان براحتی توسط مولتی متر و بدون اصلاح توپولوژی و تاثیر در عملکرد شبکه، ولتاژ گره ها را اندازه گرفت در حالیکه اندازه گیری این روش برای اندازه گیری جریان شاخه ها مناسب نیست و غالباً نیاز به تغییر در ساختار شبکه و مدارهای اضافی دارد.

۲- امیدانس بی نهایت موجود در گیت ترانزیستور آنها برای تحقق مدارهای مد ولتاژ بخصوص در ترکیب بندی های کسکد مناسب می سازد.

۳- بهره ولتاژ به آسانی توسط مدارهای مد ولتاژ بدست می آید.

۴- سوئیچینگ نویز در حضور ولتاژ تغذیه بالا مسئله مهمی به شمار نمی آید.

۵- سرعت کم به خازن های موجود در گره ها اجازه شارژ و دشارژ شدن را در طی یک دوره زمانی طولانی می دهد.

با سیر تکامل در تکنولوژی های زیرمیکرونی مانند  $0.18 \mu m$  و  $0.13 \mu m$  ولتاژ تغذیه به  $3.3$  و کمتر از آن کاهش یافت. این مسئله طراحی در مدارهای CMOS مد ولتاژ با خطی پذیری بالا و رنج دینامیکی وسیع را دچار مشکل می سازد و نیز موجب افزایش تاخیر انتشار می شود. طراحی مدارهای مد جریان بر روی جریان شاخه ها نسبت به ولتاژ گره ها تاکید دارد به همین دلیل عملکرد مدارهای مد جریان نسبت به کاهش ولتاژ تغذیه تاثیر پذیری کمی دارند بطوریکه با اتصال مدارهای مد جریان می توان مدارهای الکتریکی با سرعت بالا، پهنای باند وسیع و چگالی حجمی بالای مجتمع سازی ساخت. بعلاوه به دلیل سودمندی مدارهای مد جریان CMOS در ارتباط با مشکلات ناشی از کاهش ولتاژ و همچنین افزایش سرعت عملکرد و سادگی مداری آنها اخیراً استفاده از این مدارها در هر دو بخش صنعت و دانشگاه افزایش یافته است. به طوری که مدارهای مد جریان نقش مهمی را در توسعه مدارهای جدید با عملکرد بالا برای کاربردهای پردازش سیگنال بازی می کنند.

مدارهای مد ولتاژ در حالت ایده آل دارای امپدانس ورودی بینهایت، امپدانس خروجی صفر و بهره ولتاژ ثابت هستند. بهترین بیان مدارهای مد ولتاژ تقویت کننده عملیاتی ایده آل است که در سال ۱۹۶۰ معرفی شد [۷]. مدارهای مد جریان در حالت ایده آل دارای امپدانس ورودی صفر، امپدانس خروجی بینهایت و بهره جریان ثابت هستند. با توجه به اینکه تقویت جریان منجر به افزایش توان استاتیکی می شود، بهره جریان در مدارهای مد جریان ایده آل در مقدار واحد تنظیم می شود.

## ۲-۱ مزیت های مدار مد جریان

### ۱-۲-۱ پهنای باند وسیع

به طور کلی مدارهای فعال به دلیل وجود جریان نشتی در خازن ها مانند خازن های پیوندی تحت تاثیر می باشند. مدارهای مد ولتاژ به این تاثیرات حساس می باشند در صورتی که مدارهای مد جریان بواسطه پهنای باند وسیع به این تاثیرات حساس نمی باشند [۱].

### ۲-۲-۱ رنج دینامیکی وسیع

رنج دینامیکی برابر با نسبت حداکثر و حداقل سطح سیگنالی است که مدار می تواند در یک زمان بکار ببرد. حداقل سطح سیگنال، ولتاژ نویز و جریان نویز است. از آنجا که جریان نویز از ولتاژ نویز کوچکتر است بنابراین رنج دینامیکی در مد جریان نسبت به مد ولتاژ وسیع تر می باشد.

### ۳-۲-۱ کوچک کردن میکرونی

در مدارهای مد جریان سطح توان پایین است از این رو امکان کوچک کردن آنها وجود دارد که منجر به ایجاد تکنولوژی های میکرو و نانو [۶] و استفاده آنها در سیستم های مخابراتی مانند ماهواره، تلفن سیار تصویری و ابزارهای پزشکی می شود.

### ۴-۲-۱ سرعت عملکرد بیشتر

خازن های پارازیتی موجود در مدارهای آنالوگ با تغییر سطوح ولتاژ شارژ و دشارژ می شوند. در مدارهای مد جریان تغییر ایجاد شده در سطح جریان ملزم به ایجاد تغییر در سطح ولتاژ نیست. بنابراین در مدارهای مد جریان خازن های پارازیتی در سرعت عملکرد مدار به مقدار قابل توجهی بی تاثیراند. به این علت می توان نتیجه گرفت که مدارهای مد جریان در مقایسه با مد ولتاژ سرعت بیشتری دارند.

### ۵-۲-۱ نرخ چرخش بیشتر

به کمک ساختارهای سورس مشترک و آینه جریان ساده می توان نرخ چرخش را در مد جریان و ولتاژ مقایسه کرد که در شکل ۶-۱ نشان داده شده است. با اعمال موج مربعی به آینه جریان ترانزیستور  $M1$  در ناحیه اشباع قرار می گیرد بنابراین جریان  $I_{DS1}$  مستقل از  $V_{DS1}$  است و نرخ تغییر جریان خروجی به سرعت شارژ خازن  $C_{gs1\sim 2} = C_{gs1} + C_{gs2}$  یا بطور معادل به سرعت صعود ولتاژ گیت  $M_{1\sim 2}$  وابسته است.

$$C_{gs1\sim 2} \frac{dV_{GS1\sim 2}}{dt} + \frac{1}{2} \mu_n C'_{ox} \left(\frac{W}{L}\right)_1 (V_{GS1\sim 2} - V_T)^2 = I_1 + I_{in} \quad (۲-۱)$$

$I_{in}$  افزایش پیدا می کند. پس برای یک بایاس جریان ثابت و جریان ورودی با دامنه بزرگ نرخ چرخش بزرگی در جریان خروجی خواهیم داشت.

در تقویت کننده سورس مشترک اگر ولتاژ ورودی برابر با  $V_{min}$  باشد ترانزیستور خاموش و خازن  $C_O$  توسط جریان  $J$  با نرخ


$$\text{چرخش} = \frac{J}{C_O} = \left[ \frac{dv_o}{dt} \right]_{rise,max}$$

شارژ می شود. هنگامیکه ولتاژ ورودی برابر با  $V_{max}$  باشد خازن  $C_O$  از طریق ترانزیستور با

$$\text{نرخ چرخش} = \frac{1}{R_{on} C_O} = \left[ \frac{dv_o}{dt} \right]_{fall,max}$$

دشارژ می شود که در آن مقدار مقاومت کانال در ناحیه تریاود است.

در نتیجه نرخ چرخش تقویت کننده سورس مشترک توسط جریان بایاس، پهنای ترانزیستور و مقدار خازن خروجی بدست می آید و از دامنه ورودی مستقل می باشد.



شکل ۱-۱ مقایسه نرخ چرخش در مدارهای مد ولتاژ و مد جریان (الف) آینه جریان (ب) تقویت کننده سورس مشترک

### ۳-۱ ساختار پایان نامه

در این پایان نامه مراحل طراحی یک ناقل جریان ولتاژ و توان پایین به منظور کنترل مد جریانی مدولاسیون PWM ارائه می شود. در فصل دوم به معرفی ناقل های جریان و کاربردهای آنها پرداخته می شود و نیز بلوک های بهبود یافته با استفاده از ناقل جریان نسل دوم معرفی شده و معادلات و روابط آنها بازنویسی می شود. در فصل سوم به بررسی و شبیه سازی توپولوژی های مختلف ساخت ناقل جریان نسل دوم پرداخته می شود و در فصل چهارم طراحی مدار پیشنهادی به منظور کنترل مد جریانی مدولاسیون PWM و نتایج حاصل از شبیه سازی آن ارائه می شود. در فصل پنجم نیز نتیجه گیری نهایی و کارهای آینده آورده می شود.

## فصل دوم

### ناقل های جریان