

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشکده مهندسی برق  
گروه الکترونیک

عنوان:

طراحی و شبیه سازی الگوریتم های مسیریابی تحمل پذیر نقص در

شبکه بر روی تراشه

نگارش:

نسیبه سیادتی

استاد راهنما:

جناب آقای دکتر کریم محمدی

پایان نامه برای دریافت درجه کارشناسی ارشد

مهندسی برق - الکترونیک دیجیتال

خرداد ۱۳۸۷



دانشکده برق

## تاییدیه هیأت داوران

هیأت داوران پس از مطالعه پایان نامه و شرکت در جلسه دفاع از پایان نامه با عنوان  
" طراحی و شبیه سازی الگوریتم های تحمل پذیر نقص در شبکه بر روی تراشه " توسط خام  
نسیبه سیادتی کفایت تحقیق انجام شده را برای اخذ درجه کارشناسی ارشد در رشته برق ،  
گرایش الکترونیک دیجیتال مورد تأیید قرار می دهد.

اسامی هیأت داوران بشرح زیر می باشد:

۱- دکتر شهریار شاه حسینی      مرتبه علمی: دانشیار      دانشگاه: علم و صنعت ایران

۲- دکتر علی صدر      مرتبه علمی: دانشیار      دانشگاه: علم و صنعت ایران

۳- دکتر کیوان ناوی      مرتبه علمی: دانشیار      دانشگاه: شهید بهشتی

بسمه تعالی

اینجانب ..... به شماره دانشجویی.....

دانشجوی رشته ..... مقطع تحصیلی.....

بدین وسیله صحت و درستی نتایج موجود در این پایان نامه را تایید نموده و گواهی می نمایم که در این نتایج هیچ گونه دخل و تصرفی صورت نگرفته باشد. همچنین متعهد می گردم که کلیه نتایج عملی موجود در این پایان نامه حاصل کار اینجانب بوده و متعلق به هیچ یک از محققین قبلی نمی باشد. چنانچه خلاف موارد فوق حتی بصورت جزئی و در هر زمان مشخص گردد دانشگاه علم و صنعت ایران حق دارد که این پایان نامه را باطل نماید. در این صورت تعهد می نمایم که تبعات قانونی این مسئله و همچنین کلیه خسارات ناشی از آن به عهده اینجانب باشد.

نام و نام خانوادگی

امضاء و تاریخ

﴿به نام آرام قلبها﴾

کی رفته ای ز دل که تمنای کنم تورا  
کی بوده ای نهفته که پیدا کنم تورا  
غمیت نکرده ای که شوم طالب حضور  
پنهان نگشته ای که هویدا کنم تورا  
با صد هزار جلوه برون آمدی که من  
با صد هزار دیده تماشا کنم تورا

(فروغی بطامی)

شایسته است در این مقام از همه کسانی که مرا در تهیه و تدوین این مجموعه یاری کرده اند قدردانی نمایم. این اوراق را که بخشی از تلاشهای علمی من است تقدیم می دارم به تمام آنان که کلمه ای به من آموختند. بلاخص به روح بلند دایی مهربانم که همواره مشوق من در راه کسب علم و طی مدارج عالی تحصیلی بود. (یادش گرامی)

# باشکر و قدردانی از

جناب آقای دکتر محمدی

استاد بزرگواری که چه در سالهای تحصیل و چه در مراحل انجام این پروژه پیوسته خود را مرهون راهنماییها و زحمات ایشان می دانم.

و

با تشکر از هیئت محترم داوران، جناب آقای دکتر شاه حسینی، جناب آقای دکتر صدر

و جناب آقای دکتر ناوی

## چکیده

افزایش پیچیدگی طراحی مدارهای مجتمع از یک سو و نیاز به جداسازی فعالیت قسمت های محاسباتی و ارتباطی در تراشه های امروزی از سویی دیگر، مسیر طراحی را به سوی سامانه های مبتنی بر شبکه روی تراشه سوق داده است، و این امر را بر اساس مرتبط کردن هسته ها و مولفه های از پیش طراحی شده محقق نموده است. لذا شبکه بر روی تراشه یک وسیله ارتباطی در محیط تراشه سیستمی است که هدف اصلی آن فراهم کردن زیربنایی موثر برای ارتباط تعداد دلخواهی منبع می باشد.

با پیچیده تر و بزرگتر شدن مدارها، همراه با کوچک تر شدن اندازه ی ترانزیستورها - و به تبع آن پیچیده تر شدن فرآیند ساخت - منجر به افزایش امکان خرابی در مدارهای ساخته شده و پایین آمدن بازده فرآیند ساخت گردیده است. با گسترش فناوری نانو در صنعت نیمه هادی، فایق آمدن بر این مشکلات اهمیت بیشتری یافته است. در ساخت شبکه بر روی تراشه نیز مشکلاتی نظیر هزینه ارتباطات بین مولفه ها و احتمال بروز خرابی های غیر قابل پیش بینی در مولفه ها و مدارات ارتباطی وجود دارد، از این رو تحمل پذیری اشکال در ارتباطات، نقش مهمی در گسترش معماری شبکه بر روی تراشه دارد. در این نوشتار مروری بر الگوریتم های مسیریابی تحمل پذیر نقص در شبکه بر روی تراشه خواهیم داشت، و الگوریتمی را با پارامترهای عملکردی مناسب ارائه خواهیم داد. نهایتاً تمامی الگوریتم ها را از لحاظ پارامترهای مورد نظر مقایسه و طبقه بندی خواهیم نمود. نتایج شبیه سازی نشان می دهد الگوریتم های سیل آسا، سربار ارتباطی و تحمل پذیری نقص بالایی را بوجود می آورند. الگوریتم RandomWalk سربار ارتباطی را کاهش داده اما در مقابل خطاها خوب عمل نمی کند. SRN تحمل پذیری نقص های ثابت را با اتکا به مسیریابی منبع بهبود بخشیده اما به شرایط جاری شبکه و اطلاعات ترافیکی توجهی ندارد، در حالی که الگوریتم پیشنهادی هم سربار ارتباطی را کاهش داده و هم تحمل پذیری نقصهای ثابت و گذرا را با مسیریابی توزیع شده و تطبیقی در سطح قابل قبولی نگه می دارد.



## فهرست مطالب

### فصل ۱ مقدمه

- ۱-۱ سیستم روی تراشه..... ۱  
۱-۱-۱ IP های قابل استفاده مجدد..... ۴  
۲-۱ شبکه روی تراشه..... ۵  
۳-۱ ترتیب مطالب پایان نامه..... ۷

### فصل ۲ شبکه بر روی تراشه

- ۱-۲ مقدمه..... ۸  
۲-۲ شبکه..... ۹  
۳-۲ مشخصات شبکه ها..... ۱۰  
۱-۳-۲ شیوه عملکرد شبکه..... ۱۰  
۲-۳-۲ نحوه کنترل شبکه..... ۱۱  
۳-۳-۲ توپولوژی شبکه..... ۱۲  
۴-۲ سوئیچ..... ۱۲  
۱-۴-۲ قسمت های مختلف یک سوئیچ..... ۱۳  
۵-۲ مفاهیم اساسی در انتقال اطلاعات..... ۱۵  
۱-۵-۲ راه گزینی مداری..... ۱۶  
۲-۵-۲ راه گزینی بسته ای..... ۱۶  
۳-۵-۲ راه گزینی Wormhole..... ۱۷  
۴-۵-۲ کانال مجازی..... ۱۸  
۶-۲ الگوریتم های مسیریابی..... ۲۱  
۱-۶-۲ بن بست، چرخه ی زنده و گرسنگی..... ۲۱  
۲-۶-۲ طبقه بندی الگوریتم های مسیریابی..... ۲۲  
۷-۲ تحمل نقص..... ۲۶  
۸-۲ خصوصیات شبکه روی تراشه..... ۲۷  
۹-۲ نتیجه گیری..... ۲۸

### فصل ۳ بررسی معماریهای معرفی شده شبکه بر روی تراشه

- ۱-۳ مقدمه..... ۲۹  
۲-۳ توپولوژیهای معرفی شده..... ۲۹  
۱-۲-۳ توپولوژی مش..... ۳۰  
۲-۲-۳ توپولوژی تورس..... ۳۱

۳۲	.....	۳-۲-۳ توپولوژی SPIN
۳۴	.....	۴-۲-۳ توپولوژی هشت گوش
۳۴	.....	۵-۲-۳ توپولوژی BFT
۳۵	.....	۳-۳ مقایسه ی توپولوژی ها
۳۶	.....	۴-۳ توپولوژی مش دو بعدی
۳۷	.....	۱-۴-۳ منابع در شبکه مش دو بعدی
۳۸	.....	۲-۴-۳ سوئیچ های مش
۴۰	.....	۳-۴-۳ ارتباط در مش
۴۱	.....	۴-۴-۳ مسیریابی مبتنی بر ابعاد
۴۲	.....	۵-۴-۳ مسیریابی XY مبتنی بر مش
۴۳	.....	۵-۳ نتیجه گیری

#### فصل ۴ مدل های نقص و کنترل خطا

۴۴	.....	۱-۴ مقدمه
۴۴	.....	۲-۴ تعاریف
۴۶	.....	۱-۲-۴ راههای برخورد با نقص
۴۷	.....	۳-۴ نقص های دائمی و مدل های نقص کلاسیک برای مدارهای دیجیتال و گذرگا هها
۴۷	.....	۱-۳-۴ مدل نقص ایستا - بر
۴۸	.....	۲-۳-۴ مدل های نقص مدار باز
۴۹	.....	۳-۳-۴ مدل نقص پل زدن
۴۹	.....	۴-۳-۴ مدل نقص های تاخیر
۵۰	.....	۴-۴ نقص های گذرا و نقص های تکنولوژی در عمق زیر میکرون
۵۱	.....	۵-۴ منابع نقص در DSM
۵۱	.....	۱-۵-۴ تشعشع: ذرات آلفا و نوترون
۵۲	.....	۲-۵-۴ مداخله ی الکترو مغناطیس
۵۲	.....	۳-۵-۴ تغییرات پردازشی
۵۳	.....	۴-۵-۴ منابع نقص دیگر
۵۳	.....	۶-۴ دلایل نقصها روی اتصالات DSM
۵۴	.....	۷-۴ کنترل خطا با استفاده از روشهای کد گذاری
۵۵	.....	۸-۴ کدهای خطی بلاکی
۵۵	.....	۱-۸-۴ کدهای توازن
۵۶	.....	۲-۸-۴ کدهای تکرار
۵۶	.....	۳-۸-۴ کدهای همینگ
۵۶	.....	۴-۸-۴ کدهای چرخشی
۵۷	.....	۱-۴-۸-۴ کدهای BCH
۵۷	.....	۲-۴-۸-۴ کدهای RS

۵۸.....	۴-۹ الگوریتم RSA
۵۹.....	۴-۹ روش کنترل خطا در رابطه با شبکه بر روی تراشه
۶۰.....	۴-۹-۱ کدهای تشخیص خطا
۶۱.....	۴-۹-۲ کدهای تصحیح خطا
۶۲.....	۴-۱۰ طرح کنترل خطای قابل پیکربندی برای درستی سیگنال NOC
۶۳.....	۴-۱۰-۱ سیاست کنترل خطای end-to-end
۶۴.....	۴-۱۰-۲ سیاستهای کنترل خطا سوئیچ به سوئیچ
۶۸.....	۴-۱۱ خرابی ها در شبکه بر روی تراشه
۶۹.....	۴-۱۲ نتیجه گیری

### فصل ۵ الگوریتم های مسیریابی تحمل پذیر نقص در شبکه بر روی تراشه

۷۰.....	۵-۱ مقدمه
۷۰.....	۵-۲ سیل آسای احتمالی
۷۲.....	۵-۲-۱ تولید کننده- مصرف کننده
۷۳.....	۵-۲-۲ شبه کد الگوریتم سیل آسای احتمالی
۷۵.....	۵-۳ سیل آسای جهت دار
۷۶.....	۵-۴ Random Walk افزونه
۷۷.....	۵-۵ مسیر یابی منبع برای شبکه بر روی تراشه
۷۸.....	۵-۵-۱ کشف مسیر SRN
۸۱.....	۵-۵-۲ نگهداری و تعمیر مسیر SRN
۸۲.....	۵-۵-۳ پاسخ به درخواست مسیر با کاربرد مسیرهای کش شده
۸۳.....	۵-۶ الگوریتم پیشنهادی (XYFT)
۸۳.....	۵-۶-۱ راهکار مسیریابی پیشنهاد شده
۸۶.....	۵-۶-۱-۱ طول عمر
۸۶.....	۵-۶-۱-۲ میزان انتظار
۸۷.....	۵-۷ طبقه بندی الگوریتم ها بر اساس مشخصه های قابل پیکربندی
۸۷.....	۵-۸ نتیجه گیری

### فصل ۶ محیط شبیه سازی و ارزیابی نتایج

۸۸.....	۶-۱ مقدمه
۸۸.....	۶-۲ ویژگیهای شبکه بر روی تراشه در محیط شبیه سازی
۸۸.....	۶-۲-۱ سناریوی شبیه سازی
۸۹.....	۶-۲-۲ ابزار شبیه ساز پیاده سازی شده
۹۲.....	۶-۳ ارزیابی مشخصه ها
۹۲.....	۶-۳-۱ طول عمر
۹۴.....	۶-۳-۲ تحمل پذیری نقص

۹۸.....	۴-۳-۶ تاخیر.....
۹۹.....	۵-۳-۶ سربار شبکه.....
۱۰۰.....	۴-۶ معیارهای ارزیابی.....
۱۰۰.....	۵-۶ نتیجه گیری.....

#### فصل ۷ نتیجه گیری و جمع بندی

۱۰۱.....	۱-۷ نتیجه گیری.....
۱۰۵.....	۲-۷ راهکارهای پیش رو.....
۱۰۷.....	۸ فهرست منابع.....

## فهرست شکل ها

- شکل ۱-۱- رشد تعداد ترانزیستورها در مقابل میزان بهره وری..... ۴
- شکل ۱-۲- ساختار یک سوئیچ..... ۱۳
- شکل ۲-۲- رابطه پیام، فلیت و فیت..... ۱۵
- شکل ۳-۲- ارتباط کانال فیزیکی با کانال های مجازی..... ۱۹
- شکل ۴-۲- جلوگیری از مسدود شدن پیام ها با استفاده از کانال مجازی..... ۱۹
- شکل ۵-۲- طبقه بندی الگوریتم های مسیریابی..... ۲۳
- شکل ۱-۳- ساختارهای قابل استفاده در NOC الف) منظم (همگن) ب) نامنظم (ناهمگن)..... ۳۰
- شکل ۲-۳- توپولوژی های معرفی شده..... ۳۳
- شکل ۴-۳- مقایسه توپولوژی ها - تغییرات الف) توان عملیاتی ب) زمان پاسخ با تعداد VC ها..... ۳۶
- شکل ۵-۳- توپولوژی شبکه مش دو بعدی..... ۳۶
- شکل ۶-۳- شبکه بر روی تراشه با منابع مختلف..... ۳۸
- شکل ۷-۳- ساختار سوئیچ در شبکه مش دو بعدی..... ۳۹
- شکل ۸-۳- جریان داده در یک سوئیچ..... ۳۹
- شکل ۹-۳- یک شبکه بر روی تراشه با ۱۶ منبع..... ۴۰
- شکل ۱۰-۳- الگوریتم XY برای شبکه های مش دو بعدی..... ۴۲
- شکل ۱۱-۳- معماری داخلی یک سوئیچ نوعی مش..... ۴۳
- شکل ۱-۴- رابطه نقص، خطا و خرابی..... ۴۵
- شکل ۲-۴- خطای گسستگی در یک دروازه NOT..... ۴۸
- شکل ۳-۴- مدار رمز نگار کد چرخشی (ب) محاسبه سندرم خطا..... ۶۱
- شکل ۴-۴- ساختار ممکن از پیاده سازی روتر یک سیاست کنترل نقص end-to-end..... ۶۳
- شکل ۵-۴- ساختار ممکن از پیاده سازی روتر یک سیاست کنترل نقص سوئیچ به سوئیچ سر بار سطح پایین..... ۶۵
- شکل ۶-۴- ساختار ممکن از پیاده سازی روتر یک سیاست کنترل نقص سوئیچ به سوئیچ عملکرد بالا..... ۶۶
- شکل ۱-۵- روند انتشار بسته در NOC..... ۷۲
- شکل ۲-۵- الگوریتم gossip..... ۷۳
- شکل ۳-۵- عملیاتی که توسط هر منبع انجام می شود..... ۷۴
- شکل ۴-۵- عملیاتی که توسط هر لینک انجام می شود..... ۷۴
- شکل ۵-۵- نمودار انتشار بسته در شبکه..... ۷۵
- شکل ۶-۵- گره ۱ آغازگر و ۹ مقصد است..... ۷۸
- شکل ۷-۵- مثالی از نگهداری مسیر: گره ۵ قادر به پیش راندن بسته از گره ۱ به گره ۹ نمی باشد..... ۸۱
- شکل ۸-۵- پاسخ مسیر که توسط کش گره های واسط انجام شده است..... ۸۲
- شکل ۹-۵- (a) دو اتصال همزمان در سوئیچ، (b) جدول سوئیچینگ مربوطه..... ۸۵
- شکل ۱-۶- ساختار مسیریاب..... ۸۸

- شکل ۶-۲- نمایی از ابزار شبیه ساز تهیه شده..... ۸۹
- شکل ۶-۳- فرمت بسته در الگوریتم XYFT..... ۹۱
- شکل ۶-۴ - بررسی طول عمر بر روی انتقالات موفق در حضور ۲٪ نقص ثابت و ۱٪ نقص گذرا..... ۹۳
- شکل ۶-۵ - اثر نقص های دائمی روی انتقالات موفق با حضور ۲٪ نقص گذرا..... ۹۵
- شکل ۶-۶ - اثر نقص های گذرا روی انتقالات موفق (۰٪ نرخ نقص دائمی)..... ۹۷
- شکل ۶-۷ - مقایسه تاخیر الگوریتم ها در حضور ۲٪ نقص ثابت و ۱٪ نقص گذرا..... ۹۸
- شکل ۶-۸- ارسال بسته از مبدا به مقصد..... ۹۹

## فهرست جداول

---

- جدول ۱-۵ - احتمال انتقال بسته بر حسب فاصله منتهنی..... ۷۵
- جدول ۲-۵ - طبقه بندی الگوریتم ها بر اساس پارامترهای قابل پیکربندی..... ۸۷
- جدول ۱-۶ - ویژگیهای شبکه بر روی تراشه در محیط شبیه سازی..... ۹۲
- جدول ۲-۶ - مقایسه الگوریتم ها بر اساس معیارهای ارائه شده..... ۱۰۰
- جدول ۱-۷ - مقایسه کمی الگوریتم ها..... ۱۰۵

فصل اول

مقدمه



## مقدمه

صنعت نیمه هادی کماکان در حال بهبود حداکثر تراکم در مدارهای مجتمع در مقیاس وسیع<sup>۱</sup> (VLSI) می باشد. با توجه به برآورد مؤسسه ITRS<sup>۲</sup> تا پایان دهه ی جاری ترانزیستورهایی با ابعاد ۴۵ نانومتر که با تغذیه ی کمتر از هفت دهم ولت کار می کنند، به بازار عرضه خواهند شد. استفاده از این نانو ترانزیستورها، امکان ساخت تراشه با تعداد حدود ۴ میلیارد ترانزیستور که سرعت نامی آن حدود ۱۵ گیگاهرتز است، را فراهم می کند [1]. ناگفته پیداست که استفاده از راهکارهای متداول و سنتی طراحی، قادر به پاسخگویی نیازهای کنونی صنعت نبوده و نخواهد بود.

## ۱-۱ سیستم روی تراشه

به منظور حفظ آهنگ در سطوح مجتمع سازی، طراحان راهکارهایی را برای مدیریت پیچیدگی زیاد که در تراشه های کنونی به وجود آمده است، ارائه داده اند. یکی از مهمترین این راهکارها روش سیستم روی تراشه<sup>۳</sup> یا به اختصار SoC می باشد، که در آن از یک سری بلوک های<sup>۴</sup> از پیش طراحی شده، که قاعدتاً درستی آنها نیز ارزیابی شده است، برای ساخت تراشه اصلی استفاده می شود [2]. از این بلوک های از پیش طراحی شده، که معمولاً توسط شرکت های دیگر یا منابع داخلی فراهم می شوند، با عنوان

---

<sup>1</sup> Very Large Scale Integration

<sup>2</sup> International Technology Roadmap for Semiconductors

<sup>3</sup> System-on-Chip

<sup>4</sup> Blocks

هسته های<sup>۱</sup> IP [3] یا مؤلفه های مجازی<sup>۲</sup> یاد می شود. مهمترین مزیت این مؤلفه ها قابلیت استفاده مجدد<sup>۳</sup> آنهاست. این مؤلفه ها - Ips - می توانند شامل پردازنده های درونی سیستم ها، بلوک های حافظه، بلوک های واسطه، بلوک های آنالوگ و بلوک هایی که به منظور انجام عملیات خاص تهیه می شوند، باشند.

علاوه بر این مؤلفه ها، بخش های نرم افزاری قابل استفاده مجدد شامل سیستم های بلادرنگ<sup>۴</sup> و توابع کتابخانه ای<sup>۵</sup> و راه اندازهای اجزای سخت افزاری<sup>۶</sup> هم تهیه شده و در اختیار طراحان قرار می گیرد. با استفاده از راهکار سیستم روی تراشه و با در نظر داشتن مفهوم IP می توان به بهترین نحو از قابلیت مجتمع سازی سیلیکون بهره برداری کرد. به طور خلاصه می توان گفت که یک مهندس SoC به جای طراحی تک تک مؤلفه ها به طور مجزا، قادر است در کمترین زمان ممکن و با استفاده از IP های موجود به بهترین پیاده سازی از تراشه ی مورد نظر دست پیدا کند. این عملیات شامل متصل کردن بلوک های IP از طریق شبکه های ارتباطی داخل تراشه، پیاده سازی شگردهای لازم برای انجام عملیات آزمون<sup>۷</sup> و استفاده از راهکارهایی برای ارزیابی و درستی یابی<sup>۸</sup> عملکرد کلی سیستم می باشد. روش طراحی SoC در گذشته نه چندان دور تنها به مفهوم روشی برای رسیدن به سطوح تجرید<sup>۹</sup> بالا استفاده می شد. بنابراین از آن به عنوان روشی برای گذر از مسیر طراحی های مبتنی بر چند تراشه به مسیر طراحی مبتنی بر یک تراشه که شامل تمامی مؤلفه های لازم مانند حافظه، پردازشگر و ... است، یاد می شد؛ اما امروزه SoC مفهوم بسیار وسیع تری در طراحی سخت افزار پیدا کرده است.

---

<sup>1</sup> Intellectual Property Cores

<sup>2</sup> Virtual Components

<sup>3</sup> Reusability

<sup>4</sup> Real Time Systems

<sup>5</sup> Library Function

<sup>6</sup> Device Drivers

<sup>7</sup> Test

<sup>8</sup> Validation & Verification


<sup>9</sup> Abstraction

شکل ۱-۱ مقایسه‌ای از رشد تعداد ترانزیستورها در یک تراشه (با نرخ افزایش ۵۸٪ در سال) و میزان بهره‌وری مهندسان با واحد تعداد ترانزیستور در ماه (با نرخ رشد ۲۱٪ در سال) ارائه می‌دهد. همان‌طور که مشاهده می‌شود فاصله‌ی دو خط در نمودار که اولی همان قانون معروف مور [4] (دو برابر شدن تعداد ترانزیستورهای یک تراشه در طی ۱۸ تا ۲۴ ماه) و دومی میزان بهره‌وری مهندسان [1] است، در حال افزایش است. از این فاصله معمولاً با نام شکاف بهره‌وری<sup>۱</sup> یاد می‌شود. از سویی دیگر، مهمترین عامل در طراحی یک تراشه به صورت صنعتی، هزینه‌ی کلی طرح است. امروزه هزینه‌ی یک تراشه شامل ۵۰ میلیون ترانزیستور بین ۲۰ تا ۳۰ میلیون دلار است [1] که شامل هزینه‌های مهندسی، نرم افزارهای مورد استفاده، نقاب<sup>۲</sup> های استفاده شده در ساخت مواد اولیه و ... است. از طرف دیگر مسأله‌ی توان مصرفی به عنوان یکی از مهمترین چالش‌ها در فرآیند طراحی و ساخت تراشه‌ها مطرح شده است. با استفاده از روش طراحی SoC می‌توان از یک سو شکاف بهره‌وری را کاهش داد [2] و از سوی دیگر کمیت‌های هزینه و توان مصرفی را تا حد قابل توجهی تعدیل کرد [5, 6, 7].

---

<sup>1</sup> Productivity Gap

<sup>2</sup> Mask



شکل ۱-۱- رشد تعداد ترانزیستورها در مقابل میزان بهره وری [1]

از سوی دیگر با توجه به پذیرش روش طراحی SoC در سال های اخیر، بهبودی های قابل توجهی در صنعت مدارهای مجتمع ایجاد شده است. به عنوان مثال توسعه استانداردهای مبتنی بر این روش (مانند استانداردهای گذرگاه ها، قالب IP ها و پوشش های آزمون<sup>۱</sup>) و فراگیر شدن استفاده از آنها به عنوان یکی از مهمترین مزیت های استفاده از روش طراحی SoC شناخته می شود.

#### ۱-۱-۱ IP های قابل استفاده مجدد

مهمترین پیش نیاز برای پیاده سازی طراحی های مبتنی بر روش SoC استفاده از مجموعه ای از بلوک های قابل استفاده مجدد (IP) است. این بلوک ها در بالاترین سطح یک SoC قرار می گیرند. با داشتن یک کتابخانه از این IP ها که شامل خصوصیات متفاوت زمانی<sup>۲</sup>، مساحت<sup>۳</sup> و توان مصرفی<sup>۴</sup> هستند، می توان بهترین طراحی را برای نیل به هدف مورد نظر که می تواند کاهش توان مصرفی،

<sup>1</sup> Test Wrapper

<sup>2</sup> Timing

<sup>3</sup> Area

<sup>4</sup> Power Consumption