



بسم الله الرحمن الرحيم

تحلیل، طراحی و ساخت پردازشگر دیجیتال رادار
MTI
(برای یک رادار موجود)

توسط

ناصر پرهیز کار

رسالة

ارائه شده به دانشکده تحصیلات تکمیلی به عنوان بخشی
از فعالیتهای تحصیلی لازم برای اخذ
گواهی فارغ تحصیلی درجه کارشناسی ارشد

در رشتة

مهندسی برق-مخابرات

از

دانشگاه شیراز

شیراز، ایران

۸۵/۰۹

ارزیابی و تصویب شده توسط کمیته پایان نامه با درجه: عالی

امضاء اعضاء کمیته پایان نامه:

دکتر حبیب... عبیری دانشیار
بخش مهندسی برق (رئيس کمیته).

دکتر علیرضا ذوالقدر اصلی

استاد یار بخش مهندسی برق

دکتر محمد علی مسندی شیرازی

استاد یار بخش مهندسی برق

مدد ماه ۱۳۷۹

۳۱۷۰

تقدیم به

شهیدان سرافراز جنگ تحمیلی

که ثمره رشادت و ایثار آنان امنیت و آرامش
کشور و شکوفایی علمی و صنعتی جمهوری
اسلامی ایران می باشد.

سپاسگزاری

اینجانب خود را مرهون خدمات آقای دکتر حبیب ا... عبیری استاد محترم بخش برق و الکترونیک دانشکده مهندسی دانشگاه شیراز بخاطر توجه خاص و همکاری بی شائبه در تمامی مراحل انجام و تدوین این پایان نامه، می دانم همچنین مایلم مراتب امتحان خویش را از آقایان دکتر علیرضا ذوالقدر اصلی و دکتر محمدعلی مسندي شيرازی اعضاء کمیته پایان نامه و نیز همکاران در شرکت صنایع الکترونیک شیراز بویژه، آقایان مهندس صادق صمدی و دکتر عباس شیخی که تجارت علمی و عملی خود را در اختیار اینجانب قرار دادند، ابراز نمایم.

در پایان لازم می دانم از خانواده خود به خصوص همسر مهربانم، به خاطر صبر و شکریابی، در طول انجام این پایان نامه تشکر و قدردانی ویژه بنمایم.

چکیده

تحلیل، طراحی و ساخت پردازشگر دیجیتال رادار (MTI) (برای یک رادار موجود)

بوسیله

ناصر پرهیزگار

پردازش سیگنال دیجیتال در رادارهای امروزی حائز نقش بسیار مهمی می‌باشد و ایجاد دانش، تجربه و بستر مناسب جهت اینگونه پردازشها در صنعت رادار لازم می‌باشد. بر پردازشگر دیجیتال رادار MTI با استفاده از جدیدترین روش‌های پردازش سیگنال (استفاده از تراشه DSP سری TMS320C50) طراحی و ساخته شده است که در مدرن‌ترین رادارهای امروزی استفاده می‌گردد. این طرح که با روش طراحی مهندسی و بر اساس استانداردهای صنایع الکترونیک ایران، طراحی و ساخته شده علاوه بر صرفه جویی قابل توجهی که در بخش پردازش سیگنال رادار MTI ایجاد می‌نماید دارای قابلیتهای زیادی در جهت بهبود عملکرد سیستم و ارتقاء آن به آخرین سطوح تکنولوژی ساخت رادارهای مراقبت زمینی موجود دنیا می‌باشد. در فاز اول این پروژه سخت افزار لازم جهت پردازش سیگنال دیجیتال در رادار MTI طراحی و ساخته شده که سخت افزار حاصل قابلیت پیاده سازی انواع آشکارسازهای دیجیتال را دارد می‌باشد. در فاز دوم این پروژه آشکارساز رادار که در رادار MTI موجود به صورت بانک فیلتر مشکل از ۶۴ فیلتر داپلر آنالوگ می‌باشد، به صورت بانک فیلتر داپلر دیجیتال تحقق یافته و بر روی سیستم تست گردیده است. در پایان این پروژه با ایجاد امکان استفاده از پردازش دیجیتال در رادار MTI (با طراحی و ساخت سخت افزار و نرم افزار DSP) زمینه برای تحقیق در جهت بهبود عملکرد رادار از نظر قدرت آشکارسازی اهداف دور

و افزودن امکانات اضافی دیگر ایجاد شده و افراد متخصص در زمینه پردازش سیگنال دیجیتال از تجربه ارزشمندی برای انجام پروژه های آتی صنعت برخوردار شده اند. استفاده از سیستم جدید صرفه جویی اقتصادی و کاهشی حجم و وزن را دار را در پی دارد.

فهرست مطالب

عنوان	صفحه
فهرست جداول	۱
فهرست اشکال	۲
فصل اول: مقدمه	۱
۱-۱: رادار	۱
۱-۲: رادار MTI	۱
۳-۱: آشکار ساز یا گیرنده MTI	۳
فصل دوم: رادار MTI	۴
۴-۱: اثر داپلر	۴
۵-۲: رادارهای پالس داپلر و MTI	۵
۶-۲: تشریح عملکرد رادارهای پالس داپلر و MTI	۶
۱۲-۴: حذف کننده های خط تأخیر	۱۲
۱۵-۵: حذف کننده های خط تأخیر مضاعف	۱۵
۱۶-۶: فیلترهای اریبی (Transversal filter)	۱۶
۱۷-۷: فیلترهای داپلر با دروازهای فاصله (RGDF)	۱۷
فصل سوم: آنالیز و تحلیل سیستم پردازشگر رادار MTI آنالوگ	۲۲
۲۳-۱: برآ CF	۲۳

عنوان		صفحه
۲-۳: تشریع عملکرد برد CF	۲۲	
۳-۳: برد CG	۳۶	
۴-۴: تشریع عملکرد برد CG	۳۶	
۵-۵: نمودار زمانی سیگنالهای برد CG	۳۹	
۶-۳: مشخصات سیگنال ورودی Doppin و شرح عملکرد برد CG به صورت نمودار زمانی	۴۲	
۷-۳: فیلتر داپلر	۵۱	
۷-۱: آنالیز بلوك Sample and hold	۵۴	
۷-۲: آنالیز بلوك فیلترهای میانگذر داپلر (Doppler filter)	۵۷	
۷-۳: فیلتر میانگذر داپلر برای اهداف با سرعت آهسته (Slow filter)	۵۷	
۷-۳: فیلتر میانگذر داپلر برای اهداف با سرعت زیاد (Fast filter)	۵۸	
۷-۳: آنالیز بلوك تقویت کننده (Amplifier)	۶۰	
۷-۴: آنالیز بلوك یکسوساز و انتگرال گیر (Rectifier and integrator)	۶۴	
فصل چهارم: ساختار سیستم های زمان گستته و طراحی فیلترهای دیجیتالی	۶۹	
۴-۱: بلوك دیاگرام معادلات تفاضلی با ضرائب ثابت خطی	۷۰	
۴-۲: نمایش معادله تفاضلی با ضرائب ثابت خطی به فرم Signal flow graph	۷۶	
۴-۳: ساختار اساسی برای سیستم های IIR	۷۸	
۴-۴: فرم مستقیم	۷۹	
۴-۴-۱: فرم سری (Cascade form)	۸۰	
۴-۴-۲: فرم موازی (Parallel form)	۸۲	
۴-۴-۳: فیدبک در سیستم های IIR	۸۵	
۴-۴-۴: فرم انتقالی (Transposed forms)	۸۶	

عنوان		صفحه
۴-۵: ساختار اساسی برای سیستم های FIR (Finite impulse response) ۸۸		۸۸
۴-۶-۱: فرم مستقیم ۸۸		۸۸
۴-۶-۲: فرم سری (Cascade form) ۸۹		۸۹
۴-۷: تأثیر محاسبات با دقت محدود ۹۰		۹۰
۴-۸: کوانتیزاسیون در تحقق سیستم های زمان گستته ۹۴		۹۴
۴-۹: تأثیر کوانتیزاسیون ضرائب در سیستم های IIR ۹۸		۹۸
۴-۱۰: طراحی فیلترهای دیجیتالی معادل فیلترهای داپلر با نرم افزار FDAS ۱۰۱		۱۰۱
 فصل پنجم: طراحی و ساخت سخت افزار و نرم افزار پردازشگر سیگنال		
۱۰۵ دیجیتال رادار MTI		۱۰۵
۱۰۹ ۱-۱-۱: محاسبه بار محاسباتی پردازشگر DSP		۱۰۹
۱۰۹ ۱-۱-۲: انتخاب پردازشگر DSP مناسب		۱۰۹
۱۱۱ ۱-۱-۳: بررسی وضعیت Dynamic Range		۱۱۱
۱۱۱ ۱-۱-۴: محاسبه مینیمم و ماگزینیم دامنه سیگنال Doppin		۱۱۱
۱۱۴ ۱-۱-۵: بررسی اتفاق نیفتادن Over flow در محاسبات		۱۱۴
۱۱۵ ۱-۱-۶: انتخاب A/D و حافظه دو طرفه مناسب		۱۱۵
۱۱۶ ۱-۱-۷: محاسبه تعداد بیت پرش و تست A/D		۱۱۶
۱۱۷ ۱-۱-۸: بررسی مسعله همزمانی کلاک نمونه برداری و آدرس حافظه دو طرفه		۱۱۷
۱۱۸ ۱-۱-۹: ارتباط کارت پردازشگر با کامپیوتر و نحوه چیدن نمونه ها در DP-RAM		۱۱۸
۱۱۹ ۱-۲-۱: طراحی نرم افزار پردازشگر سیگنال رادار MTI		۱۱۹
۱۱۹ ۱-۲-۲: فلوچارت نرم افزار پردازشگر سیگنال دیجیتال رادار MTI		۱۱۹
۱۲۴ ۱-۲-۳: نحوه پیاده سازی بلوك یکسو ساز و انگرال گیر		۱۲۴

صفحه	عنوان
۱۲۵	۳-۲-۳: پیاده سازی یک فیلتر دیجیتالی IIR درجه ۲ روی پردازشگر TMS320C50
۱۲۶	۴-۲-۴: فلوچارت تحقق یک فیلتر درجه ۲ روی پردازشگر TMS320C50
۱۲۹	۵-۲-۵: تشریح نرم افزار تحقق فیلتر دیجیتالی IIR درجه ۲ روی پردازشگر TMS320C50
فصل ششم نتیجه گیری و پیشنهادات	
۱۳۴	۶-۱: نتیجه گیری
۱۳۵	۶-۲: پیشنهادات جهت ادامه کار
پیوست (الف): لیست نرم افزار پردازش سیگنال دیجیتال را دار MTI ...	
۱۳۷	پیوست (ب): لیست برنامه کامپیوتری OVER FLOW
۱۵۴	پیوست (ج): آنالیز تأثیر نویز کوانتیزاسیون در طراحی فیلترهای دیجیتال
۱۸۷	مراجع

صفحه چکیده و عنوان به زبان انگلیسی

فهرست جداول

صفحه	جدول
۳۰	جدول ۱-۳. ولتاژهای سطح آستانه بازای مقادیر مختلف پانل
۳۲	جدول ۲-۳. ولتاژ Receiver Noise
۳۳	جدول ۳-۳. خروجی آی سی LM111
۴۰	جدول ۳-۴. مدهای مختلف کارکرد رادار
۱۰۳	جدول ۱-۴. ضرائب فیلترهای دیجیتالی طراحی شده معادل فیلترهای داپلر آنالوگ
۱۷۱	جدول ج-۱. ضرائب فیلتر پایین گذر

فهرست اشکال

صفحه	شکل
۲	شکل ۱-۱. بلوک دیاگرام یک رادار پالسی داپلر ساده
۷	شکل ۱-۲. رادار موج پیوسته (CW) ساده
۷	شکل ۲-۲. رادار پالس داپلر که از اطلاعات داپلر استفاده می کند
۸	شکل ۳-۲-الف. قطار پالس PRF انعکاسی از هدف
۸	شکل ۳-۲-ب. قطار پالس ویدئو برای $f_d > 1/PRF$
۸	شکل ۳-۲-ج. قطار پالس ویدئو برای $f_d < 1/PRF$
۹	شکل ۴-۲. گیرنده MTI همراه با حذف کننده تأخیری
۱۰	شکل ۵-۲. بلوک دیاگرام رادار MT با فرستنده تقویت کننده قدرت
۱۱	شکل ۶-۲. بلوک دیاگرام رادار MT با نوسانگرفستنده قدرت
۱۲	شکل ۷-۲. پاسخ فرکانسی یک حذف کننده تأخیری
۱۴	شکل ۸-۲ منحنی اولین سرعت کور رادار MTI برحسب فاصله حداقل بدون ابهام
۱۵	شکل ۹-۲. حذف کننده مضاعف
۱۶	شکل ۱۰-۲. حذف کننده سه پالسی
۱۶	شکل ۱۱-۲. فرم کلی یک Non recursive filter برای پردازش سیگنال MTI
۲۰	شکل ۱۲-۲. شمای بلوکی پردازشکر رادار MTI با استفاده از دروازه فاصله و فیلتر های داپلر
۲۱	شکل ۱۳-۲. مشخصه پاسخ فرکانسی رادار MTI با دروازه های فاصله و فیلتر های دوپلر
۲۲	شکل ۱-۳. شمای کلی بخش پردازش سیگنال رادار MTI آنالوگ

صفحه

شکل

..... شکل ۲-۳. بلوک دیاگرام برد CF	۲۵
..... شکل ۲-۳. بلوک Dellay Line	۲۶
..... شکل ۴-۳. عملکرد فیلتر DF1	۲۷
..... شکل ۵-۳. بلوک دیاگرام MC1545	۲۸
..... شکل ۶-۳. تولید ولتاژ آستانه	۲۹
..... شکل ۷-۳. مقایسه گر پنجره ای	۳۱
..... شکل ۸-۳ مقایسه کننده LM 111	۳۲
..... شکل ۹-۳ آی سی LM 111	۳۳
..... شکل ۱۰-۳. عملکرد مقایسه گر LM 111	۳۴
..... شکل ۱۱-۳. سیگنال آی سی های ۱۸۱۸ برد CG	۳۵
..... شکل ۱۲-۳. سیگنال Doppin ناشی از سه هدف T1,T2,T3	۳۷
..... شکل ۱۳-۳. بلوک دیاگرام برد CG	۳۸
..... شکل ۱۴-۳. اتصال چهار برد CG	۳۸
..... شکل ۱۵-۳. زمان فعالیت چهار برد CG در مدهای ۱ و ۲ (Non Expand)	۴۱
..... شکل ۱۶-۳. زمان فعالیت چهار برد CG در مدهای ۳ الی ۲۲ (Expand)	۴۲
..... شکل ۱۷-۳. نمودار زمانی سیگنالهای STRB مربوط به دی مالتی پلکسر برد های چهارگانه CG	۴۴
..... شکل ۱۸-۳. نمودار زمانی سیگنالهای S/H فیلترهای داپلر	۴۶
..... شکل ۱۹-۳. گم شدن هدف در مد Non Expand با عرض پالس 330ns	۴۷
..... شکل ۲۰-۳. سیگنال برگشتی از هدف T2	۴۸
..... شکل ۲۱-۳. خروجی S/H (پوش سیگنال برگشتی از هدف T2 بدون نویز)	۴۸
..... شکل ۲۲-۳. خروجی S/H (پوش سیگنال برگشتی از هدف T2 در حضور نویز)	۴۸
..... شکل ۲۳-۳. پاسخ فرکانسی فیلترهای داپلر	۴۹

صفحه

شکل

..... شکل ۳-۲۴. خروجی فیلترهای داپلر قبل و بعد از یکسوسازی	۴۹
..... شکل ۳-۲۵. سیگنال DC TARGIN به همراه سیگنالهای آی سی ۱۸۱۸	۵۰
..... شکل ۳-۲۶. بلوک دیاگرام کی فیلتر داپلر	۵۲
..... شکل ۳-۲۷. نمای مکانیکی فیلترهای داپلر	۵۳
..... شکل ۳-۲۸. نمای داخلی فیلتر داپلر شامل ۴ برد هایبرید	۵۳
..... شکل ۳-۲۹-الف. پاسخ فرکانسی فیلتر داپلر بدست آمده در آزمایشگاه	
..... مد Slow	۵۵
..... شکل ۳-۲۹-ب. پاسخ فرکانسی فیلتر داپلر بدست آمده در آزمایشگاه مد	
..... Fast	۵۵
..... شکل ۳-۳۰. شماتیک مداری Sample & Hold	۵۴
..... شکل ۳-۳۱. خروجی مدار Sample & Hold	۵۶
..... شکل ۳-۳۲. شماتیک مداری فیلتر داپلر برای اهداف آهسته	۵۸
..... شکل ۳-۳۳. پاسخ فرکانسی فیلتر داپلر برای اهداف آهسته	۵۸
..... شکل ۳-۳۴. شماتیک مداری فیلتر داپلر برای اهداف سریع	۵۹
..... شکل ۳-۳۵. پاسخ فرکانسی فیلتر داپلر برای اهداف سریع	۵۹
..... شکل ۳-۳۶. تقویت کننده سیگنال خروجی فیلترهای داپلر	۶۰
..... شکل ۳-۳۷. تقویت کننده سیگنال خروجی فیلترهای داپلر حالت Slow	۶۱
..... شکل ۳-۳۸-الف. شماتیک مداری فیلتر همراه با تقویت کننده حالت Slow	۶۲
..... شکل ۳-۳۸-ب. ورودی و خروجی فیلتر همراه با تقویت کننده حالت Slow	۶۲
..... شکل ۳-۳۹. تقویت کننده سیگنال خروجی فیلترهای داپلر حالت Fast	۶۲
..... شکل ۳-۴۰-الف. شماتیک مداری فیلتر همراه با تقویت کننده حالت Fast	۶۳
..... شکل ۳-۴۰-ب. سیگنالهای ورودی و خروجی فیلتر همراه با تقویت کننده	
..... حالت Fast	۶۴
..... شکل ۳-۴۱. مدار بلوک یکسوساز و انتگرال گیر	۶۴

شكل

صفحه

شکل ۳-۴-۲-الف. مدار یکسو ساز حالت $V_i > 0$	۶۵
شکل ۳-۴-۲-ب. مدار یکسو ساز حالت $V_i < 0$	۶۵
شکل ۳-۴-۲-الف. مشخصه تابع انتقال	۶۵
شکل ۳-۴-۲-ب. سیگنال ورودی و خروجی یکسو ساز	۶۶
شکل ۳-۴-۴. سیگنال ورودی و خروجی انتگرال گیر	۶۷
شکل ۴-۵-۳-الف. شماتیک مداری فیلتر داپلر همراه با تقویت کننده و یکسو ساز و انتگرال گیر برای اهداف با سرعت آهسته	۶۷
شکل ۴-۵-۳-ب. شماتیک مداری فیلتر داپلر همراه با تقویت کننده و یکسو ساز و انتگرال گیر برای اهداف با سرعت زیاد	۶۸
شکل ۴-۱-الف. سمبل های بلوک دیاگرام جمع دو دنباله $X_1(n)$ و $X_2(n)$	۷۱
شکل ۴-۱-ب. سمبل های بلوک دیاگرام ضرب یک دنباله در یک عدد ثابت	۷۱
شکل ۴-۱-ج. سمبل های بلوک دیاگرام یک واحد تأخیر	۷۱
شکل ۴-۲. بلوک دیاگرام مربوط به معادله تفاضلی مثال ۱-۴	۷۲
شکل ۴-۳. بلوک دیاگرام مربوط به حالت کلی معادله تفاضلی درجه N	۷۳
شکل ۴-۴. آرایش دیگری از بلوک دیاگرام مربوط به حالت کلی معادله تفاضلی درجه N (تغییر در ترتیب بلوک دیاگرام شکل ۳-۴)	۷۴
شکل ۴-۵. تحقق معادله تفاضلی به روش Canonic Form یا حداقل سلول حافظه یا Direct Form II	۷۶
شکل ۴-۶. بلوک دیاگرام مربوط به معادله تفاضلی درجه یک	۷۷
شکل ۴-۷. Flow Graph شکل (۶-۴)	۷۷
شکل ۴-۸. فلوگراف ساختار Direct Form I درجه n	۷۹
شکل ۴-۹. فلوگراف ساختار Canonic Form درجه n	۷۹
شکل ۴-۱۰. ساختار پشت سرهم (Cascade) برای سیستم درجه ۶ با تحقق ۳ بخش به فرم canonic از درجه ۲	۸۱

شکل

صفحه

شکل ۱۱-۴. ساختار موازی برای سیستم درجه ۶ با قطب‌های حقیقی و مختلط گروه‌های دوتایی	۸۲
شکل ۱۲-۴. فرم موازی برای مثال ۲-۴ با استفاده از سیستم درجه ۲ ۲	۸۴
شکل ۱۳-۴. ساختار موازی با استفاده از سیستمهای درجه یک	۸۴
شکل ۱۴-۴-الف. سیستم IIR با حلقه فیدبک	۸۵
شکل ۱۴-۴-ب. سیستم IIR با حلقه فیدبک	۸۵
شکل ۱۴-۴-ج. سیستم غیر قابل محاسبه	۸۵
شکل ۱۵-۴. فلوگراف سیستم درجه یک	۸۶
شکل ۱۶-۴. فرم انتقالی(Transposed Form) شکل ۱۵-۴ ۱۵-۴	۸۷
شکل ۱۷-۴. فلوگراف به فرم Transposed روی ساختار Direct	۸۷
شکل ۱۸-۴. فلوگراف به فرم Transposed روی ساختار Direct II	۸۸
شکل ۱۹-۴. تحقق سیستم FIR به فرم مستقیم	۸۹
شکل ۲۰-۴. فلوگراف شکل ۲۰-۴ Transposed	۸۹
شکل ۲۱-۴. تحقق سیستمهای FIR به فرم پشت سرهم (cascade)	۹۰
شکل ۲۲-۴. رابطه غیرخطی ورودی و خروجی کوانتیزر حالت روندکرد	۹۲
شکل ۲۳-۴. رابطه غیرخطی ورودی و خروجی کوانتیزر، حالت Trancation	۹۲
شکل ۲۴-۴. سرریز برای رند کردن اعداد مکمل ۲	۹۳
شکل ۲۵-۴. اشباع سرریز	۹۴
شکل ۲۶-۴. سیستم ایده آل فیلتر زمان گستته روی یک سیگنال پیوسته	۹۴
شکل ۲۷-۴. تحقق عمل فیلتر کردن زمان گستته یک سیگنال پیوسته مدل غیرخطی	۹۵
شکل ۲۸-۴. مدل خطی	۹۷
شکل ۲۹-۴. نمایش فاکتورهای مخرج معادله (۴-۵۰) جهت مشخص کردن حساسیت قطب Z_2 برای یک B.P.F	۱۰۰