

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ



دانشگاه صنعتی امیرکبیر
(پلی تکنیک تهران)

دانشکده مهندسی کامپیوتر و فناوری اطلاعات

ارائه یک هسته سخت‌افزاری جهت تشخیص دستورالعمل‌های سفارشی و بازپیکربندی معماری به صورت پویا

پایان‌نامه برای دریافت درجه کارشناسی ارشد
در رشته مهندسی کامپیوتر گرایش معماری کامپیوتر

نگارش:

حسن اصغریان

استاد:

دکتر مرتضی صاحب‌الزمانی

فروردین ۱۳۸۸



دانشگاه صنعتی امیرکبیر
(پلی تکنیک تهران)

بسمه تعالی

تاریخ:
شماره:

فرم اطلاعات پایان نامه
کارشناسی - ارشد و دکترا

معاونت پژوهشی
فرم پروژه تحصیلات تکمیلی ۷

مشخصات دانشجو:

نام و نام خانوادگی: حسن اصغریان
شماره دانشجویی: ۸۵۱۳۱۰۳۷
دانشجوی آزاد بورسیه معادل
دانشکده: مهندسی کامپیوتر رشته تحصیلی: مهندسی کامپیوتر گروه: معماری کامپیوتر

مشخصات استاد راهنما:

نام و نام خانوادگی: مرتضی صاحب الزمانی
نام و نام خانوادگی:
درجه و رتبه: دانشیار دانشگاه صنعتی امیر کبیر
درجه و رتبه:

مشخصات استاد مشاور:

نام و نام خانوادگی: فرهاد مهدی پور
نام و نام خانوادگی:
درجه و رتبه: دانشیار دانشگاه کیوشو (ژاپن)
درجه و رتبه:

عنوان پایان نامه به فارسی :

ارائه یک هسته سخت افزاری جهت تشخیص دستورات عمل های سفارشی و باز پیکربندی معماری به صورت پویا

عنوان پایان نامه به انگلیسی:

A HARDWARE CORE FOR DETECTING CUSTOM INSTRUCTIONS AND RECONFIGURING ARCHITECTURE DYNAMICALLY

نوع پروژه: کارشناسی کاربردی
ارشد بنیادی
دکترا توسعه ای
سال تحصیلی: ۱۳۸۷-۸۸ نظری

تاریخ شروع: آبان ۱۳۸۶ تاریخ خاتمه: فروردین ۱۳۸۸ تعداد واحد: ۶ سازمان تأمین کننده اعتبار: --

واژه های کلیدی به فارسی: پردازنده قابل توسعه، محاسبات قابل باز پیکربندی، دستورات عمل های سفارشی.

واژه های کلیدی به انگلیسی: Extensible Processor, Reconfigurable Computing, Custom Instruction

مشخصات ظاهری	تعداد صفحات	تصویر <input checked="" type="radio"/> جدول <input checked="" type="radio"/> نمودار <input checked="" type="radio"/> نقشه <input checked="" type="radio"/> واژه نامه <input checked="" type="radio"/>	تعداد مراجع	تعداد صفحات ضمیمه
زبان متن	فارسی <input checked="" type="radio"/>	انگلیسی <input type="radio"/>	فارسی <input checked="" type="radio"/> انگلیسی <input checked="" type="radio"/>	-
یادداشت				

نظرها و پیشنهادهای به منظور بهبود فعالیت های پژوهشی دانشگاه

استاد:

دانشجو:

امضاء استاد راهنما: تاریخ:

تعهدنامه دانشجویان دوره تحصیلات تکمیلی

بدینوسیله؛ اینجانب **حسن اصغریان** تعهد می‌نمایم که مطالب ارائه شده در این پایان‌نامه حاصل کار پژوهشی و تحقیق اینجانب می‌باشد و قبلاً برای احراز هیچ مدرک دیگری ارائه نشده است. رجوع به دست‌آوردهای پژوهشی دیگران که در این پایان‌نامه از آنها استفاده شده، مطابق مقررات ارجاع داده شده است. چنانچه در هر شرایطی این موارد بدرستی رعایت نگردد؛ دانشگاه مجاز به ابطال پایان‌نامه خواهد بود. کلیه حقوق مادی و معنوی این اثر متعلق به دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر می‌باشد.

نام و نام خانوادگی دانشجو: حسن اصغریان

امضا:

تاریخ:

چکیده

یکی از راه‌کارهای افزایش کارایی پردازنده‌های همه منظوره، استفاده از پردازنده‌ها با مجموعه دستورالعمل‌های قابل توسعه است. در این نوع پردازنده‌ها امکان اضافه کردن دستورالعمل‌های جدید برای پردازنده وجود دارد. مشکلی که برای توسعه برنامه بر روی این پردازنده‌ها وجود دارد، پیچیدگی فرایند طراحی در آنها است. انتخاب خودکار دستورالعمل‌های سفارشی و تشخیص آنها هزینه بالایی دارد. شناسایی دستورالعمل‌های سفارشی بر مبنای برنامه کاربردی و با توجه به ورودی‌های آن انجام می‌شود. عموماً برای شناسایی دستورالعمل‌های سفارشی و اجرای آنها از روش‌های نرم‌افزاری و شبیه‌سازی با کمک داده‌های واقعی استفاده می‌شود.

در این پایان‌نامه یک بستر محاسباتی قابل باز پیکربندی برای اجرای برنامه‌های کاربردی ارائه داده شده است که در آن تشخیص دستورالعمل‌های سفارشی هم‌زمان با اجرای برنامه کاربردی صورت می‌گیرد. نقطه قوت استفاده از بستر محاسباتی پیشنهادی برای تشخیص دستورالعمل‌های سفارشی، عدم نیاز آن به شبیه‌سازی با داده‌های زمان اجرا است. اجرای دستورالعمل‌های سفارشی بر روی این بستر محاسباتی به صورت مخفی از دیدگاه کاربر نهایی سیستم انجام می‌شود. برای اجرای برنامه‌های کاربردی بر روی این بستر محاسباتی نیازی به انجام تغییرات بر روی کد باینری نیست و به همین دلیل فرایند طراحی برنامه برای آن کاملاً مشابه به فرایند طراحی برنامه برای یک پردازنده همه منظوره است.

حجم سخت‌افزار اضافی برای تشخیص دستورالعمل‌های سفارشی که بر روی FPGA پیاده‌سازی شده است، کمتر از ۲۰٪ حجم پردازنده پایه استفاده شده در این بستر محاسباتی پیشنهادی است. نتایج آزمایش‌های انجام شده بر روی این بستر محاسباتی حاکی از افزایش سرعت برنامه‌های کاربردی تا حداکثر ۴۰٪ و به طور میانگین حدود ۲۰٪ است.

کلمات کلیدی: پردازنده قابل توسعه، محاسبات قابل باز پیکربندی، دستورالعمل‌های سفارشی.

فهرست مطالب

۱	مقدمه
۱-۱	معرفی
۱-۱-۱	طراحی شتاب‌دهنده‌های محاسباتی
۱-۱-۲	یک پارچه سازی شتاب‌دهنده با پردازنده عمومی
۱-۱-۳	توسعه برنامه کاربردی
۲-۱	ساختار پایان نامه
۲	مفاهیم اصلی و مرور کارهای گذشته
۱-۲	مقدمه
۲-۲	محاسبات قابل پیکربندی
۳-۲	تاریخچه محاسبات قابل باز پیکربندی
۴-۲	قابلیت باز پیکربندی پویا (=زمان اجرا)
۵-۲	سخت افزار مجازی
۶-۲	معماری سیستم‌های قابل باز پیکربندی
۱-۶-۲	معماری‌های سطح سیستم
۲-۶-۲	ساختار قابل باز پیکربندی
۱-۲-۶-۲	واحدهای اجرایی قابل باز پیکربندی
۲-۲-۶-۲	اتصالات قابل پیکربندی مجدد
۷-۲	ویژگی‌های معماری‌های قابل باز پیکربندی

۲۸	۱-۷-۲. دانه‌بندی سخت‌افزار قابل باز پیکربندی
۲۸	۲-۷-۲. نوع باز پیکربندی (ایستا یا پویا)
۲۸	۳-۷-۲. قابلیت باز پیکربندی
۲۹	۸-۲. محیط کامپایل برای محاسبات قابل باز پیکربندی
۳۱	۱-۸-۲. واحد انتخاب الگوهای کانیددا
۳۱	۲-۸-۲. نرمال‌سازی حلقه‌ها
۳۱	۳-۸-۲. تحلیل وابستگی
۳۲	۴-۸-۲. گراف جریان داده
۳۳	۵-۸-۲. خط لوله و تخمین مساحت
۳۳	۶-۸-۲. بهینه‌سازی و تبدیل
۳۴	۷-۸-۲. تقسیم نرم‌افزار و سخت‌افزار
۳۴	۸-۸-۲. نمونه‌گیری و یک‌پارچه‌سازی کتاب‌خانه
۳۴	۹-۸-۲. سنتز منطقی
۳۵	۱۰-۸-۲. جایابی و مسیریابی
۳۵	۹-۲. معرفی نمونه‌هایی عملی از بسترهای محاسباتی قابل باز پیکربندی
۳۵	۱-۹-۲. قابلیت باز پیکربندی قبل از زمان اجرا
۳۶	۲-۹-۲. قابلیت باز پیکربندی در زمان اجرا
۳۶	۱۰-۲. معرفی سیستم پردازشی Warp
۴۰	۱۱-۲. ابزارهای نرم‌افزاری و چارچوب توسعه برنامه کاربردی
	۱۲-۲. استفاده از سیستم‌های محاسبات قابل باز پیکربندی به عنوان بستری برای پیاده‌سازی پردازنده‌های قابل توسعه
۴۰	۱-۱۲-۲. توسعه مجموعه دستورالعمل‌های پردازنده
۴۶	۱۳-۲. مقایسه هسته پیشنهادی با روش‌های دیگر
۴۶	۱-۱۳-۲. مقایسه با پردازنده Amber
۵۰	۲-۱۳-۲. مقایسه با پردازنده Warp
۵۲	۳-۱۳-۲. مقایسه با Xtensa
۵۳	۴-۱۳-۲. مقایسه با پردازنده همه منظوره
۵۴	۱۴-۲. جمع‌بندی

۵۶.....	۳ معرفی بستر محاسباتی پیشنهادی
۵۷.....	۳-۱. ویژگی‌های اصلی بستر محاسباتی پیشنهادی
۵۹.....	۳-۲. معرفی بستر محاسباتی قابل باز پیکربندی پویای پیشنهادی
۶۱.....	۳-۲-۱. پردازنده عمومی
۶۳.....	۳-۲-۲. هسته تشخیص دستورالعمل سفارشی
۶۶.....	۳-۲-۳. واحد عملیاتی قابل باز پیکربندی
۷۰.....	۳-۲-۴. حافظه پیکربندی
۷۱.....	۳-۳. ورودی سیستم
۷۳.....	۳-۴. معرفی روش تشخیص دستورالعمل‌های سفارشی به صورت پویا
۷۴.....	۳-۴-۱. تعریف اولیه دستورالعمل‌های سفارشی و روند پیکربندی سیستم
۷۵.....	۳-۴-۲. تشخیص دستورالعمل‌های سفارشی در زمان اجرا
۷۸.....	۳-۴-۳. جدول اطلاعات زمان اجرا
۷۹.....	۳-۴-۴. نحوه به روز رسانی جدول اطلاعات زمان اجرا
۷۹.....	۳-۴-۵. نمایش دستورالعمل‌های سفارشی در سخت افزار
۸۳.....	۳-۴-۶. معماری جدول و نحوه جستجوی جدول
۸۴.....	۳-۴-۷. اندازه جدول نگهداری دستورالعمل‌های سفارشی
۸۵.....	۳-۵. روند اجرای برنامه کاربردی بر روی سیستم پیشنهادی
۸۶.....	۳-۶. معماری هسته تشخیص دستورالعمل سفارشی
۸۸.....	۳-۷. زنجیره ابزاری و طریقه کار سیستم (جمع بندی)
۹۲.....	۴ نتایج شبیه سازی و سنتز
۹۲.....	۴-۱. شرایط آزمایش
۹۳.....	۴-۱-۱. نرم افزار شبیه سازی SimpleScalar
۹۳.....	۴-۱-۲. روش شبیه سازی Sim-outorder
۹۴.....	۴-۱-۳. پیکربندی محیط آزمایش
۹۵.....	۴-۲. نتایج شبیه سازی
۹۷.....	۴-۳. سنتز واحدهای اصلی هسته سخت افزاری تشخیص دستورالعمل‌های سفارشی

۹۸ ۱-۳-۴. پردازنده پایه (MiniMIPS) ۹۸

۹۸ ۲-۳-۴. هسته تشخیص دستورالعمل سفارشی ۹۸

۹۹ ۳-۳-۴. واحدهای عملیاتی قابل باز پیکربندی ۹۹

۱۰۰ ۵ نتیجه‌گیری و کارهای آینده ۱۰۰

۱۰۰ ۱-۵. جمع‌بندی ۱۰۰

۱۰۱ ۲-۵. کارهای آینده ۱۰۱

۱۰۳ ۶ مراجع اصلی ۱۰۳

فهرست جدول‌ها

جدول ۱-۳	دستورالعمل‌های پشتیبانی شده در سیستم	۶۵
جدول ۱-۴	اطلاعات مربوط به پیکربندی پردازنده پایه	۹۴
جدول ۲-۴	افزایش کارایی برنامه کاربردی آزمایش شده	۹۶
جدول ۳-۴	خلاصه نتایج سنتز مربوط به پردازنده MIPS	۹۸
جدول ۴-۴	نتایج سنتز واحد تولید امضای دستورالعمل سفارشی	۹۸
جدول ۵-۴	نتایج سنتز حافظه نگهداری دستورالعمل‌های سفارشی	۹۹
جدول ۶-۴	منابع استفاده شده برای پیاده‌سازی واحدهای عملیاتی قابل پیکربندی	۹۹

فهرست شکل‌ها

- شکل ۱-۱ نمونه‌ای از یک پردازنده قابل توسعه..... ۴
- شکل ۱-۲ مقایسه قابلیت انعطاف و کارایی روش‌های محاسبات مختلف [۸]..... ۱۰
- شکل ۲-۲ بستر محاسباتی SPLASH-2 [۲۴]..... ۱۳
- شکل ۳-۲ مقایسه انجام محاسبات بر روی پردازنده و بر روی یک بستر محاسباتی قابل باز پیکربندی [۱۳]..... ۱۴
- شکل ۴-۲ معماری کلی پردازنده GARP [۱۵]..... ۱۸
- شکل ۵-۲ سازمان‌دهی آرایه‌ها در GARP [۱۵]..... ۱۸
- شکل ۶-۲ معماری کلی سیستم قابل باز پیکربندی WORMHOLE [۱۶]..... ۱۹
- شکل ۷-۲ معماری کلی سیستم STALLION [۱۸]..... ۲۰
- شکل ۸-۲ فرمت رشته داده در معماری STALLION [۱۸]..... ۲۱
- شکل ۹-۲ نمونه معماری بستر محاسبات قابل باز پیکربندی (۱) [۲۰]..... ۲۲
- شکل ۱۰-۲ نمونه معماری بستر محاسبات قابل باز پیکربندی (۲) [۲۰]..... ۲۳
- شکل ۱۱-۲ نمونه معماری بستر محاسبات قابل باز پیکربندی (۳) [۲۰]..... ۲۳
- شکل ۱۲-۲ نمونه معماری بستر محاسبات قابل باز پیکربندی (۴) [۲۰]..... ۲۳
- شکل ۱۳-۲ نمونه معماری بستر محاسبات قابل باز پیکربندی (۵) [۲۰]..... ۲۴
- شکل ۱۴-۲ نمونه واحد اجرایی دانه ریز [۲۰]..... ۲۵
- شکل ۱۵-۲ بلوک پردازش سیگنال دیجیتال شرکت ALTERA..... ۲۶
- شکل ۱۶-۲ واحد اجرایی قابل پیکربندی مجدد معماری دانه درشت ADRES..... ۲۶
- شکل ۱۷-۲ اتصالات دانه درشت..... ۲۶
- شکل ۱۸-۲ اتصالات دانه ریز..... ۲۷
- شکل ۱۹-۲ روند کامپایل برای بستر محاسباتی قابل باز پیکربندی [۲۱]..... ۳۰
- شکل ۲۰-۲ معماری کلی پردازنده WARP [۲۲]..... ۳۷
- شکل ۲۱-۲ زنجیره نرم افزاری طراحی خودکار [۲۲]..... ۳۸
- شکل ۲۲-۲ فرایند طراحی پیشنهاد شده در [۴۴]..... ۴۷
- شکل ۲۳-۲ تغییر کامپایلر برای پشتیبانی از دستورالعمل‌های سفارشی..... ۴۸

شکل ۲-۲۴	تغییر فایل باینری بدون تغییر کامپایلر	۴۹
شکل ۲-۲۵	پیاده سازی برنامه کاربردی بر روی پردازنده WARP	۵۰
شکل ۲-۲۶	عملیات مربوط به شناسایی بخش‌های حساس برنامه کاربردی و سنتز آنها برای اجرا بر روی سخت‌افزار	۵۱
شکل ۲-۲۷	بلوک دیاگرام پردازنده XTENSA [۶]	۵۳
شکل ۳-۱	فرایند تشخیص دستورالعمل سفارشی در بستر محاسباتی پیشنهادی	۵۹
شکل ۳-۲	فرایند اجرای دستورالعمل سفارشی در بستر محاسباتی پیشنهادی	۶۰
شکل ۳-۳	معماری استفاده شده برای پیاده‌سازی بستر محاسباتی قابل باز پیکربندی	۶۰
شکل ۳-۴	فرایند تولید کد باینری برای بستر محاسباتی پیشنهادی (فرایند عمومی تولید کد اجرایی برای یک پردازنده عمومی)	۶۱
شکل ۳-۵	اجزای اصلی سخت افزار تشخیص دستورالعمل سفارشی	۶۴
شکل ۳-۶	معماری سخت‌افزار شتاب‌دهنده مدل یک	۶۸
شکل ۳-۷	معماری سخت‌افزار شتاب‌دهنده مدل دو	۶۸
شکل ۳-۸	معماری سخت‌افزار شتاب‌دهنده مدل سه	۶۹
شکل ۳-۹	نمونه جدول نگهداری اطلاعات باز پیکربندی شتاب‌دهنده‌ها	۷۱
شکل ۳-۱۰	فرایند سفارشی کردن مجموعه دستورالعمل‌های یک پردازنده	۷۲
شکل ۳-۱۱	فرایند تولید کد باینری برای سیستم پیشنهادی	۷۳
شکل ۳-۱۲	روند پیکربندی اولیه و اجرای برنامه بر روی بستر محاسباتی پیشنهادی	۷۵
شکل ۳-۱۳	ساختار خط لوله یک پردازنده عمومی	۷۶
شکل ۳-۱۴	الگوریتم تشخیص دستورالعمل‌های سفارشی به صورت پویا	۷۷
شکل ۳-۱۵	جدول اطلاعات زمان اجرا	۷۸
شکل ۳-۱۶	تعداد دستورالعمل‌های سفارشی و تاثیر پیاده‌سازی آنها به صورت سخت‌افزاری [۱۹]	۷۸
شکل ۳-۱۷	اندازه دستورالعمل‌های سفارشی در برنامه‌های محک [۴۲]	۸۰
شکل ۳-۱۸	امضای دستورالعمل‌های سفارشی	۸۱
شکل ۳-۱۹	نمونه امضای یک دستورالعمل سفارشی	۸۲
شکل ۳-۲۰	جدول اطلاعات لازم برای به‌روز رسانی فایل ثبات	۸۳
شکل ۳-۲۱	جدول نگهداری امضای دستورالعمل‌های سفارشی با قابلیت آدرس‌دهی با محتوا (آدرس‌دهی با استفاده از امضای دستورالعمل سفارشی)	۸۳
شکل ۳-۲۲	معماری سخت‌افزار تشخیص دستورالعمل‌های سفارشی	۸۷
شکل ۳-۲۳	مراحل پیکربندی اولیه سیستم	۹۰
شکل ۴-۱	ابزار شبیه سازی SIMPLESCALAR [۴۵]	۹۳
شکل ۴-۲	مدل خط لوله شبیه سازی با قابلیت چند واکنشی و اجرای خارج از نوبت (SIM-OUTORDER) [۴۵]	۹۴
شکل ۴-۳	سیکل تولید دستورالعمل سفارشی در [۴۴]	۹۵
شکل ۴-۴	نمودار افزایش کارایی برنامه‌های کاربردی مختلف در چارچوب پیشنهادی	۹۷

فصل اول

مقدمه

۱ مقدمه

امروزه سه رهیافت کلی زیر برای انجام محاسبات در حوزه کامپیوتر و الکترونیک وجود دارد:

۱- پردازنده‌های همه منظوره

۲- مدارهای تمام سفارشی

۳- محاسبات قابل باز پیکربندی

پردازنده‌های همه منظوره بیشترین انعطاف‌پذیری و مدارهای تمام سفارشی کمترین قابلیت انعطاف را در بین روش‌های نام برده شده دارند. از نظر کارایی محاسباتی و مصرف توان، مدارهای تمام سفارشی بهترین گزینه و پردازنده‌های همه منظوره بدترین انتخاب هستند.

با معرفی محاسبات قابل باز پیکربندی در دو دهه گذشته شاهد ترکیب مزایای دو روش طراحی همه منظوره و تمام سفارشی بوده‌ایم. در این نوع محاسبات، تلاش شده است تا کارایی بالای سخت‌افزار در کنار انعطاف‌پذیری نرم‌افزار به دست آید. ارائه پردازنده‌هایی با عنوان پردازنده‌های قابل توسعه را می‌توان نتیجه این ترکیب دانست. در

این پردازنده‌ها امکان افزودن تعدادی دستورالعمل جدید به مجموعه دستورالعمل‌های پایه پردازنده وجود دارد. مساله اصلی در استفاده از پردازنده‌های قابل توسعه مربوط به تعریف دستورالعمل‌های جدید و سیاست استفاده از این دستورالعمل‌ها در زمان اجرای برنامه است. مساله اصلی موجود در استفاده از محاسبات قابل بازپیکربندی برای پیاده‌سازی کاربردهای مختلف، در پیچیدگی فرایند طراحی برنامه برای آنها است. در این پایان‌نامه یک هسته سخت‌افزاری جهت تشخیص دستورالعمل‌های سفارشی ارائه داده شده است که از آن در یک بستر محاسباتی قابل بازپیکربندی پویا استفاده شده است. در بستر محاسباتی پویای پیشنهادی در این پایان‌نامه، هسته سخت‌افزاری در کنار یک پردازنده همه منظوره قرار گرفته و با تشخیص هر دستورالعمل سفارشی، آن را با کمک واحدهای محاسباتی قابل برنامه‌ریزی خود اجرا می‌کند.

۱-۱. معرفی

در دهه‌های گذشته با توسعه صنعت ریز پردازنده‌ها، همواره تلاش شده است تا کارایی پردازنده‌ها با بالا بردن فرکانس کاری آنها افزایش پیدا کند. امروزه با افزایش کارایی پردازنده‌ها امکان پردازش بی‌درنگ بسیاری از کاربردهایی که در گذشته ناممکن به نظر می‌رسید، فراهم شده است. با این وجود هنوز نیازهای پردازشی بسیاری از برنامه‌های کاربردی بیش از توان پردازشی پردازنده‌ها است و این موضوع باعث شده است که موضوع افزایش کارایی پردازنده‌ها کماکان یکی از اهداف مهم پژوهشی به‌شمار آید.

افزایش فرکانس کاری پردازنده‌ها یکی از راه‌کارهای اصلی افزایش کارایی آنها است. یک از مشکلات اصلی افزایش فرکانس کاری پردازنده‌ها افزایش توان مصرفی آنها است. در چند سال اخیر^۱، تلاش برای بهبود کارایی پردازنده‌ها با استفاده از افزایش موازی‌سازی در اجرای برنامه‌های کاربردی مورد نظر قرار گرفته است. معرفی پردازنده‌های چند هسته‌ای مختلف نیز با هدف افزایش کارایی اجرای برنامه‌های کاربردی از طریق اجرای موازی آنها انجام شده است.

با وجود توسعه پردازنده‌های چند هسته‌ای و با فرض حل مسایل نرم‌افزاری مربوط به توسعه برنامه کاربردی برای آنها، بسیاری از برنامه‌های کاربردی برای اجرا در محیط‌های چند هسته‌ای مناسب نیستند. در چنین کاربردهایی

^۱ پس از سال ۲۰۰۰

استفاده از سخت‌افزارهای خاص منظوره پردازشی به عنوان شتاب‌دهنده^۲ در کنار پردازنده اصلی باعث افزایش کارایی اجرای برنامه کاربردی می‌شود. افزودن شتاب‌دهنده سخت‌افزاری به یک طرح عمومی نه تنها باعث افزایش کارایی آن می‌شود بلکه باعث کاهش قابل ملاحظه توان مصرفی آن نیز می‌گردد [۱].

سه چالش اصلی که در طراحی و به کارگیری شتاب‌دهنده‌های سخت‌افزاری از آنها نام برده می‌شود، عبارتند از [۱]:

۱- طراحی شتاب‌دهنده

۲- ارتباط شتاب‌دهنده با پردازنده همه منظوره

۳- توسعه برنامه کاربردی

۱-۱-۱. طراحی شتاب‌دهنده‌های محاسباتی

مصالحه^۳ اصلی در طراحی یک شتاب‌دهنده محاسباتی بین کارایی و انعطاف‌پذیری در آن است. یک شتاب‌دهنده سخت‌افزاری با انجام حجم بالاتری از محاسبات خود به صورت موازی، کارایی بیشتری نسبت به پردازنده‌های عمومی ارائه می‌دهد. هر چه معماری شتاب‌دهنده برای یک کاربرد خاص بهتر تنظیم شود، افزایش کارایی بهتری را به همراه خواهد داشت ولی استفاده از آن تنها محدود به همان کاربرد می‌شود. به همین دلیل در طراحی یک شتاب‌دهنده باید موضوع کارایی و انعطاف‌پذیری در کنار یکدیگر مورد نظر قرار بگیرند.

در حال حاضر مشهورترین روش برای استفاده از شتاب‌دهنده‌های سخت‌افزاری، به کارگیری مدارهای تمام سفارشی^۴ به عنوان شتاب‌دهنده در کنار پردازنده‌های عمومی است. اجرای بخش‌های بزرگی از برنامه کاربردی که سرعت اجرای آنها در پردازنده عمومی کم است، توسط این مدارهای تمام سفارشی انجام می‌شود. از آنجایی که استفاده از مدارهای تمام سفارشی قابلیت انعطاف مناسب و نیز قابلیت برنامه‌ریزی پس از تولید را ندارد، جز در موارد خاص استفاده نمی‌شود.


روش دیگر برای طراحی و استفاده از شتاب‌دهنده سخت‌افزاری، تجهیز پردازنده پایه به یک سخت‌افزار خاص با قابلیت برنامه‌ریزی برای انجام محاسبات موازی است. در این روش مجموعه دستورالعمل‌های پردازنده پایه برای

² ACCELERATOR

³ TRADE-OFF

⁴ ASICs

پشتیبانی از مجموعه عملیات جدیدی که توسط شتاب‌دهنده قابل انجام است، توسعه داده می‌شود. به چنین پردازنده‌هایی قابل توسعه یا قابل پیکربندی نرم‌افزاری می‌گویند. نمونه‌ای از چنین پردازنده‌هایی در [۲] معرفی شده است. در این پردازنده‌ها، تعدادی واحد محاسباتی قابل بازپیکربندی در کنار واحدهای اجرایی پردازنده قرار داده می‌شوند و امکانات نرم‌افزاری لازم برای استفاده از این واحدهای اجرایی جدید نیز طراحی می‌شوند. ساختار کلی پردازنده‌های قابل توسعه در شکل ۱-۱ نمایش داده شده است.



شکل ۱-۱ نمونه‌ای از یک پردازنده قابل توسعه

پردازنده‌ها با مجموعه دستورالعمل‌های سفارشی^۵ با روشی مشابه، کارایی پردازنده‌های عمومی را افزایش می‌دهند. اما از آنجایی که طراحی چنین پردازنده‌هایی برای یک کاربرد هدف انجام می‌شود و امکان تغییر کاربرد پس از تولید آنها وجود ندارد، قابلیت انعطاف کمتری نسبت به پردازنده‌های قابل توسعه دارند. از طرف دیگر فرایند طراحی یک پردازنده با مجموعه دستورالعمل‌های سفارشی نیز فرایندی پرهزینه و زمان‌بر است [۱][۲].

عموما در پردازنده‌های قابل توسعه، امکان تعریف تعداد محدودی دستورالعمل جدید در پردازنده پیش‌بینی می‌شود. پس از تولید نهایی پردازنده قابل توسعه، امکان تعریف این دستورالعمل‌ها برای آن وجود دارد. نوع، تعداد و چگونگی تعریف دستورالعمل‌های جدید با توجه به پردازنده قابل توسعه مورد استفاده متفاوت است ولی روند شناسایی و تعریف دستورالعمل‌های جدید برای پردازنده‌های قابل توسعه یکسان است. برای افزایش کارایی برنامه‌های کاربردی در پردازنده‌های قابل توسعه، همواره تلاش می‌شود تا دستورالعمل‌های جدید طوری تعریف شوند که بخش‌های محاسباتی برنامه کاربردی مورد نظر را در واحدهای محاسباتی سفارشی اجرا کنند. بخش‌های

⁵ APPLICATION SPECIFIC INSTRUCTION SET PROCESSORS (ASIPs)

محاسباتی برنامه‌های کاربردی عموماً شامل زنجیره‌ای از دستورالعمل‌های محاسباتی هستند که اجرای متوالی و یا موازی آنها بر روی سخت‌افزار شتاب‌دهنده امکان‌پذیر است. اجرای چنین زنجیره‌ای از دستورالعمل‌های پردازنده به صورت نرم‌افزاری زمان زیادی نیاز دارد. پردازنده‌های مشهوری مانند ALTERA NIOS [۵]، XTENSA [۶] و XILINX MICROBLAZE نمونه‌هایی از پردازنده‌های قابل توسعه هستند که با استفاده از تعریف دستورالعمل‌های جدید تلاش در بهبود کارایی پردازنده دارند.

افزودن قابلیت توسعه به مجموعه دستورالعمل‌های پردازنده پایه با استفاده از یک شتاب‌دهنده سخت‌افزاری دارای مزایای متعددی است. در زیر تعدادی از این مزیت‌ها نام برده شده است:

قابلیت برنامه‌ریزی شتاب‌دهنده سخت‌افزاری، امکان تغییر دستورالعمل‌های جدید را در زمان اجرا فراهم می‌کند. در پردازنده‌های قابل توسعه موجود عموماً دستورالعمل‌های جدید در مرحله پیکربندی به پردازنده اضافه شده و در زمان اجرا، برنامه کاربردی بر اساس این واحدهای اجرایی جدید کامپایل می‌شود. به عبارت دیگر بر اساس برنامه کاربردی مورد نظر، می‌توان برنامه‌ریزی شتاب‌دهنده را حتی در زمان اجرا تغییر داد.

بخش‌های محاسباتی برنامه‌های کاربردی حوزه‌های مختلف به طور مثال پردازش سیگنال، رمزنگاری و غیره عموماً شامل ساختارهای مشابه هستند که با توسعه مجموعه دستورالعمل‌های پردازنده برای بخشی از این کاربردها، می‌توان از آن در کاربردهای مشابه نیز استفاده کرد.

زمان توسعه یک پردازنده قابل توسعه برای کاربردی خاص در مقایسه با زمان توسعه یک پردازنده با مجموعه دستورالعمل‌های سفارشی بسیار کمتر است [۱]. علت اصلی این موضوع این است که عموماً پردازنده‌ها با مجموعه دستورالعمل‌های سفارشی را به صورت تمام سفارشی تولید می‌کنند.

مهم‌ترین موضوع در فرایند توسعه مجموعه دستورالعمل‌های یک پردازنده در غیر خودکار بودن این فرایند و وابستگی ابزاری زیادی است که در آن وجود دارد. اجرای مناسب این فرایند اغلب طولانی‌تر و پرهزینه‌تر از طراحی تمام سفارشی است [۱]. در سیستم موجود XTENSA بخش عمده‌ای از مسئولیت فرایند توسعه مجموعه دستورالعمل‌های پردازنده بر عهده کاربران قرار گرفته است [۱][۴].

خودکار سازی این فرایند طراحی موضوعی است که موجب موفقیت چنین فرایند طراحی می‌شود.

برای رفع بخشی از مشکلات نامبرده شده در طراحی پردازنده‌های قابل توسعه، در این پایان‌نامه یک هسته سخت‌افزاری ارائه داده شده است که به‌طور خودکار و هم‌زمان با اجرای برنامه کاربردی در پردازنده پایه قابلیت تشخیص دستورالعمل‌های سفارشی تعریف شده برای پردازنده را دارا است. برای اجرای دستورالعمل‌های سفارشی تشخیص داده شده در ضمن اجرای برنامه کاربردی نیز از یک شتاب‌دهنده با معماری دانه درشت^۶ استفاده شده است.

۱-۱-۲. یک پارچه سازی شتاب‌دهنده با پردازنده عمومی

همان‌طور که در بخش قبل عنوان شد، شتاب‌دهنده‌های سخت‌افزاری باعث افزایش کارایی برنامه‌های کاربردی می‌شوند ولی فرایند طراحی آنها مسائلی را به همراه دارد. مهم‌ترین مسئله موجود مربوط به هزینه‌های برگشت‌ناپذیر مهندسی^۷ فرایند طراحی شتاب‌دهنده است. فرایند افزودن یک شتاب‌دهنده سخت‌افزاری به یک پردازنده پایه بسیاری از مسائل مربوط به طراحی یک پردازنده جدید را دارد. در صورتی که طراحی پردازنده به صورت تمام سفارشی مورد نظر باشد، یک مجموعه ماسک جدید برای ساخت تراشه باید ساخته شود، تراشه باید از نظر ساختار، عملکرد و زمانی باید مورد آزمایش قرار گیرد و دستورالعمل‌های جدید نیز باید در مدل خط لوله پردازنده به درستی مدل شوند. از طرف دیگر برنامه کاربردی نیز باید بر اساس پردازنده جدید باز نویسی شود و یا با استفاده از کامپایلر جدید دوباره کامپایل شود.

برای کاهش هزینه‌های برگشت‌ناپذیر مهندسی موجود در طراحی پردازنده‌های قابل توسعه، در این پایان‌نامه یک بستر محاسباتی قابل باز پیکربندی پویا پیشنهاد شده است. این بستر محاسباتی، پس از تشخیص دستورالعمل‌های سفارشی، با استفاده از شتاب‌دهنده‌های قابل باز پیکربندی آنها را اجرا می‌کند. برای اجرای دستورالعمل سفارشی نیاز به دسترسی به اطلاعات موجود در پردازنده پایه است. در بستر محاسباتی پیشنهاد شده در این پایان‌نامه، تلاش شده است حداقل وابستگی بین شتاب‌دهنده و پردازنده پایه وجود داشته باشد. نکته دیگر موجود در بستر محاسباتی پیشنهادی این است که فرایند تشخیص و اجرای دستورالعمل‌های سفارشی به صورت کاملاً مخفی از دید کاربر انجام می‌شود. به همین دلیل نیازی به تغییر روند توسعه برنامه کاربردی برای بستر محاسباتی پیشنهادی

^۶ COARSE GRAIN

^۷ NON-RECURRING ENGINEERING COSTS

وجود ندارد و کاربران نهایی سیستم بدون نیاز به تغییر کدهای اجرایی خود توانایی اجرای آنها را بر روی بستر محاسباتی جدید دارند. از طرف دیگر نیازی به توسعه مجموعه دستورالعمل‌های پردازنده به صورت واقعی نیز در این بستر محاسباتی نیست و پردازنده استفاده شده در بستر محاسباتی پیشنهادی یک پردازنده معمولی است. در چارچوب کاری پیشنهاد شده در این پایان‌نامه، شناسایی الگوهای مربوط به دستورالعمل‌های جدید به صورت غیر هم‌زمان با اجرای برنامه کاربردی انجام می‌شود. الگوهای مورد استفاده در این پایان‌نامه، نتایج ارائه شده در [۱] هستند که در زمان اجرای برنامه کاربردی بر روی پردازنده پایه، تشخیص داده شده و برای اجرا بر روی شتاب‌دهنده نگاشته می‌شوند. با استفاده از این چارچوب کاری، می‌توان از الگوریتم‌های پیچیده زمان کامپایلر برای تعریف بهتر دستورالعمل‌های جدید برای سیستم بهره گرفت و با استفاده از اطلاعات موجود در زمان اجرا نیز فرایند تشخیص دستورالعمل‌های جدید را به صورت بهتری انجام داد.

۱-۱-۳. توسعه برنامه کاربردی

از دیگر موضوعات مهم در تجهیز یک پردازنده پایه به شتاب‌دهنده سخت‌افزاری، پشتیبانی نرم‌افزاری از دستورالعمل‌های جدید تعریف شده برای پردازنده پایه است. به عبارت دیگر پس از تعریف دستورالعمل‌های جدید برای پردازنده، باید کاربر نهایی سیستم قابلیت استفاده از این دستورالعمل‌ها را دارا باشد. روش‌های متفاوتی برای این منظور پیشنهاد شده است. در بهترین حالت، استفاده از دستورالعمل‌های جدید وظیفه کامپایلر است. در واقع کامپایلر مسئولیت تولید کد باینری جدید را با استفاده از مجموعه دستورالعمل‌های پردازنده بر عهده دارد. ولی از آنجایی که طراحی کامپایلر جدید و یا تغییر کامپایلر برای پشتیبانی از دستورالعمل‌های جدید پیچیدگی‌های فراوانی را به همراه دارد، این کار نیز تا حدودی به صورت غیر خودکار انجام می‌شود. یکی از اهداف بستر محاسباتی قابل باز پیکربندی پیشنهادی در این پایان‌نامه، مخفی کردن فرایند سفارشی شدن پردازنده از دید کاربر نهایی است. به همین دلیل در آن تلاش شده است تا نیازی به تغییر زنجیره نرم‌افزاری توسعه برنامه برای پردازنده وجود نداشته باشد. در این بستر محاسباتی پیشنهادی، برای اجرای برنامه‌های کاربردی تنها کافی است کد باینری مربوطه را بر روی سیستم بار گذاری کرد. زبان برنامه‌نویسی کد برنامه کاربردی، کامپایلر مورد استفاده و دیگر موارد مربوط به توسعه برنامه کاربردی از مواردی است که محدودیتی در آنها وجود ندارد.

۱-۲. ساختار پایان نامه

این پایان نامه در چهار فصل ارائه شده است. فصل اول مربوط به معرفی موضوع و چالش های موجود است. در فصل دوم مرور کارهای پژوهشی مرتبط انجام شده است و تلاش شده است تا مفاهیم اصلی موجود در محاسبات قابل باز پیکربندی نیز معرفی گردد. فصل سوم اختصاص به معرفی هسته تشخیص دستورالعمل سفارشی و نیز بستر محاسباتی قابل باز پیکربندی پویا دارد. در این فصل در مورد الگوریتم تشخیص دستورالعمل های جدید، معماری هسته سخت افزاری، معماری شتاب دهنده سخت افزاری و نیز نحوه ارتباط آن با پردازنده پایه بحث شده است. در فصل چهارم نتایج سنتز بخش های مختلف سخت افزار و نیز نتایج شبیه سازی تعدادی از برنامه های محک آورده شده است. در فصل پنجم نیز جمع بندی کوتاهی از کارهای انجام شده در این پایان نامه انجام شده است و تعدادی زمینه پژوهشی مرتبط به عنوان کارهای آینده معرفی شده است.