




١١٩٤ ذ



دانشگاه کیلان

### دانشکده فنی

پایان نامه کارشناسی ارشد

طراحی حسگر تصویری CMOS با ابعاد پیکسل  $512 \times 512$

از:

محمد نظر علیلو

استاد راهنما:

دکتر غلامرضا باقر سلیمی

امیر احمدی  
حسینیه مارک

۸۷ بهمن

۱۳۹۸ / ۲ / ۳

۱۱۳۶۵۹

دانشکده فنی  
گروه برق  
گرایش الکترونیک

## طراحی حسگر تصویری CMOS با ابعاد پیکسل $512 \times 512$

از:

محمد نظر علیلو

استاد راهنما:

دکتر غلامرضا باقر سلیمی

استاد مشاور:

دکتر راهبه نیارکی

۸۷ بهمن



به پاس تعبیر عظیم و انسانی شان از کلمه ایثار و از خودگذشتگی  
به پاس عاطفه سرشار و گرمای امیدبخش وجودشان که در این سردوشین روزگاران  
بهترین پشتیبان است

به پاس قلب های بزرگشان که فریاد رس است و سرگردانی و ترس در پناهشان به  
شجاعت می گراید

و به پاس محبت های بی دریغشان که هرگز فروکش نمی کند

**این مجموعه را به پدر و مادر عزیزم تقدیم می کنم .**

## تقدیر و تشکر

این فرصت را مغتمم می‌شمارم جهت تقدیری هر چند مختصر از زحمات کسانی که صمیمانه مرا در طول این دوره یاری نمودند.

در ابتدا از پدر عزیز و بزرگوارم، نوروزعلی نظرعلیلو، الگوی تلاش، حرکت، شکیبایی و ممتاز، که همیشه با صبر و دانایی در مشکلات راهنمای بی چشمداشت من بوده است. از مادر دلسوز و مهربانم، مهرانگیز حسینقلیلو، اسوه پاکی، گذشت و برداری که در همه ناملایمات سنگ صبور روزهای تنهاییم بوده است، نهایت سپاس و تشکر را دارم. از برادرم حامد و خواهران عزیزم آمنه و نسرین که در تمام لحظات یار و مددکار من بوده‌اند، تشکر ویژه دارم. از زحمات بی دریغ و استادانه دوست عزیزم آقای مهندس محمد سلیمانی که گره‌گشای بسیاری از مشکلات بندۀ بودند نهایت تشکر را دارم، به ایشان بسیار مدیونم.

و از کلیه دوستانم که در این دوره یار و یاور من بوده‌اند، مهندس علیرضا قهرمانی، مهندس محمدحسین فتوی و دکتر جواد نظرعلیلو کمال تشکر و قدردانی را دارم.

هر آنچه در این پایان نامه به عنوان یک کار جاودانه و بدیع مشهود است، نتیجه زحمات بی دریغ اساتید بزرگوارم آقای دکتر باقرسلیمی و خانم دکتر نیارکی در دانشگاه گیلان و استاد درس آنالوگم آقای پروفسور خیرالله حدیدی در دانشگاه ارومیه می‌باشد. با سپاس فراوان از این عزیزان روزهای درخشان و پریار برای ایشان آرزومندم.

محمد نظر علیلو

## فهرست مطالب

۱	مقدمه	۱
۲	چکیده فارسی	۳
۳	چکیده انگلیسی	۵
۴	فهرست جداولها	۷
۵	فهرست شکالها	۹

### فصل اول: کلیات و تعاریف

۱-۱	کیفیت تصویر	۵
۱-۱-۱	روشنایی	۵
۲-۱-۱	کنتراست	۵
۳-۱-۱	وضوح تصویر	۶
۴-۱-۱	نسبت ظاهر	۶
۲-۱	تعاریف و اصطلاحات در سنسور تصویر CMOS	۶
۱-۲-۱	ضریب پوشش	۷
۲-۲-۱	سنسور تصویر پیکسل	۷
۳-۲-۱	نویز الگوی ثابت	۱۰
۳-۱	انواع معماری‌های آدرس دهی پیکسل	۱۲
۱-۳-۱	معماری بازخوانی سریال پیکسل	۱۲
۲-۳-۱	معماری بازخوانی همزمان ستون	۱۲
۳-۳-۱	معماری بازخوانی همزمان پیکسل	۱۳
۴-۱	مبدل‌های نوری CMOS	۱۴
۵-۱	فتودیودها	۱۵
۱-۵-۱	عملکرد	۱۶

۱۸.....	۲-۵-۱ مشخصات طیفی
۱۹.....	۳-۵-۱ جریان تاریکی و منابع نویز
۲۱.....	۶-۱ فتوترانزیستورها
۲۱.....	۱-۶-۱ مشخصات طیفی
۲۲.....	۲-۶-۱ جریان تاریکی و منابع نویز
۲۳.....	۷-۱ ولتاژ و جریان در یک پیوند $p-n$ در معرض نور
۲۵.....	۸-۱ مقایسه مبدل‌های نوری
۲۵.....	۹-۱ خلاصه

## فصل دوم: کارهای انجام شده در زمینه سنسور تصویری CMOS و بررسی ساختار

### پیشنهادی

۳۱.....	۱-۲ کارهای گذشته
۳۴.....	۲-۲ معرفی ساختار پیشنهادی
۳۴.....	۱-۲-۲ عملکرد کلی سنسور تصویر با A/D تکی و نوع پیکسل APS
۳۶.....	۲-۲-۲ ساختار مبدل آنالوگ به دیجیتال Pipeline

## فصل سوم : طراحی پیکسل APS ، مدارات بازخوانی و آرایه سنسور تصویر

۳۹.....	۱-۳ طراحی پیکسل APS و مدارات بازخوانی
۴۱.....	۲-۳ عملکرد پیکسل APS و نکات مربوط به آن
۴۲.....	۳-۳ تابع انتقال شارژ به ولتاژ خروجی در APS
۴۴.....	۴-۳ سرعت بازخوانی پیکسل APS
۴۶.....	۵-۳ مدار بازخوانی ستون یا آمپلی فایر ستون
۴۷.....	۶-۳ طراحی دیکدر $12 \times 51$ برای آدرس دهی سطر و ستون آرایه سنسور تصویری
۴۹.....	۷-۳ نتایج شبیه سازی مربوط به مدارات آرایه سنسور تصویر
۴۹.....	۱-۷-۳ مدار پیکسل APS سه ترانزیستوری

## فصل چهارم: طراحی مبدل آنالوگ به دیجیتال Pipeline با دقت ۱۰ بیت

۵۰.....	۲-۷-۳ مدار دیکدر $9 \times 512$ مریوط به آرایه سنسور تصویر
۵۲.....	۸-۳ مریوط به مدارات آرایه سنسور تصویر Layout
۵۷.....	۴-۴ طراحی سیستماتیک مبدل آنالوگ به دیجیتال
۵۷.....	۴-۴-۱ پیاده سازی مبدل آنالوگ به دیجیتال Pipeline
۵۹.....	۴-۴-۲ طراحی سیستماتیک مبدل آنالوگ به دیجیتال Pipeline
۵۹.....	۴-۴-۳ تعداد بیت آشکار شده در طبقه
۶۱.....	۴-۴-۴ تصحیح خطای دیجیتال
۶۸.....	۴-۴-۵ طراحی ساختار مبدل آنالوگ به دیجیتال
۷۰.....	۴-۴-۶ بلوکهای تشکیل دهنده
۷۰.....	۱-۴-۲-۱-۴ Sub-ADC
۷۱.....	۱-۴-۲-۱-۴-۱ طبقه گین
۷۲.....	۱-۴-۲-۱-۴-۲ طراحی مدارات مبدل آنالوگ به دیجیتال
۷۲.....	۱-۴-۲-۱-۴-۳ طراحی مدار S/H ورودی
۷۳.....	۱-۴-۲-۱-۴-۴ ساختار S/H
۷۴.....	۱-۴-۲-۱-۴-۵ مدار بافر
۷۴.....	۱-۴-۲-۱-۴-۶ کل مدار S/H ورودی
۷۶.....	۱-۴-۲-۱-۴-۷ طراحی مدار مقایسه کننده
۷۷.....	۱-۴-۲-۱-۴-۸ تقویت کننده طبقه اول
۸۰.....	۱-۴-۲-۱-۴-۹ تقویت کننده طبقه دوم ولچ بازسازی
۸۳.....	۱-۴-۲-۱-۴-۱۰ طراحی طبقه گین
۸۳.....	۱-۴-۲-۱-۴-۱۱ نویز KT/C
۸۴.....	۱-۴-۲-۱-۴-۱۲ مشخصات مورد نیاز برای opamp

۸۴	..... گین ۱-۲-۳-۲-۴ DC حلقه باز opamp
۸۶	..... ۲-۲-۳-۲-۴ پهناى باند opamp
۸۷	..... ۳-۳-۲-۴ طراحى مدار opamp
۹۰	..... ۴-۳-۲-۴ کل طبقه گين
۹۳	..... ۴-۲-۴ طراحى قسمت های ديجيتال مبدل آنالوگ به ديجيتال
۹۴	..... ۱-۴-۲-۴ طراحى ترمومتر
۹۵	..... ۲-۴-۲-۴ مدار ديكدر
۹۶	..... ۳-۴-۲-۴ مدار توليد كلاك
۹۸	..... ۴-۴-۲-۴ مدار تأخير
۹۸	..... ۴-۵-۲-۴ مدار جمع كننده
۱۰۰	..... ۳-۴ نتایج شبیه سازی مربوط به مدارات مبدل آنالوگ به ديجيتال
۱۰۰	..... ۱-۳-۴ مدار H/S ورودی مبدل آنالوگ به ديجيتال
۱۰۱	..... ۲-۳-۴ مدار مقایسه كننده
۱۰۲	..... ۳-۳-۴ مدار طبقه گين
۱۰۵	..... ۴-۳-۴ کل مبدل آنالوگ به ديجيتال
۱۱۱	..... ۴-۴ Layout مربوط به مدارات مبدل آنالوگ به ديجيتال
	فصل پنجم : نتيجه گيري و پيشنهاد برای ادامه کار
۱۲۲	..... فهرست منابع

## فهرست شکلها

۴.....	تشکیل مجدد یک تصویر با انتقال عناصر تصویر.....	شکل ۱-۱
۸.....	ساختار پیکسل APS سه و چهار ترانزیستوری .....	شکل ۱-۲
۹.....	ساختار پیکسل نوع غیر فعال (PPS) .....	شکل ۱-۳
۱۰.....	ساختار پیکسل نوع دیجیتال (DPS) .....	شکل ۱-۴
۱۱.....	نویز الگوی ثابت آفست و بهره .....	شکل ۱-۵
۱۲.....	معماری بازخوانی سریال پیکسل .....	شکل ۱-۶
۱۳.....	معماری بازخوانی همزمان ستون .....	شکل ۱-۷
۱۴.....	سطح مقطع فتوترانزیستور در پروسه Nwell CMOS .....	شکل ۱-۸
۱۵.....	سطح مقطع فتودیود در پروسه Nwell CMOS .....	شکل ۱-۹
۱۵.....	الف- فتودیود پیوند PN+PN ، ب- فتودیود پیوند PN .....	شکل ۱-۱۰
۱۶.....	عملکرد فتودیود در ساختار پیکسل .....	شکل ۱-۱۱
۱۷.....	نمودار انرژی فتودیود .....	شکل ۱-۱۲
۲۱ .....	نمودار انرژی فتوترانزیستور pnp .....	شکل ۱-۱۳
	تولید نوری حاملین در یک پیوند p-n ، الف- جریان حاصل از تولید زوج الکترون- حفره در فاصله یک طول نفوذ از پیوند در طرف n ، ب- جذب نور توسط قطعه ، ج- مشخصه	شکل ۱-۱۴
۲۴.....	یک پیوند در معرض نور .....	
۲۷.....	سیستم سنسورهای تصویر دیجیتال امروز .....	شکل ۱-۲
۲۸.....	سیستم سنسورهای تصویر دیجیتال آینده .....	شکل ۲-۱
۲۹.....	سطح سنسور تصویر با ADC تکی .....	شکل ۲-۲
۲۹.....	سطح سنسور تصویر با ADC نیمه موازی .....	شکل ۲-۳
۳۰.....	سطح سنسور تصویر با ADC موازی .....	شکل ۲-۴
۳۲.....	سطح سنسور تصویر برای تشخیص اثر انگشت .....	شکل ۲-۵

۳۳.....	اولین سنسور تصویر ساخته شده با مبدل A/D موازی.....	شکل ۷-۲
۳۴.....	شکل ۸-۲	
۳۵.....	ساختار سنسور تصویر CMOS با A/D تکی و با آرایه ای به سایز $512 \times 512$ .....	شکل ۹-۲
۳۶.....	آرایه ای از یک سنسور تصویر با پیکسل های نوع APS.....	شکل ۱۰-۲
۳۷.....	ساختار Pipeline ADC.....	شکل ۱۱-۲
۳۹.....	آرایه سنسور تصویر با پیکسل نوع APS.....	شکل ۱-۳
۴۰.....	ساختار پیکسل APS سه ترانزیستوری با مدارات بازخوانی و کلاک های مربوطه.....	شکل ۲-۳
۴۲.....	ساختار پیکسل APS با خازن های موجود در انتهای ستون.....	شکل ۳-۳
۴۳.....	مدار معادل ساختار پیکسل APS در حالت پایدار.....	شکل ۴-۳
۴۵.....	پیکسل APS پیاده شده در تکنولوژی CMOS $0.35\mu m$ استاندارد.....	شکل ۵-۳
۴۶.....	مدار معادل پیکسل برای محاسبه زمان گذر سطربال.....	شکل ۶-۳
۴۶.....	مدار بازخوانی ستون یا همان آمپلی فایر ستون.....	شکل ۷-۳
۴۷.....	ساختار گیت های بکار رفته در طراحی دیکدر.....	شکل ۸-۳
۴۷.....	ساختار بلوک های استاتیک و دینامیک بکار رفته در طراحی دیکدر.....	شکل ۹-۳
۴۸.....	ساختار کلی دیکدر $9 \times 512$ با استفاده از بلوک های استاتیک و دینامیک بکار رفته در طراحی دیکدر.....	شکل ۱۰-۳
۴۹.....	شبیه سازی پیکسل APS ولتاژ دو سر فتو دیود به ازای جریان های مختلف.....	شکل ۱۱-۳
۵۰.....	شبیه سازی یکی از بلوک های $1 \times 3$ تشکیل دهنده دیکدر $9 \times 512$ .....	شکل ۱۲-۳
۵۱.....	شبیه سازی خروجی کلی دیکدر $9 \times 512$ .....	شکل ۱۳-۳
۵۲.....	پیکسل Layout APS سه ترانزیستوری.....	شکل ۱۴-۳
۵۳.....	آرایه سنسور تصویر با سایز $512 \times 512$ Layout.....	شکل ۱۵-۳
۵۴.....	یک سلول از دیکدر $9 \times 512$ Layout.....	شکل ۱۶-۳
۵۵.....	Layout کلی دیکدر $9 \times 512$ .....	شکل ۱۷-۳
۵۸.....	ساختار کلی برای پیاده سازی مبدل آنالوگ به دیجیتال Pipeline.....	شکل ۱-۴

ترکیب طبقات برای مبدل آنالوگ به دیجیتال ۱۰ بیتی به ازای تعداد بیت‌های مختلف در هر طبقه.....	شکل ۲-۴
۶۰.....	
مثال برای Over-Rang الف- حالت ایده‌آل و بدون خطای مقایسه کننده ب- حالت با خطای مقایسه کننده.....	شکل ۳-۴
۶۲.....	
منحنی مشخصه ورودی-خروجی الف- حالت ایده‌آل و بدون خطای مقایسه کننده ب- حالت با خطای مقایسه کننده.....	شکل ۴-۴
۶۲.....	
مشخصه ورودی-خروجی با کاهش گین بین طبقات الف- حالت بدون خطای مقایسه کننده ب- حالت با خطای مقایسه کننده.....	شکل ۵-۴
۶۳.....	
سطوح مقایسه برای دو طبقه چهار بیتی.....	شکل ۶-۴
۶۴.....	
سطوح مقایسه برای دو طبقه چهار بیتی با شیفت $\frac{1}{16}$ در جهت مثبت.....	شکل ۷-۴
۶۶.....	
منحنی مشخصه ورودی-خروجی برای ساختار ۳ بیت موثر در هر طبقه.....	شکل ۸-۴
۶۷.....	
ترکیب بیت‌های طبقات و خروجی نهایی برای سه طبقه چهار بیتی با یک بیت Overlap بین طبقات.....	شکل ۹-۴
۶۸.....	
بلوک دیاگرام کلی مبدل آنالوگ به دیجیتال.....	شکل ۱۰-۴
۶۹.....	
بلوک تشکیل دهنده طبقات مبدل آنالوگ به دیجیتال.....	شکل ۱۱-۴
۷۰.....	
بلوک sub-ADC.....	شکل ۱۲-۴
۷۰.....	
ساختار بلوک طبقه گین.....	شکل ۱۳-۴
۷۱.....	
انواع ساختارهای مدارات S/H.....	شکل ۱۴-۴
۷۳.....	
ساختار H/S استفاده شده در ورودی مبدل آنالوگ به دیجیتال .....	شکل ۱۵-۴
۷۳.....	
مدار سورس فالور متداول و مدار سورس فالور خطی ارائه شده در.....	شکل ۱۶-۴
۷۴.....	
کل مدار H/S ورودی و کلاک‌های مربوطه.....	شکل ۱۷-۴
۷۵.....	
مدار تولید کننده کلاک H/S ورودی.....	شکل ۱۸-۴
۷۵.....	
بلوک دیاگرام و کلاک‌های مقایسه کننده.....	شکل ۱۹-۴
۷۷.....	
تقویت کننده طبقه اول.....	شکل ۲۰-۴
۷۸.....	

۸۰.....	تقویت کننده طبقه دوم.....	شکل ۲۱-۴
۸۲.....	مدار S-R latch.....	شکل ۲۲-۴
۸۲.....	کل مدار مقایسه کننده و کلاک های مربوطه.....	شکل ۲۳-۴
۸۸.....	مدار opamp استفاده شده در طبقه گین.....	شکل ۲۴-۴
۸۹.....	مدار بایاس opamp استفاده شده در طبقه گین.....	شکل ۲۵-۴
۹۰.....	مدار مربوط به کل طبقه گین.....	شکل ۲۶-۴
۹۱.....	مدار مربوط به آفست طبقه گین در حالت نمونه برداری.....	شکل ۲۷-۴
۹۲.....	مدار مربوط به آفست طبقه گین در حالت تقویت کنندگی.....	شکل ۲۸-۴
۹۳.....	ساختار پیاده شده برای مبدل آنالوگ به دیجیتال فلش چهار بیتی.....	شکل ۲۹-۴
۹۴.....	ساختار ترمومتر بکارفته در مبدل آنالوگ به دیجیتال فلش (چهار بیتی).....	شکل ۳۰-۴
۹۵.....	دیکدر ۱۵ به ۴.....	شکل ۳۱-۴
۹۶.....	مدار تولید کلاک non-overlap.....	شکل ۳۲-۴
۹۷.....	خروجی های مدار تولید کننده کلاک الف-بدون اینورترهای مرکب. ب- با اینورترهای مرکب.....	شکل ۳۳-۴
۹۸.....	مدار المان تاخیر.....	شکل ۳۴-۴
۹۹.....	نحوه جمع کردن بیتها و تصحیح خطای.....	شکل ۳۵-۴
۹۹.....	مدار جمع کننده لازم برای تعیین بیت D6.....	شکل ۳۶-۴
۹۹.....	مدار جمع کننده لازم برای تعیین بقیه بیت ها.....	شکل ۳۷-۴
۱۰۰.....	شبیه سازی S/H ورودی مبدل آنالوگ به دیجیتال.....	شکل ۳۸-۴
۱۰۱.....	شبیه سازی مقایسه کننده برای دو سطح مقایسه ۱/۸۱ و ۱/۷۹۷V.....	شکل ۳۹-۴
۱۰۲.....	شبیه سازی گین حلقه باز مربوط به آپ امپ استفاده شده در طبقه گین.....	شکل ۴۰-۴
۱۰۳.....	شبیه سازی حاشیه فاز مربوط به آپ امپ استفاده شده در طبقه گین.....	شکل ۴۱-۴
۱۰۴.....	خروجی طبقه گین برای ورودی mvp-p ۱۰۰.....	شکل ۴۲-۴
۱۰۵.....	بیت های خروجی مبدل آنالوگ به دیجیتال برای دو ورودی Vin=۱/۳۴۷ و Vin=۰/۶۶۷V.....	شکل ۴۳-۴

۱۰۷.....	بیت‌های خروجی مبدل آنالوگ به دیجیتال برای ورودی شب	شکل ۴-۴
۱۰۸.....	fft خروجی مبدل برای فرکانس ورودی $8 / 125 \text{ MHz}$	شکل ۴-۵
۱۰۹.....	مشخصه SNDR بر حسب فرکانس ورودی در فرکانس نمونه برداری $80 \text{ مگا نمونه بر ثانیه}$	شکل ۴-۶
۱۱۰.....	مشخصه خطیت مبدل آنالوگ به دیجیتال ، (الف) DNL و (ب) INL	شکل ۴-۷
۱۱۱.....	الف-Layout سویچ‌های DAC-Layout کلی نزدبان مقاومتی با سویچ‌های DAC	شکل ۴-۸
۱۱۲.....	الف-Layout مربوط به لج ، شکل ب-Layout مربوط به مقایسه کننده	شکل ۴-۹
۱۱۳.....	Layout مربوط به اپ امپ استفاده شده در طبقه گین	شکل ۴-۵۰
۱۱۴.....	Layout جمع کننده بکارفته در A/D برای تصحیح خطای دیجیتال (خروجی sum)	شکل ۴-۵۱
۱۱۵.....	Layout جمع کننده بکارفته در A/D برای تصحیح خطای دیجیتال (خروجی carry)	شکل ۴-۵۲
۱۱۶.....	لاجیک بکاررفته برای پیاده‌سازی ترمومتر	شکل ۴-۵۳
۱۱۷.....	کلی A/D Layout بیت ۱۰	شکل ۴-۵۴
۱۱۸.....	کلی سنسور تصویری Layout	شکل ۴-۵۵

## فهرست جدولها

جدول ۱-۴	بلوک‌های مورد نیاز برای یک مبدل آنالوگ به دیجیتال ۱۰ بیتی به ازای تعداد مختلف در هر طبقه	60.....
جدول ۲-۴	مقادیر حداقل خازن نمونه برداری به ازای دقت بیتهاي مختلف	۸۴.....
جدول ۳-۴	زمان استقرار لازم برای دقت بیتهاي مختلف بر حسب ثابت زمانی $\tau$	۸۷.....
جدول ۴-۴	اندازه ترانزیستورهای بکاررفته در opamp	۸۹.....
جدول ۵-۱	مشخصات سنسور تصویری طراحی شده در پروسه $0.35 \mu\text{m}$	۱۲۱.....

## چکیده

طراحی حسگر تصویری CMOS با ابعاد پیکسل  $512 \times 512$

محمد نظر علیلو

حسگرهای تصویر CMOS دیجیتال در این پایان‌نامه به سه دسته تقسیم می‌شوند:

۱. حسگر تصویر با مبدل آنالوگ به دیجیتال تکی ۲. حسگر تصویر با مبدل آنالوگ به دیجیتال نیمه موازی ۳. حسگر تصویر با مبدل آنالوگ به دیجیتال موازی.

در این پایان‌نامه چگونگی طراحی یک حسگر تصویری CMOS با مبدل آنالوگ به دیجیتال تکی تشریح گردیده است. این حسگر تصویر، در تکنولوژی CMOS استاندارد و پروسه  $0.35\mu\text{m}$  طراحی شده است. در بسیاری از کاربردها از قبیل بینایی ماشین، دوربین‌های حفاظتی، ویدئو کنفرانس و دوربین‌های دیجیتال، مجتمع‌سازی آرایه سنسور تصویر با مبدل آنالوگ به دیجیتال امری مطلوب می‌باشد که باعث کاهش توان تلفاتی، بهبود ضریب اطمینان تراشه و کاهش هزینه سیستم می‌شود. همچنین در این کاربردها بالابودن وضوح تصویر بدست آمده توسط سنسور تصویر و پایین بودن توان تلفاتی به دلیل قابل حمل بودن، مسئله‌ای اجتناب نپذیر است.

در این پایان‌نامه با استفاده از مجتمع سازی آرایه سنسور تصویر با یک مبدل آنالوگ به دیجیتال تکی و با افزایش سایز آرایه سنسور تصویر به  $512 \times 512$  نسبت به کارهای قبلی، وضوح سنسور تصویر افزایش یافته است. از طرفی برای مبدل آنالوگ به دیجیتال مورد نیاز از یک ساختار پرسرعت و با دقت بالا به نام Pipeline ADC با وضوح  $10^{\text{th}}$  استفاده شده است. ساختار مناسبی است که با آن می‌توان به سرعت‌های بالا با توان مصرفی مناسب رسید. مدارات لازم برای پیاده‌سازی مبدل آنالوگ به دیجیتال طراحی شده که شامل S&H، مقایسه کننده، طبقه‌گین و قسمت‌های دیجیتالی است. در طراحی مدارات سعی شده است که در عین دارا بودن سرعت و دقت بالا، توان مصرفی نیز تا حد امکان کاهش یابد.

**کلید واژه:** حسگر تصویری CMOS، مبدل آنالوگ به دیجیتال Pipeline، پروسه  $0.35\mu\text{m}$ .

## Abstract

**Design of a  $512 \times 512$  Active Pixel CMOS Image Sensor**  
**Mohammad Nazaraliloo**

Digital CMOS image sensors divided into three groups including:

Image sensor with single Analog to Digital Converter, Image sensor with semi parallel Analog to Digital Converter, and Image sensor with parallel Analog to Digital Converter.

In this thesis, design method of a CMOS image sensor with single ADC is explained, which is designed in  $0.35 \mu\text{m}$  standard CMOS process. In many applications such as machine vision, security cameras, video conference and digital cameras, integrating the image sensor array with ADC is a desired case that causes enhanced chip reliability coefficient, reduced power consumption and reduced system cost. Also it is inevitable in these applications to enhance the resolution of image which is gained by image sensor and reduced power consumption because of their portability.

In this thesis by integrating the image sensor array with single ADC and by increasing the size of image sensor array to  $512 \times 512$  in contrast to the previous works, we can have enhanced resolution of image sensor. On the other hand for the required ADC we used a high speed and high resolution structure namely Pipeline ADC with 10 bit resolution. Pipeline structure is a suitable structure which we can reach to a high speed operation with appropriate power consumption.

The necessary circuits for implementation of ADC consist of analog parts include S/H, comparator, gain stage and digital parts. In the design of circuits we have tried to consider not only high speed and high resolution but also reduced power consumption.

**Key word:** CMOS Image Sensor, Pipeline Analog to Digital Converter,  $0.35 \mu\text{m}$  standard CMOS process.

رشد روزافزون سیستم های چند رسانه‌ای<sup>۱</sup> باعث شده است که تقاضا برای سیستم هایی که قادرند به طور مستقیم تصاویر ویدئویی و عکاسی را وارد کامپیوترهای شخصی کنند افزایش یابد. این چنین سیستم هایی معمولاً با استفاده از تکنولوژی CCD<sup>۲</sup> ساخته می‌شوند. از سوی دیگر بین شرکت های تولید کننده این نوع دوربین ها، رقابت در جهت کاهش اندازه و وزن این دوربین ها (به دلیل قابل حمل<sup>۳</sup> بودن آنها)، همچنین توان تلفاتی و قیمت آن، وجود دارد و برای رسیدن به این اهداف، لازم است که سنسور تصویر و پردازشگر تصویر در داخل یک تراشه ساخته شوند. این امر به دلیل عدم سازگاری تکنولوژی ساخت سنسورهای تصویر CCD با تکنولوژی ساخت CMOS امکان پذیر نیست و به طور کلی دوربین های CCD ایرادهای زیر را دارند.

۱) با وجود اینکه تلاش بسیاری شده است تا آرایه های تصویر CCD را با مدارهای پردازش سیگنال در یک تراشه مجتمع کنند ولی به دلیل عدم سازگاری تکنولوژی CCD با تکنولوژی ساخت CMOS، این امر امکان پذیر نشده است و تراشه سنسور تصویر CCD نیاز به ساخت تعداد زیادی سیگنال پردازش شده در خارج تراشه دارد.

۲) به منظور تجمع سیگنال، انتقال بار الکتریکی بین پیکسل ها مورد نیاز است و با افزایش اندازه آرایه های CCD انتقال بار مشکل تر خواهد بود.

۳) آرایه های CCD عموماً نیاز به ولتاژ بالا دارند که با تکنولوژی VLSI سازگاری نداشته و نیز باعث افزایش توان تلفاتی می‌شوند.

برای نیل به اهداف مذکور، از اوایل دهه ۹۰، محققین به سنسورهای تصویر CMOS روی آوردند. در ابتدا این سنسورها کیفیت تصویر دوربین های CCD را نداشتند ولی بعدها با افزایش تحقیق و تجربیات آنها در این زمینه، تصاویری با کیفیت خوب همانند تصاویر دوربین های CCD حاصل شد. محاسبن عمدۀ سنسورهای تصویر CMOS نسبت به CCD به شرح زیر است:

<sup>۱</sup> Multimedia

<sup>۲</sup> Charge Coupled Device

<sup>۳</sup> Portable

۱) توان تلفاتی پایین

۲) سازگاری ساخت آنها با تکنولوژی CMOS استاندارد

۳) ساخت سنسور تصویر و واحد پردازشگر تصویر در یک تراشه

۴) قیمت پایین

کاربرد عمده سنسورهای تصویر دیجیتال در دوربین‌های عکاسی دیجیتال و دوربین‌های فیلم‌برداری دستی<sup>۱</sup> می‌باشد. همچنین کاربردهای اختصاصی دیگری از قبیل مکالمه تصویری<sup>۲</sup>، دوربین‌های شبکه شده جهت نظارت و امنیت، دوربین‌های با دامنه دینامیکی بالا برای اتوماسیون و کاربردهای صنعتی و بینایی ماشین<sup>۳</sup> دارد.

در این پایان‌نامه چگونگی طراحی یک سنسور تصویر CMOS با آرایه‌ای به سایز  $512 \times 512$  و مبدل A/D تکی تشریح می‌شود.

در فصل اول، نحوه ایجاد یک تصویر در کلیه سیستم‌های تصویری، عوامل اصلی یک تصویر با کیفیت خوب، و تعاریف و اصطلاحات در مورد سنسورهای تصویر بیان می‌شود.

فصل دوم، مروری بر کارهای انجام شده در زمینه سنسورهای تصویر CMOS است.

در فصل سوم به طراحی مداری پیکسل APS و مدارات بازخوانی و مدارات مربوط به دیکدرهای سطر و ستون در آرایه سنسور تصویر می‌پردازیم. در انتهای این فصل نتایج شبیه‌سازی مدارات طراحی شده در این فصل و layout مربوط به این مدارات آورده شده است.

در فصل چهارم ابتدا به طراحی سیستماتیک مبدل آنالوگ به دیجیتال Pipeline می‌پردازیم و سپس طراحی مدارات مورد نیاز برای پیاده‌سازی مبدل آنالوگ به دیجیتال Pipeline ارائه می‌شود. در انتهای این فصل نتایج شبیه‌سازی مدارات طراحی شده در این فصل و layout مربوط به این مدارات آورده شده است.

در فصل پنجم نتیجه گیری و پیشنهاد برای ادامه کار آورده شده است.

<sup>۱</sup> handycam

<sup>۲</sup> Video phone


<sup>۳</sup> Machine Vision

# فصل اول

## کلیات و تعاریف



یک تصویر ثابت اساساً از تعداد زیادی سطوح ریز تاریک و روشن تشکیل شده است. هر شکل ریز سایه روشن عنصر یا جزئی از تصویر است که به اختصار یک پیکسل (pixel) یا یک pel نامیده می‌شود. تمامی این عناصر با هم اطلاعات تصویری در صحنه مربوطه را تشکیل می‌دهند. اگر بتوان تمامی این عناصر را با همان درجه سایه روشنی و در محل اصلی‌شان انتقال داد، آنگاه می‌توان عین تصویر را مجددآیجاد کرد.



شکل ۱-۱- تشکیل مجدد یک تصویر با انتقال عناصر تصویر.

به عنوان مثال، فرضآ بخواهیم تصویر یک علامت (+) مشکی بر روی یک زمینه سفید را از سمت چپ تصویر شکل (۱-۱) به سمت راست آن انتقال دهیم. همان‌گونه که ملاحظه می‌شود، تصویر مجموعه‌ای از سطوح بسیار ریز تاریک و روشن است بطوریکه عناصر تصویر در زمینه سفید و پیکسل‌های تشکیل دهنده علامت (+) سیاه هستند. وقتی که عناصر تصویر با همان میزان از درجه سایه روشنی و در محل متناظرشان منتقل شده و مجددآیجاد شوند، کل تصویر منتقل می‌شود.