



دانشکده‌ی فنی و مهندسی

گروه آموزشی کامپیوتر

پایان‌نامه برای دریافت درجه‌ی کارشناسی ارشد
در رشته‌ی کامپیوتر گرایش معماری سیستم‌های کامپیوتری

عنوان:

**بررسی شبکه‌های روی تراشه سه بعدی و ارائه
یک روش تحمل‌پذیری خطا در این شبکه‌ها**

استاد راهنما:

دکتر جواد جاویدان

استاد مشاور:

دکتر شهرام جمالی

پژوهشگر:

حسین عباسی سرداری

تقدیم به

خانوادہ ام

کہ حضور سبز نشان ہموارہ

کرمانش و جودم بہت.

خدایم را بخاطر تمام نعمت های پنهان و پیدایی که بی بیچ درخواست و تمنای عظیم نمودم شاکرم.

بجای دانم از استاد بزرگوارم آقای دکتر حواد جاویدان که بار بنمود ایشان مراد انجام این پایان نامه یاری رسانند کمال تشکر را داشته باشم.
از آقایان دکتر شرام جلی و دکتر غلامرضا زارع که زحمت مطالعه و داوری این رساله را به عهده گرفتند، نیز سپاسگزارم.

نام خانوادگی دانشجو: عباسی سرداری	نام: حسین
عنوان پایان نامه: بررسی شبکه‌های روی تراشه سه بعدی و ارائه یک روش تحمل‌پذیری خطا در این شبکه‌ها	
استاد راهنما: دکتر جواد جاویدان	
استاد مشاور: دکتر شهرام جمالی	
مقطع تحصیلی: کارشناسی ارشد	رشته: کامپیوتر
گرایش: معماری کامپیوتر	دانشگاه: محقق اردبیلی
دانشکده: فنی مهندسی	تاریخ دفاع: ۱۳۹۲/۷/۲
	تعداد صفحات: ۱۱۹
<p>چکیده:</p> <p>مجتمع‌سازی سه‌بعدی یک روش جدید برای افزایش کارایی و گسترش قابلیت‌های مدارات مجتمع مدرن است. با استفاده از این فناوری شبکه‌های روی تراشه سه‌بعدی به عنوان یکی از زمینه‌های تحقیقاتی نوین معرفی شده است و با استفاده از بعد سوم در این تراشه‌ها می‌توان همبندی‌های مختلفی را به کار برد و از فواید این مجتمع‌سازی از جمله کوتاه شدن طول ارتباطات و به تبع آن کاهش تاخیر ارتباطی سود جست. در این میان مسئله تحمل‌پذیری خطا در تمامی سیستم‌هایی که در دنیای واقعی عمل می‌کنند از مهم‌ترین مسائل است و در یک سیستم چند پردازنده (بخصوص با تعداد زیاد پردازنده) می‌باید آن را مد نظر قرار داد. الگوریتم‌هایی نیز جهت مسیریابی تحمل‌پذیر خطا در شبکه‌های میان ارتباطی ارائه شده‌اند. در این پایان‌نامه شبکه توری را بدلیل داشتن خواص ساختاری ویژه، سادگی در پیاده‌سازی، داشتن الگوریتم مسیریابی ساده و کارایی بالا، مد نظر قرار می‌دهیم. در این راستا روش‌های مسیریابی تحمل‌پذیر خطا را بیان می‌کنیم و پیشنهادهایی را برای شبکه‌های سه بعدی ارائه می‌دهیم. ابتدا مروری بر کارهایی که تاکنون در این مقوله انجام شده است خواهیم داشت. سپس از بین این کارها، چند الگوریتم را انتخاب کرده‌ایم که آن‌ها را به طور مفصل شرح داده و کارایی آن‌ها را با هم مقایسه می‌کنیم. همچنین برای بالا بردن کارایی الگوریتم‌ها پیشنهادهایی را ارائه می‌دهیم. حالت خاصی را که در الگوریتم xy توسعه یافته پیش بینی نشده است مطرح می‌کنیم و راه حل آن را ارائه می‌دهیم. در انتها الگوریتمی معرفی می‌کنیم که نسبت به سایر روش‌ها عملکرد بهتری دارد. این الگوریتم ترکیبی از الگوریتم صفحه‌ای و روش $Duato$ می‌باشد. برای ارزیابی روش پیشنهادی، یک شبیه‌ساز شبکه‌های میان ارتباطی با نام $Xmulator$ استفاده شده است. سپس تاخیر بسته‌های رسیده به مقصد با روش‌های دیگر با تعداد خطای متفاوت مقایسه شدند. نتایج حاصل از شبیه‌سازی نشان داد که متوسط تاخیر در روش پیشنهادی بهبود یافته است.</p>	
کلید واژه‌ها:	
شبکه سه بعدی- شبکه‌های روی تراشه- همبندی- تحمل‌پذیری خطا- الگوریتم‌های مسیریابی	

شماره و عنوان	صفحه
---------------	------

فصل اول: کلیات پژوهش

مقدمه	۱
۱-۱ مفاهیم اولیه شبکه روی تراشه	۵
۱-۱-۱ همبندی	۵
۲-۱-۱ مسیریابی	۷
۳-۱-۱ راهگزینی	۹
۴-۱-۱ کنترل جریان	۱۰
۵-۱-۱ کانال مجازی	۱۱
۶-۱-۱ الگوی ترافیکی	۱۲
۲-۱ ساختار پایان نامه	۱۴

فصل دوم: فناوری سه بعدی در مدارات مجتمع

۱-۲ برخی دلایل رویکرد به سمت سه بعدی سازی	۱۶
۲-۲ معماری سه بعدی	۱۷
۳-۲ کارهای پیشین	۱۹
۴-۲ شبکه‌ی روی تراشه سه بعدی	۲۳
۵-۲ خصوصیات فناوری مجتمع سازی سه بعدی موثر در شبکه‌ی روی تراشه	۲۵
۱-۵-۲ تأخیر در ارتباطات عمودی	۲۵
۲-۵-۲ چگالی ارتباطات عمودی در فناوری سه بعدی	۲۶
۳-۵-۲ سربار مساحتی اعمال شده توسط ارتباطات عمودی	۲۶
۴-۵-۲ افزایش پیچیدگی مسیریاب‌ها و سوئیچ‌های شبکه	۲۷
۵-۵-۲ مسئله‌ی توان مصرفی و حرارت ایجاد شده در مدارهای سه بعدی	۲۷

- ۶-۵-۲ یکسان نبودن خصوصیات مربوط به لایه‌های مختلف در فناوری سه بعدی ۲۸
- ۷-۵-۲ قرار گرفتن عناصر عملیاتی بر روی یکدیگر در لایه‌های همسایه ۲۸
- ۶-۲ جمع‌بندی ۲۸

فصل سوم: ابزار و محیط شبیه سازی

- ۱-۳ معرفی مفاهیم اولیه ۳۰
- ۱-۱-۳ ساختار گره در شبیه‌ساز ۳۲
- ۲-۳ جمع‌بندی ۳۵

فصل چهارم: مفاهیم اولیه تحمل‌پذیری خطا و کارهای مرتبط

- ۱-۴ مفاهیم پایه در طراحی سیستم‌های مطمئن ۳۸
- ۱-۱-۴ اشکال، خطا و خرابی ۳۸
- ۲-۱-۴ اتکاپذیری ۳۹
- ۲-۴ الگوهای اشکال ۴۰
- ۱-۲-۴ کلاس‌های خرابی ۴۱
- ۲-۲-۴ نواحی اشکال ۴۱
- ۳-۲-۴ حالات اشکال ۴۲
- ۴-۲-۴ زمان اشکال ۴۳
- ۵-۲-۴ رفتار عناصر اشکال‌دار ۴۴
- ۶-۲-۴ همسایگی اشکال ۴۴
- ۳-۴ مروری بر روش‌های مسیریابی تحمل‌پذیر خطا در شبکه‌های روی تراشه ۴۵
- ۱-۳-۴ ساختارهای تحمل‌پذیر خطا ۴۶
- ۲-۳-۴ مسیریابی تحمل‌پذیر خطا ۴۹
- ۳-۳-۴ الگوریتم‌های مورد مقایسه ۵۳
- ۱-۳-۳-۴ الگوریتم صفحه ای تطبیقی ۵۴
- ۲-۳-۳-۴ الگوریتم صفحه ای ۵۴

۵۶ ۳-۳-۳-۴ الگوریتم صفحه ای تحمل‌پذیر خطا
۵۸ ۱-۳-۳-۳-۴ بهبود الگوریتم صفحه ای
۶۱ ۴-۳-۳-۴ الگوریتم ارائه شده در Fic_09
۶۳ Zhang ۵-۳-۳-۴ الگوریتم
۶۶ Gomez ۶-۳-۳-۴ الگوریتم
۶۸ ۱-۶-۳-۳-۴ انتخاب گره میانی برای مسیریابی تطبیقی کمینه
۶۸ ۲-۶-۳-۳-۴ انتخاب گره میانی برای مسیریابی قطعی کمینه و غیر کمینه
۷۰ ۷-۳-۳-۴ الگوریتم مسیریابی XY توسعه یافته
۷۰ ۸-۳-۳-۴ الگوریتم چرخشی زوج و فرد
۷۱ ۱-۸-۳-۳-۴ فرضیات روش
۷۲ ۲-۸-۳-۳-۴ روش XY توسعه یافته
۷۴ ۳-۸-۳-۳-۴ ایراد الگوریتم XY توسعه یافته
۷۴ Chiu و Chen ۹-۳-۳-۴ الگوریتم
۷۵ ۱-۹-۳-۳-۴ مشخصات کلی الگوریتم
۷۵ ۲-۹-۳-۳-۴ الگوریتم با حلقه‌های اشکال
۷۹ Fcube-2 ۱۰-۳-۳-۴ الگوریتم
۸۲ Fcube-2 ۱-۱۰-۳-۳-۴ بهبود الگوریتم
۸۳ ۱۱-۳-۳-۴ الگوریتم تحمل‌پذیر خطای تطبیقی
۸۵ ۴-۴ دسته‌بندی الگوریتم‌های مورد مطالعه
۸۸ ۵-۴ جمع‌بندی

فصل پنجم: ارزیابی کارایی الگوریتم پیشنهادی با استفاده از شبیه‌سازی

۹۰ ۱-۵ مقایسه کارایی الگوریتم‌ها به کمک شبیه‌سازی
۱۰۳ ۲-۵ الگوریتم پیشنهادی
۱۰۴ ۱-۲-۵ کلیات الگوریتم پیشنهادی

- ۲-۲-۵ الگوریتم مسیریابی تحمل‌پذیر خطا ۱۰۴
- ۳-۵ مقایسه کارایی روش جدید با الگوریتم‌های قبلی ۱۰۶
- ۴-۵ جمع‌بندی ۱۰۹

فصل ششم: جمع‌بندی

- ۶ نتیجه‌گیری و بحث در نتایج ۱۱۱
- ۱-۶ خلاصه نتایج ۱۱۱
- ۲-۶ پیشنهادها برای کارهای آینده ۱۱۲
- مراجع: ۱۱۳

فهرست جدول‌ها

شماره و عنوان جدول	صفحه
جدول ۴-۱: الگوهای اشکال	۴۵
جدول ۴-۲: جهت چرخش پیام غیر عادی حول ناحیه اشکال	۷۹
جدول ۴-۳: مقایسه الگوریتم‌های تحمل‌پذیر خطا	۸۷

فهرست شکل‌ها

شماره و عنوان شکل	صفحه
شکل ۱-۱- نمای کلی یک شبکه‌ی روی تراشه، Wikilund_03	۴
شکل ۱-۲- همبندی شبکه‌های مستقیم و غیر مستقیم	۶
شکل ۱-۳- بن بست در یک شبکه توری دو بعدی، Duato_03	۸
شکل ۱-۴- ساختار کانال مجازی	۱۲
شکل ۲-۱- کاهش طول سیم مدار دو بعدی بر روی دو و چهار سطح، Pavilidis_09	۱۷
شکل ۲-۲- فناوری سه بعدی با دو لایه، Banerjee_01	۱۸
شکل ۲-۳- ساختارهای مختلف شبکه‌ی روی تراشه، Pavilidis_07	۲۵
شکل ۳-۱- نمونه‌ای از درخت سیاه- قرمز	۳۲
شکل ۳-۲- اجزای مختلف یک گره در شبیه ساز	۳۳
شکل ۳-۳- لایه‌های مختلف شبیه ساز Xmulator	۳۴
شکل ۴-۱- نواحی اشکال محدب و مقعر	۴۲
شکل ۴-۲- مراحل تشکیل مناطق در فازهای مختلف الگوریتم، Fli_07	۴۷
شکل ۴-۳- شبکه‌ی نامنظم در مقایسه با شبکه‌ی منظم، Lin_08	۵۲
شکل ۴-۴- مسیریابی OARP، Lin_08	۵۳
شکل ۴-۵- نحوه‌ی بکارگیری کانال‌های مجازی در شبکه‌های مجازی و افزایشی	۵۵
شکل ۴-۶- ناتوانی الگوریتم صفحه‌ای در تحمل خطاهای مرزی	۵۸
شکل ۴-۷- شبه کد الگوریتم صفحه‌ای تحمل‌پذیر خطا	۵۸
شکل ۴-۸- نحوه‌ی تنظیم بیت پرچم توسط پیام تنظیم یک	۵۹
شکل ۴-۹- انحراف حول ناحیه‌ی اشکال در صورت وجود یک کانال فیزیکی مجاز	۶۰
شکل ۴-۱۰- انحراف حول ناحیه‌ی اشکال در صورت وجود یک کانال فیزیکی مجاز در یک کانال فیزیکی غیر مجاز	۶۰
شکل ۴-۱۱- انحراف حول ناحیه‌ی اشکال در صورت وجود دو کانال فیزیکی مجاز	۶۱
شکل ۴-۱۲- مسیریابی اولیه در Fic_09	۶۳
شکل ۴-۱۳- گره‌ی معیوب و حد فاصل آن در الگوریتم، Zhang_08	۶۵
شکل ۴-۱۴- مسیرهای قدیمی و مسیرهای جدید در حضور اشکال	۶۵

- شکل ۴-۱۵- حد فاصل‌های محتمل در یک شبکه‌ی توری دو بعدی ۶۶
- شکل ۴-۱۶- حالت‌های انحراف پیام حول بلوک اشکال ۷۳
- شکل ۴-۱۷- شبه کد الگوریتم XY توسعه یافته ۷۳
- شکل ۴-۱۸- نحوه‌ی تنظیم بیت پرچم و فرستاده شدن پیام تنظیم یک ۷۷
- شکل ۴-۱۹- شبه کد الگوریتم Chen ۷۸
- شکل ۴-۲۰- حلقه‌ی اشکال و زنجیر اشکال، Duato_03 ۸۰
- شکل ۴-۲۱- شبه کد الگوریتم Boppana_95، Fcube-2 ۸۲
- شکل ۴-۲۲- بهبود الگوریتم Fcube-2 ۸۳
- شکل ۴-۲۳- شبه کد الگوریتم تحمل‌پذیر خطای تطبیقی، Boppana_95 ۸۵
- شکل ۵-۱- مجموعه اول، طول پیام ۳۲، اندازه‌ی شبکه 10×10 ۹۲
- شکل ۵-۲- مجموعه اول، طول پیام ۶۴، اندازه‌ی شبکه 10×10 ۹۳
- شکل ۵-۳- مجموعه اول، طول پیام ۱۰۰، اندازه‌ی شبکه 10×10 ۹۳
- شکل ۵-۴- مجموعه دوم، طول پیام ۳۲، اندازه‌ی شبکه 10×10 ۹۴
- شکل ۵-۵- مجموعه دوم، طول پیام ۶۴، اندازه‌ی شبکه 10×10 ۹۴
- شکل ۵-۶- مجموعه دوم، طول پیام ۱۰۰، اندازه‌ی شبکه 10×10 ۹۵
- شکل ۵-۷- مجموعه سوم، طول پیام ۳۲، اندازه‌ی شبکه 10×10 ۹۵
- شکل ۵-۸- مجموعه سوم، طول پیام ۶۴، اندازه‌ی شبکه 10×10 ۹۶
- شکل ۵-۹- مجموعه سوم، طول پیام ۱۰۰، اندازه‌ی شبکه 10×10 ۹۶
- شکل ۵-۱۰- مجموعه اول، طول پیام ۳۲، اندازه‌ی شبکه 20×20 ۹۷
- شکل ۵-۱۱- مجموعه اول، طول پیام ۶۴، اندازه‌ی شبکه 20×20 ۹۷
- شکل ۵-۱۲- مجموعه اول، طول پیام ۱۰۰، اندازه‌ی شبکه 20×20 ۹۸
- شکل ۵-۱۳- مجموعه دوم، طول پیام ۳۲، اندازه‌ی شبکه 20×20 ۹۸
- شکل ۵-۱۴- مجموعه دوم، طول پیام ۶۴، اندازه‌ی شبکه 20×20 ۹۹
- شکل ۵-۱۵- مجموعه دوم، طول پیام ۱۰۰، اندازه‌ی شبکه 20×20 ۹۹
- شکل ۵-۱۶- مجموعه سوم، طول پیام ۳۲، اندازه‌ی شبکه 20×20 ۱۰۰
- شکل ۵-۱۷- مجموعه سوم، طول پیام ۶۴، اندازه‌ی شبکه 20×20 ۱۰۰
- شکل ۵-۱۸- مجموعه سوم، طول پیام ۱۰۰، اندازه‌ی شبکه 20×20 ۱۰۱

- شکل ۵- ۱۹- مقایسه الگوریتم جدید با دیگر الگوریتم‌ها، تعداد اشکال-۳، الگوی اشکال حلقه‌ی غیر همپوشان۱۰۷
- شکل ۵- ۲۰- مقایسه الگوریتم جدید با دیگر الگوریتم‌ها، تعداد اشکال-۱۰، الگوی اشکال حلقه‌ی غیر همپوشان۱۰۷
- شکل ۵- ۲۱- مقایسه الگوریتم جدید با دیگر الگوریتم‌ها، تعداد اشکال-۳، الگوی اشکال حلقه‌ی همپوشان و زنجیر اشکال۱۰۸
- شکل ۵- ۲۲- مقایسه الگوریتم جدید با دیگر الگوریتم‌ها، تعداد اشکال-۱۰، الگوی اشکال حلقه‌ی همپوشان و زنجیر اشکال۱۰۸

فصل اول:

کلیات پژوهش

۱- مقدمه

اصطلاح شبکه‌ی روی تراشه^۱ امروزه در برد مفهومی وسیعی مورد استفاده قرار می‌گیرد که زیر ساختار ارتباطی سخت‌افزار، میان‌افزار^۲ و خدمات ارتباطی سیستم عامل، روش‌های طراحی و ابزارهای مورد نیاز را در برمی‌گیرد (Jantsch & Tenhunen, 2003). شبکه‌ی روی تراشه یک روش طراحی نوین است که میان‌ارتباطات^۳ بین سیستم‌های مجتمع پیچیده را امکان‌پذیر می‌سازد و آن‌ها را بهبود می‌بخشد. این شبکه‌ها دارای ساختار میان‌ارتباطی‌ای می‌باشند که مبادلات و ارتباطاتی همچون اینترنت را میان عناصر شبکه ایجاد می‌کند. با این حال شبکه‌های روی تراشه با شبکه‌های میان‌ارتباطی سنتی متفاوت هستند و این تفاوت از آن جهت است که مبادلات میان عناصر شبکه، به جای مسیرهای فیزی و یا بورد مدار چاپی از طریق لایه‌های مسیریابی سطح تراشه صورت می‌پذیرد. شبکه‌های روی تراشه از انعطاف‌پذیری و همگونی بالایی برخوردار هستند و بدین ترتیب از مدل‌های میان‌ارتباطی ساده‌تری پشتیبانی می‌کنند و تحمل‌پذیری خطای بیشتری دارند. استفاده از پروتکل ارتباطی مناسب برای این سیستم‌ها، انعطاف‌پذیری آن‌ها را افزایش می‌دهد. شبکه‌های روی تراشه، میان مجموعه‌ای از بلوک‌های IP و یا عناصر پردازشی مختلف ارتباط برقرار می‌کنند که از آن جمله می‌توان به هسته‌های پردازشگر^۴ و هسته‌های DSP، بلوک‌های حافظه و بلوک‌های FPGA و غیره اشاره کرد که کاربری‌های گوناگونی را ارائه می‌کنند. از مهم‌ترین دلایل رویکرد به سمت طراحی به صورت شبکه‌ی روی تراشه می‌توان از بالا بردن کارایی و کاهش تأخیر در ارتباطات بین اجزای مختلف و کم‌کردن توان مصرفی نام برد.

ارتباط پردازنده‌های روی یک تراشه به واسطه ارتباطات نقطه به نقطه و یا گذرگاه مشترک، با افزایش تعداد پردازنده‌ها با مشکلات جدی مواجهه می‌شود. معمول‌ترین معماری ارتباطی بر روی تراشه

¹ Network on Chip (NoC)

² MiddleWare

³ Interconnection

⁴ Processing cores

استفاده از گذرگاه مشترک بوده که از مزایای بکارگیری آن می‌توان به سادگی و سربرار پایین پیاده‌سازی اشاره نمود. با این حال با افزایش تعداد المان‌های تجمیع شده بر روی تراشه، این ساختار ارتباطی با مشکلات فراوانی روبرو خواهد بود. با طولانی‌شدن خط گذرگاه مشترک و افزایش تعداد المان‌های متصل به آن، خازن، مقاومت و سیگنال‌های پارازیتی موجود بر این مسیر مشترک به شدت افزایش خواهند یافت. بدین ترتیب، افزایش تأخیر انتشار در اثر این پدیده، عملاً تعداد واحدهای پردازشی قابل اتصال به این سیستم ارتباطی را محدود و قابلیت مقیاس‌پذیری را کاهش خواهد داد (Wang et al, 2010; Pande et al, 2005). مقیاس‌پذیری پایین در کنار سربرار مساحت زیاد برای ارتباطات نقطه به نقطه و ایجاد تأخیر ارتباطی بالا در استفاده از باس مشترک از جمله مهم‌ترین نقاط ضعف این دست از روش‌های ارتباطی محسوب می‌شوند که طراحان را به استفاده از روش ارتباطی شبکه بر تراشه، به منظور محدود نمودن سربرارها و افزایش کارایی ترغیب می‌نمایند (Katre et al, 2009).

بهره‌گیری از ساختار ارتباطی نوین و رویکردی جدید با نام NoC، جایگزین مناسبی برای گذرگاه مشترک و اتصالات نقطه به نقطه است. این ساختار ارتباطی که در آن ارتباط میان واحدهای مختلف از طریق بسته‌های مسیریابی شده توسط مسیریاب‌ها و سوئیچ‌های تعبیه شده در شبکه واقع بر روی تراشه برقرار می‌شود، نه تنها از قابلیت مقیاس‌پذیری و توسعه بالایی برخوردار بوده، بلکه با کاهش طول سیم‌های بلند سراسری کشیده شده در سطح تراشه به کاهش توان مصرفی نیز منجر خواهد شد (Carvalho et al, 2007). موارد ذکر شده در ادامه، از جمله دلایل رویکرد به سمت NoC به عنوان یک روش مناسب ارتباطی در تراشه‌های چند هسته‌ای امروزی می‌باشند (Carloni et al, 2009).


شبکه روی تراشه بر محدودیت گذرگاه‌های استاندارد، که فاقد مشخصه مقیاس‌پذیری در اتصال اجزاء مختلف به علت مسائل کارایی و توان مصرفی اند، غلبه می‌کند. همچنین از آنجایی که ارتباط بین گره‌های مختلف از طریق مسیریابی بسته‌ها انجام می‌شود، گره‌های زیادی را می‌توان بدون استفاده از سیم‌های سراسری طولانی به یکدیگر متصل کرد. علاوه بر این پهنای باند¹ شبکه با افزایش تعداد گره‌ها افزایش می‌یابد.

¹ Band Width

وجود تشابه در مسیریاب‌های شبکه روی تراشه و همچنین برخی از هسته‌های پردازشی مانند ریزپردازنده‌ها، موجب سهولت در امر طراحی می‌شود. مسیریاب‌ها، کانال‌های ارتباطی و پروتکل‌های ارتباطی سطوح پایین را می‌توان طراحی کرد و مشکلات سطح مدار آن‌ها، مانند هم‌شنوایی^۱، مسیریابی اتصالات و نویز را رفع نمود. در ضمن بسیاری از هسته‌هایی که قبلاً برای معماری خاصی مانند گذرگاه مشترک طراحی شده بودند را می‌توان، با استفاده از رابط شبکه‌ی مناسب، مجدداً در شبکه روی تراشه مورد استفاده قرار داد.

شبکه روی تراشه این قابلیت بالقوه را دارا است که با بهینه‌سازی و سفارشی‌سازی^۲ پارامترها و نگاشت مناسب وظایف، توان و تأخیر بهتری از روش‌های ارتباطی معادل ارائه دهد.

شبکه روی تراشه با ایجاد مسیرهای مختلف و دیدگاه لایه‌ای به تشخیص و تصحیح خطا، قابلیت بالای اطمینان روی اتصالات را فراهم می‌سازد. در شکل ۱-۱ نمای کلی از یک شبکه روی تراشه را ملاحظه می‌کنید.



شکل ۱-۱- نمای کلی یک شبکه‌ی روی تراشه (wiklund et al, 2003)

یکی دیگر از فناوری‌های نوینی که امروزه برای پاسخگویی به نیاز به کارایی و سرعت بالا و همچنین

^۱ Crosstalk

^۲ Customization

مصرف توان کمتر در مدارات مجتمع مطرح شده است مدارات مجتمع سه بعدی است. در کنار هم قرار دادن ساختار ارتباطی NoC و تکنولوژی مجتمع سازی سه بعدی، شیوه طراحی 3D NoC را بدست می-دهد.

۱-۱- مفاهیم اولیه شبکه روی تراشه

۱-۱-۱- همبندی

همبندی شبکه بیان گر نحوه ی اتصال گره های شبکه به یکدیگر می باشد. شبکه میان ارتباطی موجود بین پردازنده های هر شبکه را می توان با یک گراف مشخص کرد که هر گره در این گراف بیان گر یک گره ی شبکه و هر یال گراف بیان گر ارتباط فیزیکی نقطه به نقطه بین آن دو گره می باشد (Dally & Towles, 2004). تا به حال همبندی های متعددی برای شبکه های میان ارتباطی در سیستم های چند پردازنده ای سنتی ارائه شده است که از آن جمله ی آن می توان به همبندی توری مدور^۱، ابرمکعب^۲، حلقه^۳، ستاره^۴، درخت و هرم^۵ اشاره کرد. از آن جایی که بسیاری از ویژگی های شبکه متأثر از همبندی آن می باشد، انتخاب همبندی نخستین گام در طراحی شبکه های روی تراشه می باشد. هر همبندی مشخصاتی دارد که بر اساس آن مشخصات، برای یک یا چندین کاربرد خاص، مناسب تشخیص داده می شود. از جمله این مشخصات می توان به درجه ی گره، قطر شبکه و پهنا ی میان برشی^۶ اشاره کرد.

درجه ی گره بیان گر تعداد همسایه های هر گره می باشد. فاصله ی بین دو گره، حداقل تعداد گام^۷ های بین دو گره در شبکه است که مقدار بیشینه ی حداقل فاصله بین هر دو گره بر حسب گام، قطر شبکه را مشخص می کند. پهنا ی میان برشی حداقل تعداد کانال هایی است که قطع آن ها را به دو قسمت معادل تقسیم می کند. واضح است که بهترین همبندی، معمولا همبندی است که تمام گره های شبکه دارای یک

¹ Torus

² Hypercube

³ Ring

⁴ Star


⁵ Pyramid

⁶ Bisection Bandwidth

⁷ Hop

درجه باشند(شبکه یکنواخت باشد) و در عین حال قطر و درجه‌ی کوچک و پهنای میان برشی بزرگ داشته باشد (Duato et al, 2003). با این حال انتخاب همبندی همواره بستگی به کاربرد دارد.

همبندی شبکه می‌تواند مستقیم یا غیر مستقیم باشد. در شبکه‌های مستقیم یا شبکه‌های مبتنی بر مسیریاب^۱، هر گره‌ی پردازشی از طریق یک واسط به یک مسیریاب متصل می‌شود و همبندی شبکه نحوه‌ی اتصال مسیریاب‌ها به یکدیگر را مشخص می‌کند. در شبکه‌های غیر مستقیم یا شبکه‌های مبتنی بر راه‌گزین، هر هسته‌ی پردازشی به یک راه‌گزین متصل است و ارتباط بین راه‌گزین‌ها از طریق راه‌گزین‌های میانی محقق می‌شود. در شکل ۱-۲ نمونه‌هایی از همبندی‌های مستقیم و غیرمستقیم آورده شده است.



شکل ۱-۲- همبندی شبکه‌های مستقیم و غیرمستقیم: (الف) شبکه‌ی مستقیم با همبندی توری $3 \times 3 \times 2$ (ب) شبکه‌ی مستقیم با همبندی درخت (ج) شبکه‌ی مستقیم با همبندی ستاره (د) شبکه‌ی غیرمستقیم

¹ Router

۱-۱-۲- مسیر یابی

الگوریتم مسیریابی، مسیر حرکت بسته از مبدأ به مقصد را مشخص می‌کند. در طراحی یک الگوریتم مسیریابی، معمولاً ویژگی‌هایی همچون تطبیق پذیری^۱، عدم حضور بن‌بست^۲، تحمل پذیری خطا^۳ و اشکال^۴ و یافتن کوتاه‌ترین مسیرها مورد بررسی قرار می‌گیرند که بسته به کاربرد، ویژگی‌های مسیریابی مشخص می‌شوند. دسته‌بندی‌های متفاوتی برای الگوریتم‌های مسیریابی ارائه شده است که در ادامه آن‌ها را بررسی می‌کنیم.

الگوریتم مسیریابی می‌تواند توزیع شده^۵ و یا متمرکز^۶ باشد. در الگوریتم‌های متمرکز، معمولاً یک یا چند گره با توان پردازشی بالاتر در شبکه وجود دارند که با توجه به شرایط سراسری شبکه، مسیرها را مشخص کرده و نحوه‌ی مسیریابی را به هر گره در شبکه اطلاع می‌دهند. در الگوریتم‌های توزیع شده، هر گره با توجه به اطلاعات محلی از شبکه، که عموماً از طریق گره‌های مجاور خود به دست می‌آورد، مسیر را برای هر پیامی که به آن می‌رسد مشخص می‌کند. اگر چه بار عملیات در الگوریتم‌های توزیع شده بر روی کل شبکه توزیع می‌شود و الگوریتم‌ها به صورت برخط^۷ قابل اجرا هستند، ولی الگوریتم‌های متمرکز از اطلاعات سراسری استفاده می‌کنند که منجر به دقت بالاتری در انتخاب مسیرها می‌شود.

الگوریتم مسیریابی می‌تواند تطبیقی^۸، نیمه‌تطبیقی^۹ و یا قطعی^{۱۰} باشد. الگوریتم مسیریابی قطعی به الگوریتمی اطلاق می‌شود که با هر بار اجرای آن، مسیر حرکت بسته از مبدأ به مقصد فارغ از ترافیک شبکه همواره یکسان و غیرقابل تغییر باشد. از جمله الگوریتم‌های قطعی مشهور می‌توان به الگوریتم مسیریابی X-Y اشاره کرد. در الگوریتم مسیریابی X-Y که حالت خاصی از الگوریتم مسیریابی به ترتیب بُعد^{۱۱} در توری دوبعدی می‌باشد، با شروع از بُعد اول شبکه، اختلاف آدرس بسته و آدرس گرهی مقصد در

¹ Adaptive

² Deadlock Avoidance

³ Error

⁴ Fault

⁵ Distributed

⁶ Centralized

⁷ Online


⁸ Fully Adaptive

⁹ Partially Adaptive

¹⁰ Deterministic

¹¹ Dimension Order Routing

هر بُعد به صفر می‌رسد و بسته ابتدا در جهت X و سپس در جهت Y به مقصد نزدیک می‌شود(یا بالعکس). الگوریتم تطبیقی به الگوریتمی گفته می‌شود که در آن هر مسیریاب بر اساس ترافیک شبکه و یا وجود اشکال، قابلیت انتخاب مسیرهای متفاوت را دارد. الگوریتم‌های نیمه‌تطبیقی نیز الگوریتم‌هایی هستند که در برخی ابعاد و یا بخش‌های شبکه به طور تطبیقی و در مابقی به صورت قطعی عمل می‌کنند. پر واضح است که مسیریاب‌هایی که الگوریتم‌های تطبیقی و نیمه‌تطبیقی را اجرا می‌کنند، دارای معماری پیچیده‌تری می‌باشند؛ این در حالی است که قابلیت تطبیق بیش‌تری با شرایط شبکه دارند که می‌تواند در نهایت منجر به کارایی بهتری شود. طراحی الگوریتم‌های مسیریابی به گونه‌ای است که غالباً بدون بن‌بست باشند. بن‌بست زمانی رخ می‌دهد که یک پیام منابعی را درخواست کند که در اختیار پیام دیگری باشد و منابعی را که در اختیار دارد آزاد نکند تا پیام‌های دیگر از آن استفاده کنند. نمونه‌ای از بن‌بست را در شکل ۱-۳ مشاهده می‌کنید. غلبه بر بن‌بست می‌تواند به صورت فیزیکی و با استفاده از کانال‌های فرار باشد و یا در طراحی الگوریتم، مسیرها به گونه‌ای محاسبه شوند که امکان بن‌بست برای الگوریتم وجود نداشته باشد.



شکل ۱-۳- بن‌بست در یک شبکه‌ی توری دوبعدی، (Duato et al, 2003)

الگوریتم مسیریابی عموماً کوتاه‌ترین مسیر را برای رسیدن از مبدأ به مقصد انتخاب می‌کنند. این