

١٤٢٩٢٤



دانشگاه شهید بهشتی  
دانشکده مهندسی برق و کامپیوتر

عنوان پایان نامه  
طراحی یک سلول تمام جمع کننده با استفاده از نانو لوله های کربنی

کارشناسی ارشد مهندسی کامپیوتر  
گرایش معماری

توسط:  
فاضل شریفی رستم آبادی

استاد راهنما:  
دکتر کیوان ناوی

۱۳۸۹ / ۷ / ۲۴

مجلس استادیات دانشگاه شهید بهشتی  
تهران

تابستان ۱۳۸۹

۱۴۲۹۳۶




دانشگاه شهید بهشتی  
دانشکده مهندسی برق و کامپیوتر

پایان نامه کارشناسی ارشد مهندسی کامپیوتر گرایش معماری  
تحت عنوان:

طراحی یک سلول تمام جمع کننده با استفاده از نانو لوله‌های کربنی

در تاریخ ۱۳۸۹/۵/۲۷ پایان نامه دانشجوی، (نام دانشجوی)، توسط کمیته تخصصی داوران مورد بررسی و تصویب نهائی قرار گرفت.

امضاء	دکتر کیوان ناوی	نام و نام خانوادگی	۱- استاد راهنما اول:
امضاء	دکتر فرشاد صفایی	نام و نام خانوادگی	۲- استاد داور (داخلی)
امضاء	دکتر سعادت پورمظفری	نام و نام خانوادگی	۳- استاد داور (خارجی)
امضاء	دکتر اسلام ناظمی	نام و نام خانوادگی	۴- نماینده تحصیلات تکمیلی



در اینجا لازم می‌دانم از زحمات استاد گرانقدرم آقای دکتر کیوان ناوی که از راهنمایی‌های ایشان  
کمال بهره را بردم تشکر نمایم. همچنین از دوستان عزیز آقایان مومنی، معیری، غضنفری و قبله که  
مرا در امر نگارش این پایان‌نامه یاری کردن تشکر می‌نمایم.

کلیه حقوق مادی مترتب بر نتایج مطالعات،  
ابتکارات و نوآوریهای ناشی از تحقیق موضوع  
این پایان نامه متعلق به دانشگاه شهید بهشتی  
می باشد.


به نام خدا

نام و نام خانوادگی: فاضل شریفی رستم آبادی  
عنوان پایان نامه: طراحی یک سلول تمام جمع کننده با استفاده از نانو لوله های کربنی  
استاد/اساتید راهنما: دکتر کیوان ناوی

اینجانب فاضل شریفی رستم آبادی تهیه کننده پایان نامه کارشناسی ارشد/دکتری حاضر خود را ملزم به حفظ امانت داری و قدردانی از زحمات سایر محققین و نویسندگان بنا بر قانون Copyright می دانم. بدین وسیله اعلام می نمایم که مسئولیت کلیه مطالب درج شده با اینجانب می باشد و در صورت استفاده از اشکال؛ جداول، و مطالب سایر منابع، بلافاصله مرجع آن ذکر شده و سایر مطالب از کار تحقیقاتی اینجانب استخراج گشته است و امانتداری را به صورت کامل رعایت نموده ام. در صورتی که خلاف این مطلب ثابت شود، مسئولیت کلیه عواقب قانونی با شخص اینجانب می باشد.

نام و نام خانوادگی دانشجو: فاضل شریفی رستم آبادی

۸۹ / ۶ / ۲۷



امضاء و تاریخ:

تقدیم به:

پدر و مادرم

فصل اول: مقدمه.....	۱
فصل دوم: مفاهیم و عناصر پایه بکار رفته در طراحی ها.....	۴
۱-۲- اهمیت سلول جمع کننده.....	۵
۲-۲- ساختار جمع کننده.....	۶
۲-۲- ۱- نیم جمع کننده.....	۷
۲-۲- ۲- تمام جمع کننده.....	۸
۳-۲- تکنولوژی MOSFET.....	۱۰
۳-۲- ۱- مدارات CMOS.....	۱۳
فصل سوم: بررسی چند طراحی سلول جمع کننده مهم.....	۱۵
۱-۳- جمع کننده مکمل ترانزیستور عبور (CPL).....	۱۶
۲-۳- جمع کننده CMOS ترکیبی.....	۱۸
۳-۳- جمع کننده TGA.....	۱۹
۴-۳- جمع کننده ۲۶ ترانزیستور.....	۲۰
۵-۳- مدار تمام جمع کننده پل.....	۲۳
فصل چهارم: نانو لوله های کربنی.....	۲۵
۱-۴- نانو لوله کربنی.....	۲۷
۲-۴- ترانزیستورهای نانو لوله کربنی.....	۳۰
فصل پنجم: کارهای ارائه شده.....	۳۴
۱-۵- ارائه توابع پایه.....	۳۵
۲-۵- گیت انتقال.....	۳۸
۳-۵- بهبود یافته جمع کننده TGA (Modified TGA).....	۴۰
۴-۵- سلول جمع کننده با استفاده از تابع اکثریت.....	۴۶
۵-۵- شبیه سازی طرح های ارائه شده.....	۵۶
۱-۵-۵- شبیه سازی مدارات پایه.....	۵۷
۲-۵-۵- شبیه سازی جمع کننده با بافر.....	۵۷
۳-۵-۵- مقایسه نتایج شبیه سازی.....	۵۸



۶۶.....	Modified TGA شبیه‌سازی جمع‌کننده
۶۸.....	نتیجه‌گیری و کارهای آینده.....
۶۹.....	فرهنگ لغات بکار رفته در پایان‌نامه.....
۷۲.....	منابع.....

فهرست اشکال	صفحه
شکل ۱-۲، سلول نیم جمع کننده.....	۸
شکل ۲-۲، سلول تمام جمع کننده.....	۱۰
شکل ۲-۳، الف) NMOS ب) PMOS.....	۱۱
شکل ۲-۴، معکوس کننده CMOS.....	۱۴
شکل ۱-۳، تمام جمع کننده CPL.....	۱۷
شکل ۲-۳، تمام جمع کننده CCMOS.....	۱۹
شکل ۳-۳، تمام جمع کننده TGA.....	۲۰
شکل ۳-۴، تمام جمع کننده ۲۶ ترانزیستور.....	۲۲
شکل ۳-۵، تمام جمع کننده پل.....	۲۳
شکل ۱-۴، تکنولوژیهای مقیاس نانو جدید [۱۹].....	۲۵
شکل ۲-۴، یک صفحه گرافیت لوله نشده [۱۹].....	۲۷
شکل ۳-۴، انواع نانولوله های کربنی [۲۷].....	۲۹
شکل ۴-۴، نمودار فیزیکی ترانزیستور حصار شاتکی.....	۳۱
شکل ۵-۴، نمودار فیزیکی ترانزیستور شبیه MOSFET.....	۳۱
شکل ۱-۵، الف) AND CMOS ب) OR CMOS ج) BUFFER CMOS.....	۳۴
شکل ۲-۵، الف) OR CNFET ب) AND CNFET ج) BUFFER CNFET.....	۳۶
شکل ۳-۵، نماد گیت انتقال.....	۳۸
شکل ۴-۵، مدار گیت انتقال.....	۳۹
شکل ۵-۵، ترانزیستور عبور CNFET.....	۴۰
شکل ۶-۵، سلول جمع کننده بهبود یافته TGA1.....	۴۲
شکل ۷-۵، سلول جمع کننده بهبود یافته TGA2.....	۴۳
شکل ۸-۵، مدار تابع XOR.....	۴۴
شکل ۹-۵، سلول جمع کننده بهبود یافته TGA.....	۴۵

- شکل ۵-۱۰، مدار تابع اکثریت با استفاده از AND و OR..... ۴۶
- شکل ۵-۱۱، الف) نماد تابع اکثریت ۵ ورودی ب) نماد تابع اکثریت ۳ ورودی..... ۴۷
- شکل ۵-۱۲، تولید *cout* با استفاده از معکوس تابع اکثریت..... ۴۹
- شکل ۵-۱۳، سلول جمع کننده با استفاده از تابع اکثریت..... ۵۰
- شکل ۵-۱۴، معکوس تابع اکثریت برای تولید *cout*..... ۵۱
- شکل ۵-۱۵، مدار سلول جمع کننده با استفاده از ترانزیستورهای CNFET..... ۵۳
- شکل ۵-۱۶، سلول جمع کننده با استفاده از بافر..... ۵۵

جدول ۱-۲, نیم جمع کننده .....	۸
جدول ۲-۲, تمام جمع کننده .....	۹
جدول ۱-۵, جدول ارزش تابع اکثریت .....	۴۸
جدول ۲-۵, جدول ارزش تابع SUM با استفاده از تابع اکثریت ۵ ورودی .....	۵۰
جدول ۳-۵, نتایج شبیه‌سازی مدارات پایه ۰.۸ ولت .....	۵۷
جدول ۴-۵, نتایج شبیه‌سازی در ولتاژ ۰.۵ ولت و خازن بار ۴.۹ فمتو با فرکانس ۵۰۰MHZ .....	۵۹
جدول ۵-۵, نتایج شبیه‌سازی در ولتاژ ۰.۶۵ ولت و خازن بار ۴.۹ فمتو با فرکانس ۵۰۰MHZ .....	۵۹
جدول ۶-۵, نتایج شبیه‌سازی در ولتاژ ۰.۸ ولت و خازن بار ۴.۹ فمتو با فرکانس ۵۰۰MHZ .....	۶۰
جدول ۷-۵, نتایج شبیه‌سازی در ولتاژ ۰.۵ ولت با فرکانس‌های مختلف .....	۶۶
جدول ۸-۵, نتایج شبیه‌سازی در ولتاژ ۰.۶۵ ولت با فرکانس‌های مختلف .....	۶۷
جدول ۹-۵, نتایج شبیه‌سازی در ولتاژ ۰.۸ ولت با فرکانس‌های مختلف .....	۶۷

## چکیده

سلول تمام جمع‌کننده جزء بسیار مهم و پایه‌ای در سیستم‌های محاسباتی است. بنابراین طراحی مناسب و بهینه این سلول باعث افزایش کارایی کل سیستم محاسباتی می‌شود. از اینرو ارائه ساختارهای جدید این مدار مورد توجه بسیاری از طراحان قرار گرفته است. با توجه به محدودیت‌های تکنولوژی سیلیکون طراحان به استفاده از تکنولوژی‌های جدید روی آوردند. یکی از این تکنولوژی‌ها نانو لوله‌های کربنی است، که ترانزیستورهای ساخته شده با آنها (CNFET) در مدارات دیجیتال مورد استفاده قرار می‌گیرد. در این پایان‌نامه ابتدا در مورد ساختار جمع‌کننده توضیح داده می‌شود و سپس مروری بر چند سلول جمع‌کننده مهم شده است و بعد از آن مختصری از کربن نانو تیوب و CNFET آورده شده است و در فصل آخر کارهای ارائه شده را آورده‌ایم و در نهایت نتایج شبیه سازی‌ها که در نرم‌افزار hspice انجام شده است آورده شده است.

کلمات کلیدی: تمام جمع‌کننده، ترانزیستور عبور، گیت انتقال، تابع اکثریت، CNFET

## فصل اول

مقدمه

جمع یکی از اعمال مهم و پایه‌ای در ریاضیات است و در خیلی از سیستم‌های مدارهای مجتمع بسیار فشرده<sup>۱</sup> از آن استفاده می‌شود. همچنین جمع دو عدد باینری هسته و پایه بسیاری از عملیات پر کاربرد مثل تفریق، ضرب، تقسیم و عملیات آدرس‌دهی است. سلول تمام جمع‌کننده<sup>۲</sup> هسته اصلی در محاسبات دیجیتالی و پردازنده‌های حسابی است که بخش مهمی از واحد محاسبه و منطق را تشکیل می‌دهد [۱]. در این سیستم‌ها سلول جمع‌کننده بسیار مهم است و می‌توان با افزایش کارایی آن، کارایی کل سیستم را افزایش داد.

همچنین امروزه با توجه به افزایش استفاده از وسایل قابل حمل با باتری محدود، به مداراتی با فضا و توان مصرفی کم و باز دهی بالا نیاز است [۲]. در این دستگاه‌ها اولویت اصلی افزایش طول عمر باتری و عدم نیاز به شارژ مجدد آن است. زیرا تکنولوژی ساخت باتری به اندازه تکنولوژی ساخت مدار رشد نکرده است. بنا براین طراحی مدار با سرعت بالا و به خصوص مصرف توان کم اهمیت ویژه‌ای پیدا می‌کند [۳].

با توجه به محدودیت‌های تکنولوژی MOSFET و همچنین رشد روزافزون تکنولوژی، در سال‌های اخیر تحقیقات در زمینه نانو تکنولوژی، به خصوص نانو الکترونیک افزایش قابل ملاحظه‌ای داشته است.

نانو لوله‌های کربنی<sup>۳</sup>، به دلیل خواص الکترونیکی و مکانیکی منحصر بفردش، در نوک پیکان تکنولوژی‌های جدید قرار گرفته است. ترانزیستور نانو لوله کربنی<sup>۴</sup> تکنولوژی است که بیشترین احتمال را دارد که تکنولوژی سیلیکونی سنتی را گسترش دهد یا کامل کند.

---

<sup>1</sup> VLSI

<sup>2</sup> Full Adder

<sup>3</sup> Carbon Nano Tubes (CNT)

<sup>4</sup> CNFET

در فصل دوم مفاهیم و عناصر پایه‌ای که در طراحی جمع‌کننده‌ها بکار رفته معرفی شده‌اند. در فصل سوم تعدادی از جمع‌کننده‌های مهم بررسی می‌شوند و در فصل چهارم به معرفی نانو لوله‌های کربنی و ترانزیستورهای ساخته شده با آنها می‌پردازیم و در فصل پنجم نوآوری صورت گرفته و شبیه‌سازی مدارات را آورده‌ایم.



## فصل دوم

مفاهیم و عناصر پایه بکار رفته در طراحی‌ها

## ۱-۲- اهمیت سلول جمع کننده

عمل جمع<sup>۱</sup> یکی از عملیات اساسی حساب کامپیوتری به شمار می آید. بطوریکه سه عمل اساسی دیگر یعنی تفریق<sup>۲</sup> و ضرب<sup>۳</sup> و تقسیم<sup>۴</sup> را بر اساس جمع پیاده سازی می کنند. سلول جمع کننده سریع نه تنها باعث سرعت بخشیدن به عملیات جمع و تفریق می شود، همچنین عملیات ضرب و تقسیم را که شامل تعداد زیادی جمع می باشد تسریع می دهند. سلول تمام جمع کننده هسته اصلی پردازنده های حسابی است. پردازنده های حسابی هم بخش مهمی از واحد منطقی و محاسبات را تشکیل می دهد. همچنین نقش مهمی در واحد تولید آدرس حافظه ایفا می کند. قسمت عمده ی محاسبات دیجیتالی مبتنی بر طراحی این سلول است. ساخت یک جمع کننده با ساختاری ساده که سرعت بالا و مصرف توان کم داشته باشد می تواند در ساده کردن الگوریتم های پیچیده و عملیات حسابی با تعداد اعداد زیاد بسیار موثر باشد.

از آنجایی که سلول جمع کننده اهمیت فراوانی در محاسبات دیجیتال دارد، محققین و طراحان توجه ویژه ای به این سلول داشته اند و تلاش های زیادی برای طراحی بهینه آن انجام شده است. این تلاش ها بیشتر در جهت کاهش توان مصرفی و افزایش سرعت است. برای طراحی یک سلول تمام جمع کننده خوب در سطح مدار، معیارهای مختلفی وجود دارد که بر روی هم اثر متقابل دارند. طراحی های بسیاری برای سلول جمع کننده ارائه گردیده است، که هر کدام از این جمع کننده ها مزایا و معایبی دارند. به طور کلی معیارهای مشخصی برای کارایی بهتر و ارزیابی یک طراحی سلول جمع کننده وجود دارد.

اولویت این معیارها با توجه به طراحی و کاربرد آن مشخص می شود. این معیارها به شرح زیرند:

---

<sup>1</sup> Addition  
<sup>2</sup> Subtraction  
<sup>3</sup> Multiplication  
<sup>4</sup> Division

توان مصرفی<sup>۱</sup>: در مدارات کم توان مهمترین برتری مدارها نسبت به یکدیگر مصرف توان آنهاست.

تأخیر<sup>۲</sup>: هرچه سرعت مدار بیشتر گردد تأخیر آن کمتر است. اما از طرفی افزایش سرعت و مصرف توان با هم در تضادند. افزایش سرعت باعث افزایش توان مصرفی در مدار می‌شود.

حاصلضرب توان در تأخیر (PDP): از حاصلضرب توان مصرفی در بیشترین تأخیر مدار به دست می‌آید. در این معیار هم سرعت و هم توان مدار که با هم در تضادند، لحاظ شده است.

ولتاژ منبع تغذیه<sup>۳</sup>: از آنجایی که توان مصرفی نسبت مستقیمی با ولتاژ منبع تغذیه دارد لذا کاهش این معیار تأثیر مستقیمی بر کاهش توان مصرفی دارد. توان راه اندازی مدار کاهش پیدا می‌کند ولی تأخیر مدار افزایش می‌یابد. حداقل ولتاژ منبع تغذیه مقداریست که در آن مدار به شکل قابل قبول کار کند.

تعداد ترانزیستورهای استفاده شده در مدار: هر چه تعداد کمتری ترانزیستور استفاده شود مساحت کاهش یافته و در تأخیر و توان مصرفی نیز تأثیر دارد.

پایداری مدار در مقابل تغییرات در منبع تغذیه و اندازه ترانزیستورها.

## ۲-۲- ساختار جمع کننده

عمل جمع یکی از پرکاربردترین اعمال حسابی در ریزپردازنده‌ها، پردازنده‌های سیگنال رقمی (DSP) و بسیاری از مدارهای دیجیتال دیگر است. جمع همچنین عمل اصلی در واحدهای محاسبه، مانند واحدهای پردازش و محاسبه است و همچنین نقش مهمی در ضرب کننده‌ها، تقسیم کننده‌ها، واحدهای ممیز شناور و واحدهای محاسبه آدرس ایفا می‌کند.

<sup>1</sup> Power Consumption

<sup>2</sup> Delay

<sup>3</sup> Supply Voltage

در کنار دروازه‌های منطقی مختلف، سلول‌های اساسی تمام جمع‌کننده و نیم‌جمع‌کننده<sup>۱</sup> برای جمع تک بیتی وجود دارند. هدف این دو سلول که شمارنده نیز نامیده می‌شوند، شمارش تعداد یک‌ها در ورودی و نشان دادن نتیجه در خروجی به شکل استاندارد دودویی آن، یعنی به شکل معادله (۱-۲) است.

$$X = \sum X_i \cdot 2^i \quad (1-2)$$

## ۲-۲-۱- نیم‌جمع‌کننده

یک نیم‌جمع‌کننده تک بیتی، جمع دو بیت را محاسبه می‌کند. نیم‌جمع‌کننده یک شمارنده (۲و۲) است. چنانچه دو بیت ورودی را  $a_i$  و  $b_i$  باشد، خروجی حاصل از جمع این دو بیت یک رقم جمع  $S_i$  و یک رقم نقلی  $C_{i+1}$  را تشکیل می‌دهد. می‌توان عبارت منطقی بیت  $S_i$  را بصورت معادله (۲-۲) و عبارت منطقی بیت  $C_{i+1}$  را بصورت معادله (۳-۲) نشان داد.

$$S_i = a_i \oplus b_i \quad (2-2)$$

$$C_{i+1} = a_i \cdot b_i \quad (3-2)$$

جدول درستی برای نیم‌جمع‌کننده در جدول (۱-۲) نشان داده شده است.

---

<sup>۱</sup> Half Adder