



بِسْمِ اللّٰهِ الرَّحْمٰنِ الرَّحِيْمِ

٢٧٦١٤



۱۳۷۸ / ۱۱ / ۵



دانشکده برق

طراحی و شبیه سازی

یک مبدل آنالوگ به دیجیتال $\Sigma - \Delta$

در تکنولوژی CMOS

۱۴۹۸۷

محمد رنجبر

پایان نامه برای دریافت درجه کارشناسی ارشد

در رشته مهندسی برق (الکترونیک)

استاد راهنما: دکتر غلامحسن روئین قن

۱۳۷۸ پائیز

۲۷۰۱۶

تقدیم به

پدر و مادر

بزرگوارم

چکیده :

مبدل‌های آنالوگ به دیجیتال فوق نمونه برداری بر اساس مدولاسیون سیگما دلتا، دستیلی به دقت‌های بالای تبدیل را بدون نیاز به به قطعات آنالوگ دقیق و المتهای تنظیم شده میسر ساخته‌اند. تنوع معماریها و امکان مبادله پارامترهای مختلف در سیستمهای سیگما دلتا، چالشهای جدیدی را برای انجام طرحهای بهینه ایجاد کرده است. این بهینه سازی با توجه به جهت گیری نسبت به مجتمع سازی هر چه بیشتر و سازگاری با VLSI-CMOS معمولاً در راستای افزایش نرخ تبدیل، کاهش توان معرفی، کاهش سطح تراشه و قابلیت کار با ولتاژ تغذیه کم می‌باشد.

در این تحقیق یک الگوی مناسب برای طراحی بالا به پایین (Top-Down) مبدل‌های سیگما دلتای خازن سوئیچ شده، ارائه شده است. در این راستا یک نمونه مبدل A/D سیگما دلتا که کاربرد زیادی در انواع مختلف کد کننده‌های باند صحبت دارد برای طراحی و ارائه الگو انتخاب شده است.

در مرحله طراحی سیستمی با ملاحظه محدودیت ولتاژ تغذیه، یک ساختار مرتبه دوم مناسب برای پیاده سازی VLSI انتخاب شده و شبیه سازیهای لازم جهت تعیین و برآورد حساسیت عملکرد مدولاتور نسبت به اثرات غیر آرمانی مختلف صورت گرفته است. بر اساس خواسته‌های طراحی، پارامترها و مشخصات بلوکهای سازنده مختلف استخراج شده و در طراحی مدارهای آنالوگ مورد استفاده قرار گرفته است.

در مرحله طراحی مداری، بلوک‌های سازنده مختلف مانند: انتگرالگیر خازن سوئیچ شده تمام تفاضلی، مقایسه گر لج شونده، DAC یک بیتی و مدار مولد پالس ساعت، طراحی و توسط Spice شبیه سازی شده‌اند.

بر اساس مشخصه فاز خطی و با توجه کاهش 1:128 مورد نیاز، یک معماری سه طبقه بصورت FIR-Sinc-FIR برای پیاده سازی فیلتر کاهنده مبدل A/D سیگما دلتا در نظر گرفته شده است. ضرایب طبقات مختلف برای جلوگیری از التقاط فرکانسی و حنف نویز کوانتش خارج باند طراحی شده‌اند. برای پیاده سازی طبقه FIR2 بر اساس کدینگ CSD، ایده طراحی یک ساختار قابل برنامه‌ریزی با مالتی پلکس زمانی ارائه شده که میتواند در انواع مختلف طرحهای A/D سیگما دلتا مورد استفاده قرار گیرد. گیت‌ها و مدارهای دیجیتالی سازنده فیلتر مانند: جمع کننده، رجیستر، ضرب کننده‌های موازی و - طراحی و توسط Spice شبیه سازی شده‌اند.

عملکرد سیستم کلی شامل مدولاتور سیگما دلتای آنالوگ و فیلتر دیجیتالی کاهنده توسط MIDAS شبیه سازی شده و نتایج حاصله نشان دهنده محدوده دینامیکی 86.2 dB (مطابق با یک ۱۴ A/D بیتی)، حدکثر SNDR معادل 81.2 dB و نرخ نمونه‌های خروجی 8 KHz است.

تقدیر و تشکر :

بدینوسیله از زحمات استاد ارجمند جناب آقای دکتر روئین تن
که راهنمایی و هدایت این پروژه را بعهده داشتند تشکر و
قدرتانی می نمایم. همچنین از اساتید محترم هیئت داوری
بخاطر حضور در جلسه دفاعیه تشکر می کنم.
در اینجا لازم می دانم از جناب آقای علی خاکی فیروز از
دانشگاه تهران بخاطر مساعدت و همکاری صمیمانه ایشان در
زمینه های علمی و در اختیار گذاشتن امکانات طراحی و شبیه
سازی با MIDAS نهایت تشکر و سپاسگزاری را داشته باشم.

فهرست مطالب

فصل ۱ : مقدمه	۱
۱-۱ : کاربردها و نگیزه ها	۱
۱-۲ : اهداف تحقیق	۷
۱-۳ : ساختار پایان نامه	۹
مراجع.....	۱۰
فصل ۲ : مبانی مدولاتورهای $\Delta - \Sigma$	۱۳
۲-۱ : مقدمه	۱۳
۲-۲ : معرفی معیارهای اندازه گیری عملکرد	۱۴
۲-۲-۱ : محدوده دینامیکی و حداکثر SNR / SNDR	۱۴
۲-۲-۲ : نرخ نایکوئیست	۱۶
۲-۲-۳ : توان مصرفی	۱۶
۲-۳ : نویز کوانتش	۱۶
۲-۳-۱ : مبدلهای نرخ نایکوئیست	۱۶
۲-۳-۲ : مبدلهای فوق نمونه برداری	۱۸
۲-۳-۳ : مبدلهای سیگما - دلتا	۱۹
۲-۴ : توبولوزی های فیلتر حلقه	۲۳
۲-۴-۱ : زنجیره انگرال گیرها با فیدبک توزیع شده	۲۵
۲-۴-۲ : زنجیره انگرال گیرها با جمع فیدفوروارد	۲۶
۲-۴-۳ : توبولوزی فیدبک توزیع شده با تشدید کننده محلی	۲۷
۲-۵ : داد و ستد های معماري	۲۸
۲-۵-۱ : معماري یک طبقه	۲۹
۲-۵-۲ : معماري چند طبقه متوالى (MASH)	۳۰
۲-۵-۳ : مقایسه معماري های مختلف	۳۳
۲-۶ : مقایسه مدولاتورهای زمان پیوسته و زمان گسسته	۳۵

۳۸	۲-۷ : محدودیت های بنتیلین توان مصرفی
۴۰	۲-۷-۱ : حد توان پویا
۴۳	۲-۷-۲ : حد توان ایستا
۴۵	۲-۸ : بحث و نتیجه گیری
۴۶	مراجع

۴۸	فصل ۳ : طراحی مدولاتور Δ - Σ در سطح سیستم
۴۸	۳-۱ : مقدمه
۴۹	۳-۲ : شبیه سازی مدولاتورهای سیگما - دلتا
۵۱	۳-۳ : روش شناسی طراحی
۵۵	۳-۴ : مدولاتور سیگما دلتای مرتبه دوم
۵۵	۳-۴-۱ : دامنه سیگنالها
۵۹	۳-۴-۲ : تغییرات بهره
۶۱	۳-۴-۳ : نشتی انتگرال گیر
۶۲	۳-۴-۴ : بهنای باند و آهنگ تغییر آپ لمب
۶۶	۳-۴-۵ : هیسترزیس مقایسه کننده
۶۷	۳-۴-۶ : غیر خطی بودن خازنها
۶۹	۳-۴-۷ : نابجایی پالس نمونه برداری
۷۰	۳-۴-۸ : نویز الکترونیکی
۷۲	۳-۵ : بحث و نتیجه گیری
۷۴	مراجع

۷۶	فصل ۴ : طراحی مدارهای آنالوگ مبدل A/D سیگما دلتا
۷۶	۴-۱ : مقدمه
۷۷	۴-۲ : انتگرال گیر خازن سونیج شده
۸۳	۴-۲-۱ : اثرات تزریق بار
۸۴	۴-۲-۲ : مدارهای انتگرال گیر تمام تفاضلی

۴-۲-۳ : جبران بهره ۸۶	
۴-۲-۴ : انگرال گیر نمونه برداری دوبل همبسته ۸۹	
۴-۲-۵ : انتخاب ساختار مداری ۹۰	
۴-۲-۶ : خازنهای نمونه برداری و انگرالگیری ۹۳	
۴-۲-۷ : سوئیچ های CMOS ۹۴	
۴-۲-۸ : تقویت کننده عملیاتی مورد نیاز ۹۸	
۴-۳ : طراحی تقویت کننده عملیاتی ۱۰۰	
۴-۳-۱ : بهره DC و پاسخ فرکانسی ۱۰۲	
۴-۳-۲ : نویز ۱۰۷	
۴-۳-۲-۱ : نویز گرمایی ۱۰۹	
۴-۳-۲-۲ : نویز فلیکر ۱۱۰	
۴-۳-۳ : فیدبک مد مشترک ۱۱۱	
۴-۳-۴ : مدار بایاس ۱۱۴	
۴-۴ : کولتاپریز یک بیتی ۱۱۶	
۴-۵ : مدار مولد پالس ساعت ۱۲۲	
۴-۶ : مدولاتور سیگما دلتای مرتبه دوم در سطح مدار ۱۲۳	
۴-۷ : بحث و نتیجه گیری ۱۲۵	
مراجع ۱۲۶	

فصل ۵ : فیلتر دیجیتالی پایین گذر و کاهنده ۱۲۸	
۵-۱ : مقدمه ۱۲۸	
۵-۲ : کاهش نرخ نمونه برداری ۱۳۰	
۵-۳ : تبدیل چند طبقه ۱۳۱	
۵-۴ : فیلترهای شانه ای ($Sinc^K$) ۱۳۴	
۵-۵ : فیلترهای Half-Band ۱۳۷	
۵-۶ : ساختار فیلتر کاهنده در مبدل‌های A/D سیگما دلتا ۱۳۸	
۵-۶-۱ : ساختار Sinc-FIR ۱۳۹	

۱۴۰ FIR-Sinc : ساختار ۵-۶-۲
۱۴۳ طراحی فیلتر ۵-۷
۱۴۴ FIR1 : فیلتر ۵-۷-۱
۱۴۷ Sinc ^۳ : فیلتر ۵-۷-۲
۱۴۹ FIR2 : فیلتر ۵-۷-۳
۱۵۰ CSD : کدینگ ۵-۷-۳-۱
۱۵۳ ضرب تودرتو ۵-۷-۳-۲
۱۵۶ پیاده سازی در سطح مدار ۵-۸
۱۵۶ ضرب کننده ها ۵-۸-۱
۱۵۷ جمع کننده ها ۵-۸-۲
۱۵۹ رجیسترها ۵-۸-۳
۱۶۱ بحث و نتیجه گیری ۵-۹
۱۶۲ مراجع

۱۶۴ فصل ۶ : شبیه سازی و استخراج مشخصات مبدل A/D سیگما دلتا
۱۶۴ ۶-۱ : نتایج شبیه سازی MIDAS
۱۶۹ ۶-۲ : نتیجه گیری و اقدامات آتی

۱۷۱ ضمیمه (الف) : شبیه سازها
۱۷۱ ۱۷۱ : یک شبیه ساز ترکیبی آنالوگ-دیجیتال MIDAS
۱۷۳ ۱۷۳ : مدلهای رفتاری Pspice
۱۷۴ ۱۷۴ : SWITCAP
۱۷۷ ۱۷۷ : جعبه ابزار سیگما دلتای MATLAB
۱۸۲ ۱۸۲ : مراجع

۱۸۳ ضمیمه (ب) : پارامترهای مدل MOS
-----	--

فهرست تصاویر

فصل ۱ :

شکل ۱-۱- سیستم مدولاسیون کد پاس (PCM) متدالو . شامل فیلترهای	۲
شکل ۱-۲- سیستم براساس تکنیک سیگما دلتا : تبدیل سیگنالها بعلت	۳
شکل ۱-۳- یک نمونه آی سی تجارتی PCM - CODEC، براساس مبدل‌های D/A و A/D	۵
شکل ۱-۴- یک نمونه آی سی تجارتی مورد استفاده در کلرت صوتی کامپیوتراک	ع

فصل ۲ :

شکل ۲-۱- معنی‌های SNR و SNDR	۱۰
شکل ۲-۲- کوانتیزه کردن دلتا با گام کوانتش Δ	۱۷
شکل ۲-۳- طیف نویز کوانتش در مبدل‌های نرخ نایکوئیست و فوق نمونه برداری	۱۸
شکل ۲-۴- مدولاتور سیگما دلتای مرتبه اول . (a) بلوک دیاگرام ساده شده . (b) مدل خطی	۲۰
شکل ۲-۵- نویز کوانتش در مدولاتور سیگما-دلتا و در مبدل‌های فوق نمونه برداری	۲۱
شکل ۲-۶- بلوک دیاگرام مدولاتور سیگما دلتا لر مرتبه دلخواه L	۲۳
شکل ۲-۷- نحوه جلبجاتی سطوح در کوانتایزر یک بیتی و اندر آن	۲۴
شکل ۲-۸- نمایش مدولاتور سیگما-دلتا بفرم ساختار عمومی	۲۵
شکل ۲-۹- توبولوژی فیلتر حلقه با فیدبک توزیع شده	۲۶
شکل ۲-۱۰- توبولوژی فیلتر حلقه با جمع فیدفوروارد	۲۷
شکل ۲-۱۱- پاسخ فرکانسی NTF . برای توبولوژیهای فیدبک توزیع شده و جمع فیدفوروارد	۲۷
شکل ۲-۱۲- توبولوژی فیدبک توزیع شده با تشدید کننده محلی	۲۸
شکل ۲-۱۳- پاسخ فرکانسی NTF توبولوژی فیدبک توزیع شده با تشدید کننده محلی	۲۸
شکل ۲-۱۴- مدولاتور سیگما دلتای مرتبه دوم	۳۰
شکل ۲-۱۵- مدولاتور سیگما دلتای مرتبه چهارم چند طبقه با معنای متولی ۲-۲	۳۱
شکل ۲-۱۶- معنی تغییرات SNR با نسبت فوق نمونه برداری برای مدولاتورهای سیگما-دلتا	۳۴
شکل ۲-۱۷- (a) انتگرالگیر خازن سوئیچ شده . (b) انتگرالگیر زمان پیوسته	۳۷
شکل ۲-۱۸- انتگرالگیر خازن سوئیچ شده	۴۰
شکل ۲-۱۹- مدل نمونه بردار و نگه دار سوئیچ خازن همراه با مدل نویز آن	۴۱
شکل ۲-۲۰- مدل ساده شده انتگرالگیر خازن سوئیچ شده که در آن ، مدار آپ لسپ با	۴۴

فصل ۳ :

شکل ۳-۱- اندلاعه گیری و شبیه سازی عملکرد مدولاتورهای سیگما-دلتا	۵۰
شکل ۳-۲- طیف فرکانسی یک سینوسی تک توون ، با توابع پذیره مختلف	۵۱

شکل ۳-۳-۲- (a) بلوک دیاگرام مدولاتور سیگمادلتای مرتبه دوم کلاسیک . (b) مشخصه SNR	۵۶
شکل ۳-۳-۳- هیستوگرام سوئینگ نرمالیزه خروجی (a) انتگرالگیر اول و (b) انتگرالگیر دوم	۵۶
شکل ۳-۴- (a) بلوک دیاگرام مدولاتور مرتبه دوم بهبود یافته . (b) هیستوگرام	۵۷
شکل ۳-۵- شیوه سازی اثر سوئینگ محدود خروجی انتگرالگیر اول بر مشخصه SNR	۵۸
شکل ۳-۶- (a) یک کوانتایزر چند سطحی با بهره مشخص ، (b) کوانتایزر دو سطحی	۵۹
شکل ۳-۷- شیوه سازی اثر تغییرات بهره انتگرالگیر بر مشخصه SNR در	۶۰
شکل ۳-۸- شیوه سازی اثر تغییرات بهره DC آپ اسپ بر مشخصه SNR مدولاتور مرتبه دوم	۶۲
شکل ۳-۹- مدل گسترده مدولاتور مرتبه دوم انتخابی ، با فاصله سطوح کوانتایزر Δ	۶۳
شکل ۳-۱۰- کانتور نقطه SNDR ثابت بر حسب تعداد ثابت‌های زمان قرار (n_z) و آهنگ تفسیر	۶۴
شکل ۳-۱۱- شیوه سازی اثر هیسترزیس مقایسه کننده بر مشخصه SNR مدولاتور	۶۶
شکل ۳-۱۲- شیوه سازی اثر غیر خطی بودن خازنها بر مشخصه SNDR مدولاتور	۶۸
شکل ۳-۱۳- شیوه سازی اثر جیتر پاس نمونه برداری بر مشخصه SNR مدولاتور	۷۰
شکل ۳-۱۴- شیوه سازی تاثیر نویز خازنهای نمونه برداری بر مشخصه SNR مدولاتور	۷۱

فصل ۴ :

شکل ۴-۱- روند پیگیری شده در طراحی و شیوه سازی مدولاتور سیگما-دلتا	۷۷
شکل ۴-۲- مدل انتگرالگیر (a) زمان پیوسته و (b) خازن سوئیچ شده	۷۸
شکل ۴-۳- (a) مدل خازن سوئیچ شده و (b) مقاومت معادل آن	۷۸
شکل ۴-۴- پاسخ فرکانسی انتگرالگیر شکل (b)-۳-۴-۲- (a) پاسخ دامنه (b) پاسخ فلز	۸۰
شکل ۴-۵- انتگرالگیر خازن سوئیچ شده معمولی همراه با خازنهای نشتی و مزاحم	۸۰
شکل ۴-۶- اثر خازن پاراللی C_{11} بر پاسخ فرکانسی انتگرالگیر بارای مقادیر C_{11} معادل با: ۰،	۸۱
شکل ۴-۷- انتگرالگیرهای غیر حساس به نشی: (a) انتگرالگیر ناولبرونگر (b) انتگرالگیر ولرونگر	۸۱
شکل ۴-۸- پاسخ فرکانسی انتگرالگیرهای لشکل (a) ۴-۷-۴ و (b) بارای بهره آپ اسپ ۵۰۰	۸۲
شکل ۴-۹- (a) شما پاسس ساعت دوفازه بدون برهمنه همراه با تاخیر ... (b) انتگرالگیر	۸۴
شکل ۴-۱۰- خروجی انتگرالگیر در حالت (a) بدون و (b) با بکارگیری سوئیچینگ صفحه پالینی	۸۵
شکل ۴-۱۱- فرم تسلیم تفاضلی انتگرالگیرهای غیر حساس به نشی (a) ناولبرونگر و (b) ولرونگر	۸۶
شکل ۴-۱۲- اثر بهره DC محدود آپ اسپ بر پاسخ فرکانسی انتگرالگیرهای خازن سوئیچ شده	۸۷
شکل ۴-۱۳- شما مدلاری انتگرالگیر جبران بهره	۸۸
شکل ۴-۱۴- پاسخ فرکانسی (دامنه و فلز) مدل انتگرالگیر جبران بهره	۸۸
شکل ۴-۱۵- مدل یک انتگرالگیر جبران بهره برای پردازش ورودیهای آنلوق سریع	۸۹
شکل ۴-۱۶- مدل برای ایجاد نیم پریود تاخیر در سیگنال آنلوق ورودی	۸۹
شکل ۴-۱۷- مدل انتگرالگیر نمونه برداری دوبل همبسته (CDS) ناولبرونگر	۹۰
شکل ۴-۱۸- بلوک دیاگرام سیستمی مدولاتور سیگما دلتای مرتبه دوم	۹۱
شکل ۴-۱۹- پیاده سازی انتگرالگیرهای طبقه اول و دوم مدولاتور سیگما دلتا ، فرم تسلیم تفاضلی	۹۲

شکل ۰-۳-۱- نمایش تک خروجی اتکرالگیر SC، برای بررسی الگ خازن پارامتری ورودی آپ لسپ ۹۳
شکل ۰-۳-۲- مقایسه مقاومت حالت روشن (R_{on}) سوئیچ های مختلف بر حسب ولتاژ ورودی ۹۵
شکل ۰-۳-۳- مدلر یک سوئیچ NMOS بوت استرپ شده ۹۶
شکل ۰-۳-۴- نمایش مدار معادل اتکرالگیر خازن سوئیچ شده مورد استفاده بصورت تک خروجی ۹۹
شکل ۰-۳-۵- آپ لسپ کسکد تا خشدة تمام تفاضلی با ترانزیستور های ورودی PMOS ۱۰۱
شکل ۰-۳-۶- منبع جریان کسکد با سوئینگ زیاد ۱۰۲
شکل ۰-۳-۷- آنالیز DC آپ لسپ تمام تفاضلی در حالت حلقه باز برای تعیین بهره DC و سوئینگ ۱۰۶
شکل ۰-۳-۸- پاسخ فرکانسی (دامت و فل) آپ لسپ تمام تفاضلی با $6pF$ بار خازنی ۱۰۶
شکل ۰-۳-۹- آنالیز گذرای سیگنال کوچک در حالت بهره واحد، برای تعیین ثابت زمان قدر ۱۰۸
شکل ۰-۳-۱۰- آنالیز گذرای سیگنال بزرگ در حالت بهره واحد برای تعیین آهنگ تغییر خروجی ۱۰۸
شکل ۰-۳-۱۱- (a) نویز گرمایی یک ترانزیستور MOS در آرایش سورس مشترک، (b) ۱۱۰
شکل ۰-۳-۱۲- نویز گرمایی معادل ورودی آپ لسپ تمام تفاضلی که با آنالیز نویز Spice تعیین شده ۱۱۰
شکل ۰-۳-۱۳- آنالیز نویز Spice برای تعیین نویز کلس (گرمایی و فلیکر) معادل ورودی آپ لسپ ۱۱۲
شکل ۰-۳-۱۴- (a) شبکه مقسم ولتاژ خازن سوئیچ شده و (b) مدلر معادل آن ۱۱۳
شکل ۰-۳-۱۵- مدلر بایاس مورد استفاده در آپ لسپ تمام تفاضلی ۱۱۴
شکل ۰-۳-۱۶- مدلر مقایسه گر لع شونده با ساختار دینامیک جهت صرفه جویی در توان مصرفی ۱۱۷
شکل ۰-۳-۱۷- مدل مدلر مقایسه گر لع شونده در فلتر مقایسه ($\phi_1 = \phi_2$) برای تعیین ثابت زمانی ۱۱۷
شکل ۰-۳-۱۸- نحوه تغییرات خروجی مقایسه گر لع شونده نسبت به سیگنال تفاضلی ورودی ۱۱۹
شکل ۰-۳-۱۹- شبیه سازی هیسترزیس مقایسه گر لع شونده، با آنالیز گذرای Spice ۱۲۱
شکل ۰-۳-۲۰- مدلر DAC یک بیتی با استفاده از ولتاژ مرجع خارجی و ورودی دیجیتال دیفرنسیل ۱۲۱
شکل ۰-۳-۲۱- (a) منطق بکار رفته در ایجاد سیگنالهای ϕ_1 و ϕ_2 ، (b) استفاده از ۱۲۱
شکل ۰-۳-۲۲- مدلر طراحی شده برای تولید پالس های ساعت دوفلزه بدون برهمنهی ۱۲۲
شکل ۰-۳-۲۳- پالس های ساعت تولید شده توسط مدلر شکل ۰-۳-۲۱، همراه با جزئیات بیشتر ۱۲۳
شکل ۰-۳-۲۴- طرح کلس مدلر مدولاتور سیگنال دلتای مرتبه دوم ۱۲۴
شکل ۰-۳-۲۵- مدلر بایاس مورد استفاده در آپ لسپ تمام تفاضلی ۱۱۴

فصل ۵ :

شکل ۱-۵- سیستم مبدل آنالوگ به دیجیتال سیگما-دلتا ۱۲۹
شکل ۲-۵- (a) بلوک دیاگرام و (b) نمایش طیفی عملیات کاهش با ضرب ضعیع M ۱۳۱
شکل ۳-۵- منعنه تولید نسیم یک فیلتر پایین گذرنوعی ۱۳۲
شکل ۴-۵- یک مثال ساده برای شبکه های کاهنده یک طبقه و چند طبقه ۱۳۳
شکل ۵-۵- پاسخ دامته یک فیلتر شانه ای مرتبه سوم با ضرب ضعیع 16 ۱۳۵
شکل ۶-۵- (a) پیاده سازی معادله (۵-۵) بفرم مستقیم، (b) تحقق فیلتر شانه ای با توجه به معادله (۷-۵) ۱۳۶
شکل ۷-۵- ساختار یک فیلتر ² Sinc با استفاده از پیاده سازی شکل (۵-۶) ۱۳۷

شکل ۱-۵- فرم کلی پاسخ فرکانسی فیلترهای Half-band	۱۳۸.....
شکل ۹-۵- پیاده سازی فیلتر Half-band مرتبه ۱۴ بصورت فرم مستقیم چند فازه	۱۳۸.....
شکل ۱۰-۵- ساختار یک فیلتر کامنده متداول بصورت Sinc-FIR	۱۳۹.....
شکل ۱۱-۵- پیاده سازی فیلتر FIR مرتبه N بصورت فرم مستقیم	۱۳۹.....
شکل ۱۲-۵- ساختار multi-rate برای پیاده سازی فیلتر شانه ای (Sinc) لز درجه دلخواه K	۱۴۰.....
شکل ۱۳-۵- ساختار فیلتر کامنده، بصورت FIR - Sinc	۱۴۱.....
شکل ۱۴-۵- ساختار القاطنی فرم مستقیم و تابع تبدیل مربوط به آن	۱۴۱.....
شکل ۱۵-۵- ساختار القاطنی داروون و تابع تبدیل مربوط به آن	۱۴۷.....
شکل ۱۶-۵- ساختار القاطنی فرم مستقیم متغیر که در آن تعداد ضرب کننده ها و	۱۴۷.....
شکل ۱۷-۵- جلوک دیاگرام کلی فیلتر کامنده همراه با برخی جزئیات، جهت تشریح عناصر طبقات	۱۴۹.....
شکل ۱۸-۵- نمایش ضرایب پاسخ ضربیه (a) فیلتر باند پایه و (b) فیلتر القاطنی	۱۵۰.....
شکل ۱۹-۵- ساختار القاطنی فرم مستقیم متغیر که در پیاده سازی فیلتر FIR1 مورد استفاده قرار گرفته	۱۵۷.....
شکل ۲۰-۵- پاسخ فرکانسی باند پایه فیلتر FIR1 که با استفاده لز مقادیر واقعی (باینری) ضرایب	۱۵۷.....
شکل ۲۱-۵- مقایسه باند های القاطنی فیلتر $Sinc^3$ در روش متداول با ضریب کاهش ۳۲:۱ (a) و در	۱۵۸.....
شکل ۲۲-۵- پیاده سازی فیلتر $Sinc^3$ با ضریب کاهش ۶۴:۱	۱۵۹.....
شکل ۲۳-۵- (a) پاسخ فرکانسی فیلتر FIR2، (b) جبران لفت دسته فیلتر $Sinc^3$ در باند عبور	۱۶۰.....
شکل ۲۴-۵- ساختار فرم مستقیم متغیر برای پیاده سازی فیلتر FIR2 همراه با داغام عملیات کاهش	۱۶۱.....
شکل ۲۵-۵- آرایش ضرب کننده های موفری متصل به سرهای h_{42} و h_{43} با استفاده لز ضرب تودر تو	۱۶۰.....
شکل ۲۶-۵- ایده طراحی یک ساختار قابل برنامه ریزی با مالکی پلاکس زمانی برای پیاده سازی فیلتر FIR2	۱۶۰.....
شکل ۲۷-۵- مدار ضرب کننده 1.5×11 بیتی که ورودی X ، تنها شامل مقادیر ۰، ۱ و ۲ میتواند بلند	۱۶۶.....
شکل ۲۸-۵- مدار ضرب کننده $N \times 1$ بیت با استفاده لز دروازه های انتقال CMOS	۱۶۷.....
شکل ۲۹-۵- (a) مدار Full-Adder با سطح کوچک بر اساس دروازه های انتقال CMOS، (b)	۱۶۸.....
شکل ۳۰-۵- (a) یک مدار جمع کننده ۶ بیتی بصورت Ripple-Carry، (b) مدار جمع / تفرق	۱۶۹.....
شکل ۳۱-۵- (a) مدار قلیپ فلاپ TSPC با سطح کم و بدون نیاز به پالس ساعت مکمل، (b) مدار	۱۶۰.....
شکل ۳۲-۵- مقایسه (a) جانمایی (Layout) مدار قلیپ فلاپ TSPC با (b) جانمایی DFF معمولی	۱۶۱.....

فصل ۶ :

شکل ۱-۶- طیف سیگنال خروجی (a) مدولاتور سیگما دلتا و (b) فیلتر $Sinc^3$ پس لز کاهش ۶۴:۱	۱۶۶.....
شکل ۲-۶- مشخصه SNR و SNDR (خطوط تنه چین) مبدل A/D سیگما دلتا	۱۶۷.....

ضمیمه الف :

شکل ۱ : یک مدولاتور سیگما دلتای مرتبه دوم ولیست MIDAS مربوطه	۱۷۲.....
شکل ۲ : مدولاتور سیگما دلتای مرتبه اول خلردن سوئیچ شده با استفاده لز مدلهای رفتاری Pspice	۱۷۳.....

شكل ۳ : طیف سیگنال خروجی مدولاتور نشان داده شده در شکل ۳	۱۷۷
شكل ۴ : مدولاتور سیگما دلتای مرتبه دوم بصورت تمام تفاضلی	۱۷۸
شكل ۵ : لیست SWITCAP مدولاتور سیگما دلتای تمام تفاضلی نشان داده شده در شکل ۴	۱۷۹
شكل ۶ : مدل کردن مقاومت در SWITCAP	۱۸۰
شكل ۷ : (a) مکان ریشه ها و (b) پاسخ فرکانسی NTF طراحی شده	۱۸۱
شكل ۸ : خروجی شیوه سازی شده مدولاتور بارای سینوسی ورودی با دامنه نصف مقیاس کامل	۱۸۹
شكل ۹ : طیف سیگنال خروجی مدولاتور که با FFT ^{۱۳} نقطه ای حاصل شده است	۱۹۰
شكل ۱۰ : مشخصه SNR مدولاتور (SNR بارای مقادیر مختلف دامنه ورودی)	۱۹۰
شكل ۱۱ : برخی از ترموبولوژی های سنتز شده برای تحقق NTF مدولاتور مرتبه دوم	۱۹۱

فهرست جداول

فصل ۱ :

جدول ۱-۱- مقایسه معماری های مختلف مدولاتورهای سیگما-دلتا	۳۶
جدول ۱-۲- مقایسه تکنیک های پیاده سازی مداری مدولاتور سیگما دلتا	۳۹

فصل ۲ :

جدول ۲-۱- مقایسه توان معرفی معماری های مختلف	۵۳
--	----

فصل ۳ :

جدول ۳-۱- ابعاد (W و L) سوئیچ های CMOS مورد استفاده در انتگرالگیر شکل ۳-۱۹	۹۷
جدول ۳-۲- مشخصات مورد نیاز آپ لمب تمام تفاضلی مورد استفاده در انتگرالگیر	۱۰۰
جدول ۳-۳- ابعاد (W و L) تراائزیستورهای مورد استفاده در آپ لمب تمام تفاضلی شکل ۳-۲۴	۱۰۵
جدول ۳-۴- مشخصات آپ لمب تمام تفاضلی طراحی شده	۱۱۰
جدول ۳-۵- مشخصات مهم مقایسه کننده شکل ۳-۲۵	۱۲۰

فصل ۴ :

جدول ۴-۱- لیست ضرایب بالند پایه FIR1 و مقادیر باینری (واقعی) آنها	۱۳۶
جدول ۴-۲- لیست ضرایب پاسخ ضربه FIR2 و مقادیر کد شده (واقعی) بصورت CSD	۱۵۲

فصل ۵ :

جدول ۵-۱- پارامترهای آنلوج مورد استفاده در شیوه سازی MIDAS	۱۶۵
جدول ۵-۲- مشخصات مبدل A/D طراحی شده که با شیوه سازی های MIDAS بدست آمده	۱۶۸

فصل ۱

مقدمه

۱-۱- کاربرد ها و انگیزه ها :

مبدلهای آنالوگ به دیجیتال سیگما-دلتا امروزه کاربرد وسیعی در مدارها و سیستمهای پردازش اطلاعات پیدا کرده اند [۱, ۲, ۳, ۴]. این نوع مبدلها دقیق بالای تبدیل را بدون نیاز به فیلتر ضد التقطات^۱ خارجی و بدون نیاز به عناصر آنالوگ دقیق ممکن می‌سازند [۵, ۶, ۷]. همه این قابلیتها و مزایا از ساختار سیستمی و روابط ریاضی حاکم بر مبدلها سیگما-دلتا ناشی می‌شود. سه مشخصه عمده که اساس کار همه مبدلها سیگما-دلتا را تشکیل می‌دهند عبارتند از : فوق نمونه برداری^۲، شکل دهنی نویز^۳، و فیلتر دیجیتالی^۴.

پیاده سازی مبدلها نرخ نایکوئیست بسیار دقیق با تکنولوژی VLSI کار دشواری است (شکل ۱-۱).

¹ Anti - Aliasing Filter

² Oversampling

³ Noise Shaping

⁴ Digital Filtering